KR19990080533A - Semiconductor Device Contact Hole Analysis Method - Google Patents

Semiconductor Device Contact Hole Analysis Method Download PDF

Info

Publication number
KR19990080533A
KR19990080533A KR1019980013855A KR19980013855A KR19990080533A KR 19990080533 A KR19990080533 A KR 19990080533A KR 1019980013855 A KR1019980013855 A KR 1019980013855A KR 19980013855 A KR19980013855 A KR 19980013855A KR 19990080533 A KR19990080533 A KR 19990080533A
Authority
KR
South Korea
Prior art keywords
contact hole
analysis
analyzing
semiconductor device
point
Prior art date
Application number
KR1019980013855A
Other languages
Korean (ko)
Inventor
신지현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980013855A priority Critical patent/KR19990080533A/en
Publication of KR19990080533A publication Critical patent/KR19990080533A/en

Links

Abstract

본 발명은 반도체소자 콘택홀 분석방법에 관한 것이다.The present invention relates to a semiconductor device contact hole analysis method.

본 발명의 콘택홀 패턴의 선폭 또는 프로파일의 분석방법은, 반도체기판 상에 형성된 패턴 중에서 콘택홀이 형성된 분석대상영역을 소정의 배율로 확대시키는 확대단계; 상기 콘택홀이 형성된 분석대상영역에서 분석지점을 다방향으로 설정하는 설정단계; 및 상기 다방향으로 설정된 분석지점을 기준으로 콘택홀을 분석하는 분석단계를 구비하여 이루어짐을 특징으로 한다.A method for analyzing a line width or a profile of a contact hole pattern according to the present invention includes: an enlargement step of enlarging an analysis target region in which a contact hole is formed among patterns formed on a semiconductor substrate at a predetermined magnification; A setting step of setting an analysis point in multiple directions in an analysis target region in which the contact hole is formed; And an analysis step of analyzing contact holes based on the analysis points set in the multi-direction.

본 발명의 콘택홀 패턴의 분해능의 분석방법은, 레티클에 형성된 직사각형의 콘택홀의 대각선의 길이를 분석하는 제1분석단계; 반도체기판 상에 형성시킨 패턴 중에서 직사각형의 콘택홀의 대각선의 길이를 분석하는 제2분석단계; 상기 제1분석단계의 대각선의 길이와 상기 제2분석단계의 대각선의 길이를 비교하여 상기 콘택홀의 분해능을 분석하는 제3분석단계를 구비하여 이루어짐을 특징으로 한다.The analysis method of the resolution of the contact hole pattern of the present invention, the first analysis step of analyzing the length of the diagonal of the rectangular contact hole formed in the reticle; A second analysis step of analyzing a diagonal length of a rectangular contact hole among patterns formed on the semiconductor substrate; And a third analysis step of analyzing the resolution of the contact hole by comparing the length of the diagonal line of the first analysis step and the length of the diagonal line of the second analysis step.

따라서, 콘택홀의 분석시 다방향으로 분석지점을 설정함으로써 콘택홀의 분석에 따른 데이터의 신뢰도를 향상시킬 수 있고, 또한 다양한 데이터를 확보할 수 있어 반도체소자의 신뢰도가 향상되는 효과가 있다.Accordingly, by setting an analysis point in multiple directions when analyzing the contact hole, the reliability of data according to the analysis of the contact hole can be improved, and various data can be secured, thereby improving the reliability of the semiconductor device.

Description

반도체소자 콘택홀 분석방법Semiconductor Device Contact Hole Analysis Method

본 발명은 반도체소자 콘택홀 분석방법에 관한 것으로서, 보다 상세하게는 다방향의 분석지점을 설정할 수 있는 반도체소자 콘택홀 분석방법에 관한 것이다.The present invention relates to a semiconductor device contact hole analysis method, and more particularly, to a semiconductor device contact hole analysis method that can set a multi-directional analysis point.

일반적으로 반도체소자는 상기 반도체소자로 제조할 수 있는 기판 즉, 반도체기판 상에 소정의 막을 형성시키고, 상기 소정의 막을 상기 반도체소자의 특성에 따른 패턴(Pattern)으로 형성시킴으로써 제조된다.In general, a semiconductor device is manufactured by forming a predetermined film on a substrate that can be manufactured by the semiconductor device, that is, a semiconductor substrate, and forming the predetermined film in a pattern according to the characteristics of the semiconductor device.

이러한 반도체기판 상에 형성시키는 패턴 중에서 상기 반도체소자의 전기적배선의 역할을 할 수 있도록 금속물질층이 채워지는 영역 또는 상기 반도체소자를 구성하는 트랜지스터(Transistor)의 소스(Source)영역이나 드레인(Drain)영역 등과 커패시터(Capacitor)의 하부전극물질층이 연결되는 영역의 패턴은 주로 콘택홀(Contact Hole)이 형성된다.Of the patterns formed on the semiconductor substrate, a region in which a metal material layer is filled to serve as electrical wiring of the semiconductor element, or a source region or a drain of a transistor constituting the semiconductor element. A contact hole is mainly formed in a region of the region where the lower electrode material layer of the capacitor and the like are connected.

여기서 상기 콘택홀은 반도체기판 상에 주로 원형에 가까운 타원형, 원형 또는 직사각형의 형태로 형성시킨다.In this case, the contact hole is formed on the semiconductor substrate in the form of an elliptical, circular or rectangular shape, which is almost circular.

그리고 최근에는 상기 반도체소자의 고집적화에 따른 상기 패턴의 미세화로 상기 콘택홀 또한 더욱 미세화되어가고 있다.In recent years, the contact hole is further miniaturized by miniaturization of the pattern due to the high integration of the semiconductor device.

이에 따라 상기 반도체소자 제조공정에서는 상기 패턴 즉, 상기 콘택홀을 포함하는 패턴을 형성시킨 후, 다양한 스펙(Spec)으로 상기 패턴을 분석하는 분석공정을 수행하고 있다.Accordingly, in the semiconductor device manufacturing process, after forming the pattern, that is, the pattern including the contact hole, an analysis process of analyzing the pattern with various specifications is performed.

그리고 종래의 상기 콘택홀의 분석은 주로 상기 콘택홀의 선폭(CD : Critical Dimension) 등을 분석하였다.In the conventional analysis of the contact hole, the line width (CD) of the contact hole is mainly analyzed.

여기서 종래의 상기 콘택홀의 분석공정을 살펴보면, 먼저 상기 콘택홀의 선폭의 분석은 분석하고자하는 콘택홀, 즉 콘택홀 패턴이 형성된 분석대상영역을 소정의 배율로 확대시킨다.Here, referring to the conventional analysis process of the contact hole, first, the analysis of the line width of the contact hole expands the contact hole to be analyzed, that is, the analysis target region in which the contact hole pattern is formed, to a predetermined magnification.

그리고 상기 콘택홀 패턴이 형성된 분석대상영역에서 분석지점을 설정한 후, 상기 분석지점을 기준으로 상기 콘택홀 패턴의 선폭을 분석 즉, 적어도 2회이상으로 수행하여 그 평균값으로 분석하였다.After setting an analysis point in the analysis target region in which the contact hole pattern was formed, the line width of the contact hole pattern was analyzed, that is, at least two times based on the analysis point, and analyzed by the average value.

여기서 종래의 상기 콘택홀 패턴의 분석지점의 설정은 도1에 도시된 바와 같이 원형(원형에 가까운 타원형을 포함한다.)의 콘택홀 패턴(10)일 경우에는 콘택홀 패턴(10)이 서로 대향하는 방향으로 작업자가 임의로 설정하였다.Herein, in the conventional case of setting the analysis point of the contact hole pattern, as shown in FIG. 1, when the contact hole pattern 10 is circular (including an ellipse close to a circular shape), the contact hole patterns 10 face each other. The operator arbitrarily set the direction.

즉, 상기 분석지점(12)을 도1에 도시된 콘택홀 패턴(10)을 기준으로 가로방향으로 대향하도록 매뉴얼(Manual)로 설정하는 것이었다.That is, the analysis point 12 was set to manual so as to face the contact hole pattern 10 shown in FIG. 1 in the horizontal direction.

이에 따라 종래에는 작업자가 상기 콘택홀 패턴(10)을 분석하기 위한 분석지점(12)의 설정에 따라 상기 콘택홀 패턴(10)의 선폭(14)의 분석값이 다소의 차이가 발생하였다.Accordingly, in the related art, there is a slight difference in the analysis value of the line width 14 of the contact hole pattern 10 according to the setting of the analysis point 12 for the operator to analyze the contact hole pattern 10.

또한 반도체소자 제조공정에서는 상기 제조공정의 각 스텝(Step)마다 상기 콘택홀 패턴의 선폭이 설정되기 때문에 작업자는 상기 설정된 콘택홀 패턴의 선폭을 임의로 만족시키기 위한 심리적인 영향 즉, 상기 설정된 콘택홀 패턴의 선폭 대비 상기 분석에 따른 선폭이 큰 경우에는 상기 콘택홀 패턴의 직경이 작아지는 방향으로 상기 분석지점을 설정함으로써 상기 콘택홀 패턴의 분석에 따른 오차는 더욱 크게 발생하였다.In addition, in the semiconductor device manufacturing process, since the line width of the contact hole pattern is set at each step of the manufacturing process, an operator may psychologically affect the line width of the set contact hole pattern, that is, the set contact hole pattern. In the case where the line width according to the analysis is larger than the line width, the analysis point is set in a direction in which the diameter of the contact hole pattern decreases, and thus an error according to the analysis of the contact hole pattern occurs.

그리고 도2에 도시된 바와 같이 직사각형의 콘택홀 패턴(20) 또한 도2에 도시된 콘택홀 패턴(20)을 기준으로 가로방향으로만 분석지점(22)을 설정하여 상기 콘택홀 패턴(20)의 선폭(24)을 분석하였다.As shown in FIG. 2, the rectangular contact hole pattern 20 also sets the analysis point 22 in the horizontal direction based on the contact hole pattern 20 shown in FIG. 2 to form the contact hole pattern 20. The line width 24 of was analyzed.

이러한 종래의 콘택홀 패턴의 선폭의 분석은 일방향으로만 분석지점을 설정하여 콘택홀 패턴의 분석을 수행하였다.In the analysis of the line width of the conventional contact hole pattern, an analysis point was set in only one direction to analyze the contact hole pattern.

그리고 종래에는 상기 콘택홀 패턴의 분석을 상기 콘택홀 패턴의 선폭의 분석에 주로 국한시켜 수행하였다.In the related art, the analysis of the contact hole pattern is mainly limited to the analysis of the line width of the contact hole pattern.

따라서 종래에는 콘택홀의 분석시 일방향으로만 분석지점을 설정함으로써 콘택홀의 분석에 따른 데이터의 신뢰도를 저하시켜 반도체소자의 신뢰도가 저하되는 문제점이 있었다.Therefore, in the related art, by setting an analysis point only in one direction when analyzing a contact hole, there is a problem in that the reliability of data is reduced by lowering the reliability of data according to the analysis of the contact hole.

본 발명의 목적은, 콘택홀의 분석시 다방향으로 분석지점을 설정함으로써 콘택홀의 분석에 따른 데이터의 신뢰도를 향상시켜 반도체소자의 신뢰도를 향상시키기 위한 반도체소자 콘택홀 분석방법을 제공하는 데 있다.An object of the present invention is to provide a semiconductor device contact hole analysis method for improving the reliability of the semiconductor device by improving the reliability of the data according to the analysis of the contact hole by setting the analysis point in the multi-direction during the analysis of the contact hole.

본 발명의 다른 목적은, 콘택홀의 분석시 콘택홀의 선폭 뿐만 아니라 프로파일 및 분해능 등을 분석함으로써 콘택홀의 분석에 따른 다양한 데이터를 확보하기 위한 반도체소자 콘택홀 분석방법을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor device contact hole analysis method for securing various data according to analysis of a contact hole by analyzing not only the line width of the contact hole but also the profile and the resolution when the contact hole is analyzed.

도1 및 도2는 종래의 반도체소자 콘택홀 분석방법을 설명하기 위한 도면이다.1 and 2 illustrate a conventional method for analyzing a contact hole in a semiconductor device.

도3은 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 1 실시예를 설명하기 위한 도면이다.3 is a view for explaining a first embodiment of a semiconductor device contact hole analysis method according to the present invention.

도4는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 2 실시예를 설명하기 위한 도면이다.4 is a view for explaining a second embodiment of a semiconductor device contact hole analysis method according to the present invention.

도5는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 3 실시예를 설명하기 위한 도면이다.5 is a view for explaining a third embodiment of the method for analyzing a semiconductor device contact hole according to the present invention.

도6a 내지 도6c는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 4 실시예를 설명하기 위한 도면이다.6A to 6C are diagrams for describing a fourth embodiment of a method for analyzing a semiconductor device contact hole according to the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

3, 4, 5, 7, 8 : 반도체기판 6 : 레티클3, 4, 5, 7, 8: semiconductor substrate 6: reticle

10, 20, 30, 40, 50, 60, 70, 80 : 콘택홀 패턴10, 20, 30, 40, 50, 60, 70, 80: contact hole pattern

12, 22, 32, 42, 52 : 분석지점 14, 24, 34, 44 : 선폭12, 22, 32, 42, 52: Analysis points 14, 24, 34, 44: Line width

54 : 프로파일54: profile

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 콘택홀 분석방법은, 반도체기판 상에 형성된 패턴 중에서 콘택홀이 형성된 분석대상영역을 소정의 배율로 확대시키는 확대단계; 상기 콘택홀이 형성된 분석대상영역에서 분석지점을 다방향으로 설정하는 설정단계; 및 상기 다방향으로 설정된 분석지점을 기준으로 콘택홀을 분석하는 분석단계를 구비하여 이루어짐을 특징으로 한다.A semiconductor device contact hole analysis method according to the present invention for achieving the above object comprises: an enlargement step of enlarging an analysis target region in which a contact hole is formed in a pattern formed on a semiconductor substrate at a predetermined magnification; A setting step of setting an analysis point in multiple directions in an analysis target region in which the contact hole is formed; And an analysis step of analyzing contact holes based on the analysis points set in the multi-direction.

상기 분석단계는 적어도 2회이상으로 수행하여 그 평균값을 분석하는 것이 바람직하다.Preferably, the analyzing step is performed at least two times to analyze the average value.

상기 설정단계에서는 원형으로 형성시킨 콘택홀의 직경방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 선폭을 분석하거나, 상기 설정단계에서는 직사각형으로 형성시킨 콘택홀의 가로방향 및 세로방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 선폭을 분석하는 것이 바람직하다.In the setting step, the analysis point is set in a direction that may include the radial direction of the contact hole formed in a circular shape, and in the analysis step, the line width of the contact hole is analyzed based on the analysis point, or, in the setting step, a rectangular shape is formed. It is preferable to set an analysis point in a direction that may include a horizontal direction and a vertical direction of the contact hole, and in the analysis step, the line width of the contact hole may be analyzed based on the analysis point.

상기 설정단계에서는 상기 콘택홀을 형성하는 패턴의 폭방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 패턴의 프로파일을 분석하는 것이 바람직하다.In the setting step, it is preferable to set the analysis point in a direction that may include the width direction of the pattern forming the contact hole, and in the analysis step, it is preferable to analyze the profile of the pattern of the contact hole based on the analysis point.

상기 확대단계, 설정단계 및 분석단계는 주사전자현미경을 이용하여 수행하는 것이 바람직하다.The enlargement step, the setting step and the analysis step are preferably performed using a scanning electron microscope.

본 발명의 다른 반도체소자 콘택홀 분석방법은, 반도체기판 상에 콘택홀을 포함하는 패턴을 형성시킬 수 있는 레티클에 형성된 직사각형의 콘택홀의 대각선의 길이를 분석하는 제1분석단계; 상기 레티클을 이용하여 상기 반도체기판 상에 형성시킨 패턴 중에서 직사각형의 콘택홀의 대각선의 길이를 분석하는 제2분석단계; 상기 제1분석단계의 대각선의 길이와 상기 제2분석단계의 대각선의 길이를 비교하여 상기 콘택홀의 분해능을 분석하는 제3분석단계를 구비하여 이루어짐을 특징으로 한다.Another semiconductor device contact hole analysis method of the present invention comprises: a first analysis step of analyzing a diagonal length of a rectangular contact hole formed in a reticle capable of forming a pattern including a contact hole on a semiconductor substrate; A second analysis step of analyzing a diagonal length of a rectangular contact hole among patterns formed on the semiconductor substrate using the reticle; And a third analysis step of analyzing the resolution of the contact hole by comparing the length of the diagonal line of the first analysis step and the length of the diagonal line of the second analysis step.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 1 실시예를 설명하기 위한 도면이고, 도4는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 2 실시예를 설명하기 위한 도면이며, 도5는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 3 실시예를 설명하기 위한 도면이고, 도6a 내지 도6c는 본 발명에 따른 반도체소자 콘택홀 분석방법의 제 4 실시예를 설명하기 위한 도면이다.3 is a view for explaining a first embodiment of a semiconductor device contact hole analysis method according to the present invention, Figure 4 is a view for explaining a second embodiment of a semiconductor device contact hole analysis method according to the present invention, 5 is a view for explaining a third embodiment of a semiconductor device contact hole analysis method according to the present invention, Figures 6a to 6c is a view for explaining a fourth embodiment of the semiconductor device contact hole analysis method according to the present invention Drawing.

여기서 본 발명은 반도체기판 상에 형성시킨 콘택홀 즉, 콘택홀 패턴을 분석하는 것으로써, 반도체기판 상에 콘택홀 패턴이 형성된 분석대상영역을 소정의 배율로 확대시키는 확대단계와 상기 분석대상영역에서 분석지점을 다방향으로 설정하는 설정단계 및 상기 다방향으로 설정된 분석지점을 기준으로 콘택홀 패턴을 분석하는 분석단계로 구비된다.Herein, the present invention analyzes a contact hole formed on a semiconductor substrate, that is, a contact hole pattern, and enlarges the analysis target region in which the contact hole pattern is formed on the semiconductor substrate at a predetermined magnification and the analysis target region. And a setting step of setting an analysis point in multiple directions and an analysis step of analyzing a contact hole pattern based on the analysis point set in the multi direction.

이러한 본 발명은 원형(원형에 가까운 타원형을 포함한다.)의 콘택홀 패턴의 선폭의 분석을 제 1 실시예로, 직사각형의 콘택홀 패턴의 선폭의 분석을 제 2 실시예로, 그리고 상기 콘택홀 패턴의 프로파일의 분석을 제 3 실시예로 한다.The present invention analyzes the line width of a circular contact hole pattern in a first embodiment, the line width analysis of a rectangular contact hole pattern in a second embodiment, and the contact hole. Analysis of the profile of the pattern is made as the third embodiment.

또한 본 발명의 상기 콘택홀 패턴의 분해능의 분석은 먼저, 레티클(마스크를 포함할 수 있다.)에 형성되어 있는 콘택홀 패턴의 대각선의 길이를 분석하는 제1분석단계와 상기 레티클을 이용하여 반도체기판 상에 형성시킨 콘택홀 패턴의 대각선의 길이를 분석하는 제2분석단계 및 상기 제1분석단계의 대각선의 길이와 상기 제2분석단계의 대각선의 길이를 분석하는 제3분석단계로 구성되고, 제 4 실시예로 한다.In addition, in the analysis of the resolution of the contact hole pattern of the present invention, first, a first analysis step of analyzing the diagonal length of the contact hole pattern formed in the reticle (which may include a mask) and the semiconductor using the reticle A second analysis step of analyzing the length of the diagonal of the contact hole pattern formed on the substrate and a third analysis step of analyzing the length of the diagonal of the first analysis step and the length of the diagonal of the second analysis step, The fourth embodiment is assumed.

제 1 실시예First embodiment

먼저, 도3은 반도체기판(3) 상에 원형의 콘택홀 패턴(30)을 형성시킨 상태를 나타낸다.First, FIG. 3 shows a state in which a circular contact hole pattern 30 is formed on the semiconductor substrate 3.

여기서 본 발명의 상기 콘택홀 패턴(30)의 선폭(34)을 분석하기 위하여 먼저, 상기 반도체기판(3) 상에 콘택홀 패턴(30)이 형성된 분석대상영역을 확대시킨다.In order to analyze the line width 34 of the contact hole pattern 30 of the present invention, first, an analysis target region in which the contact hole pattern 30 is formed on the semiconductor substrate 3 is enlarged.

그리고 상기 콘택홀 패턴(30)이 형성된 분석대상영역에서 분석지점(32)을 상기 도3의 콘택홀 패턴(30)을 기준으로 가로방향, 세로방향 및 대각선방향 등을 포함하는 방향 즉, 다방향으로 설정한다.In the analysis target region in which the contact hole pattern 30 is formed, the analysis point 32 includes a horizontal direction, a vertical direction, and a diagonal direction based on the contact hole pattern 30 of FIG. 3. Set to.

이어서 상기 다방향으로 설정된 분석지점(32)을 기준으로 상기 콘택홀 패턴(30)을 분석, 즉 콘택홀 패턴(30)의 선폭(34)을 분석한다.Subsequently, the contact hole pattern 30 is analyzed based on the analysis point 32 set in the multi-direction, that is, the line width 34 of the contact hole pattern 30 is analyzed.

여기서 본 발명의 상기 확대, 설정 및 분석은 주사전자현미경을 이용하여 수행할 수 있다.Herein, the magnification, setting, and analysis of the present invention may be performed using a scanning electron microscope.

그리고 다방향으로 수행되는 콘택홀 패턴(30)의 선폭(34)의 분석은 적어도 2회이상으로 수행하여 그 평균값을 분석할 수 있다.In addition, the line width 34 of the contact hole pattern 30 performed in the multi-direction may be analyzed at least twice, and the average value thereof may be analyzed.

이러한 구성으로 이루어지는 본 발명은 원형의 콘택홀 패턴(30)의 선폭(34)을 일방향이 아닌 다방향으로 분석지점(32)을 설정하여 분석함으로써 상기 분석지점(32)을 작업자가 매뉴얼로 설정하여도 상기 콘택홀 패턴(30)의 선폭(32)의 분석에 따른 데이터(Data)의 오차를 최소화시켜 상기 데이터의 신뢰도를 향상시킬 수 있다.According to the present invention having the above configuration, the analysis point 32 is manually set by analyzing the line width 34 of the circular contact hole pattern 30 by setting the analysis point 32 in multiple directions instead of one direction. In addition, the reliability of the data may be improved by minimizing an error of data according to the analysis of the line width 32 of the contact hole pattern 30.

제 2 실시예Second embodiment

먼저, 도4는 반도체기판(4) 상에 직사각형의 콘택홀 패턴(40)을 형성시킨 상태를 나타낸다.First, FIG. 4 shows a state in which a rectangular contact hole pattern 40 is formed on the semiconductor substrate 4.

여기서 본 발명의 상기 콘택홀 패턴(40)의 선폭(44)을 분석하기 위하여 먼저, 상기 반도체기판(4) 상에 콘택홀 패턴(40)이 형성된 분석대상영역을 확대시킨다.In order to analyze the line width 44 of the contact hole pattern 40 of the present invention, first, an analysis target region in which the contact hole pattern 40 is formed on the semiconductor substrate 4 is enlarged.

그리고 상기 콘택홀 패턴(40)이 형성된 분석대상영역에서 분석지점(42)을 상기 도4의 콘택홀 패턴(40)을 기준으로 가로방향 및 세로방향 등을 포함하는 방향 즉, 다방향으로 설정한다.In addition, the analysis point 42 is set in a direction including a horizontal direction and a vertical direction, that is, multi-direction, based on the contact hole pattern 40 of FIG. 4 in the analysis target region in which the contact hole pattern 40 is formed. .

이어서 상기 다방향으로 설정된 분석지점(42)을 기준으로 상기 콘택홀 패턴(40)을 분석, 즉 콘택홀 패턴(40)의 선폭(44)을 분석한다.Subsequently, the contact hole pattern 40 is analyzed based on the analysis point 42 set in the multi-direction, that is, the line width 44 of the contact hole pattern 40 is analyzed.

여기서 본 발명의 상기 확대, 설정 및 분석은 주사전자현미경을 이용하여 수행할 수 있다.Herein, the magnification, setting, and analysis of the present invention may be performed using a scanning electron microscope.

그리고 다방향으로 수행되는 콘택홀 패턴(40)의 선폭(42)의 분석은 적어도 2회이상으로 수행하여 그 평균값을 분석할 수 있다.The line width 42 of the contact hole pattern 40 performed in the multi-direction may be performed at least two times to analyze the average value.

이러한 구성으로 이루어지는 본 발명은 직사각형의 콘택홀 패턴(40)을 가로방향 뿐만 아니라 세로방향 까지로 분석지점(42)을 확대하여 상기 콘택홀 패턴(40)의 분석을 수행함으로써 상기 콘택홀 패턴(40)의 분석에 따른 데이터를 다양하게 확보할 수 있다.According to an exemplary embodiment of the present invention, the contact hole pattern 40 is analyzed by expanding the analysis point 42 in the rectangular contact hole pattern 40 not only in the horizontal direction but also in the vertical direction. Various data can be obtained according to the analysis of).

제 3 실시예Third embodiment

먼저, 도5는 반도체기판(5) 상에 직사각형의 콘택홀 패턴(50)을 형성시킨 상태를 나타내는 것으로써, 본 발명은 상기 콘택홀 패턴(50)의 분석대상영역을 소정의 배율로 확대시킨다.First, FIG. 5 illustrates a state in which a rectangular contact hole pattern 50 is formed on the semiconductor substrate 5. The present invention enlarges the analysis target region of the contact hole pattern 50 at a predetermined magnification. .

그리고 도5에 도시된 바와 같이 분석지점(52)을 상기 콘택홀 패턴(50)을 기준으로 내측의 공간과 외측의 공간에서의 폭, 즉 상기 콘택홀 패턴(50)의 폭방향으로 설정하고, 상기 설정된 분석지점(52)을 기준으로 상기 콘택홀 패턴(50)의 프로파일(Profile)(54)을 분석한다.As shown in FIG. 5, the analysis point 52 is set in the width in the inner space and the outer space of the contact hole pattern 50, that is, in the width direction of the contact hole pattern 50. The profile 54 of the contact hole pattern 50 is analyzed based on the set analysis point 52.

여기서 본 발명은 도5에 도시된 바와 같이 상기 콘택홀 패턴(50)의 프로파일(54) 즉, 상기 콘택홀 패턴(50)을 형성하는 막의 두께를 분석하기 위한 것으로써, 주사전자현미경의 스캔(Scan)의 방향 등을 작업자가 임의로 설정하면 된다.The present invention is to analyze the profile 54 of the contact hole pattern 50, that is, the thickness of the film forming the contact hole pattern 50, as shown in Figure 5, the scanning electron microscope ( The operator may arbitrarily set the direction of the scan.

그리고 상기와 같은 주사전자현미경은 본 발명에 종사하는 당업자라면 용이하게 취급할 수 있다.In addition, the scanning electron microscope as described above can be easily handled by those skilled in the art.

또한 본 발명의 콘택홀 패턴(50)의 프로파일(54)의 분석은 상기 직사각형의 콘택홀 패턴(50)의 프로파일(54)의 분석 뿐만 아니라 원형(원형에 가까운 타원형을 포함한다.)의 콘택홀 패턴의 프로파일의 분석에도 응용할 수 있다.In addition, the analysis of the profile 54 of the contact hole pattern 50 of the present invention includes not only the analysis of the profile 54 of the rectangular contact hole pattern 50 but also a circular contact hole (including an ellipse close to a circle). It is also applicable to the analysis of the profile of a pattern.

이러한 구성으로 이루어지는 본 발명은 상기 제 1 실시예 및 제 2 실시예의 선폭의 분석을 응용한 것으로써, 상기 분석지점(52)을 상기 콘택홀 패턴(50)의 폭방향으로 설정하여 그 프로파일(54)을 분석한다.According to the present invention having the above-described configuration, the analysis of the line widths of the first and second embodiments is applied, and the analysis point 52 is set in the width direction of the contact hole pattern 50 and the profile 54 is defined. ).

이에 따라 본 발명은 상기 제 1 실시예 및 제 2 실시예와 같이 콘택홀 패턴(30, 40)의 선폭(34, 44)의 분석 뿐만 아니라 콘택홀 패턴(50)의 프로파일(54)을 분석함으로써 상기 콘택홀 패턴(30, 40, 50)의 분석에 따른 데이터를 다양하게 확보할 수 있다.Accordingly, the present invention analyzes the profile 54 of the contact hole pattern 50 as well as the analysis of the line widths 34 and 44 of the contact hole patterns 30 and 40 as in the first and second embodiments. Various data according to the analysis of the contact hole patterns 30, 40, and 50 may be secured.

제 4 실시예Fourth embodiment

먼저, 도6a는 반도체기판 상에 콘택홀을 포함하는 패턴을 형성시킬 수 있는 레티클(Retical)(60)에 형성된 직사각형의 콘택홀 패턴(60)의 대각선의 길이를 분석하는 제1분석단계를 나타내는 도면이다.First, FIG. 6A illustrates a first analysis step of analyzing a diagonal length of a rectangular contact hole pattern 60 formed in a reticle 60 capable of forming a pattern including a contact hole on a semiconductor substrate. Drawing.

그리고 도6b 및 도6c는 상기 레티클을 이용하여 반도체기판(7, 8) 상에 형성시킨 콘택홀 패턴(70, 80) 즉, 직사각형의 콘택홀 패턴(70, 80)의 대각선의 길이를 분석하는 제2분석단계를 나타내는 도면이다.6B and 6C illustrate the contact hole patterns 70 and 80 formed on the semiconductor substrates 7 and 8 using the reticle, that is, the diagonal lengths of the rectangular contact hole patterns 70 and 80. A diagram showing a second analysis step.

이에 따라 본 발명은 상기 제1분석단계의 대각선의 길이와 상기 제2분석단계의 대각선의 길이를 비교하여 상기 콘택홀 패턴(70, 80)의 분해능(Resolution)을 분석하는 제3분석단계를 수행할 수 있다.Accordingly, the present invention performs a third analysis step of analyzing the resolution of the contact hole patterns (70, 80) by comparing the length of the diagonal of the first analysis step and the length of the diagonal of the second analysis step. can do.

즉, 본 발명은 상기 레티클(6)에 형성시킨 콘택홀 패턴(60)의 대각선의 길이와 상기 레티클(6)을 이용하여 반도체기판(7, 8) 상에 형성시킨 콘택홀 패턴(70, 80)의 대각선의 길이를 비교함으로써 상기 콘택홀 패턴(70, 80)의 분해능을 분석할 수 있다.That is, according to the present invention, the contact hole patterns 70 and 80 formed on the semiconductor substrates 7 and 8 using the diagonal length of the contact hole pattern 60 formed on the reticle 6 and the reticle 6 are formed. The resolution of the contact hole patterns 70 and 80 can be analyzed by comparing the lengths of the diagonal lines.

다시 말해 상기 콘택홀 패턴(70, 80)의 모서리가 라운딩(Rounding)된 정도에 따른 대각선의 길이의 오차를 분석함으로써 상기 콘택홀 패턴(70, 80)의 분해능을 분석할 수 있다.In other words, the resolution of the contact hole patterns 70 and 80 may be analyzed by analyzing the error of the diagonal length according to the rounding of the corners of the contact hole patterns 70 and 80.

실예로 도6a의 대각선의 길이를 기준으로 도6b의 대각선의 길이와 도6c의 대각선의 길이를 비교하여 그 길이의 오차가 현저하게 작은쪽의 분해능이 양호한 것으로써, 상기 도6b의 콘택홀 패턴(70)의 분해능은 양호한 상태를 나타내고, 상기 도6c의 콘택홀 패턴(80)의 분해능은 불량한 상태를 나타낸다.For example, by comparing the length of the diagonal of FIG. 6B and the length of the diagonal of FIG. 6C with respect to the length of the diagonal of FIG. 6A, the resolution of the one whose error of the length is significantly smaller is good, and the contact hole pattern of FIG. A resolution of 70 indicates a good state, and a resolution of the contact hole pattern 80 in Fig. 6C indicates a bad state.

이러한 구성으로 이루어지는 본 발명은 레티클(6)의 콘택홀 패턴(60)의 대각선 길이와 상기 레티클(6)을 이용하여 반도체기판(7, 8) 상에 형성시킨 콘택홀 패턴(70, 80)의 대각선 길이를 비교함으로써 상기 콘택홀 패턴(70, 80)의 분해능을 분석할 수 있다.According to an exemplary embodiment of the present invention, the contact hole patterns 70 and 80 formed on the semiconductor substrates 7 and 8 using the diagonal length of the contact hole pattern 60 of the reticle 6 and the reticle 6 are formed. By comparing the diagonal lengths, the resolution of the contact hole patterns 70 and 80 may be analyzed.

즉, 본 발명은 상기의 제 1 실시예와 제 2 실시예 및 제 3 실시예와 같이 분석지점(32, 42, 52)을 다방향으로 설정함으로서 정확한 데이터를 얻을 수 있고, 또한 다양한 데이터를 얻을 수 있다.That is, the present invention can obtain accurate data by setting the analysis points 32, 42, and 52 in multiple directions as in the first, second and third embodiments. Can be.

그리고 본 발명은 상기 제 4 실시예와 같이 레티클(6)에 형성시킨 콘택홀 패턴(60)까지로 분석지점을 확대시킴으로서 다양한 데이터를 얻을 수 있다.According to the present invention, various data can be obtained by expanding the analysis point to the contact hole pattern 60 formed in the reticle 6 as in the fourth embodiment.

전술한 구성의 본 발명은 반도체소자 제조공정의 수행에 따른 분석공정의 수행시 다양하게 응용할 수 있고, 특히 사진식각공정의 수행시 현상공정 또는 세정공정의 수행한 후, 후속되는 분석공정에 적극적으로 응용할 수 있다.The present invention having the above-described configuration can be applied in various ways when performing the analysis process according to the performance of the semiconductor device manufacturing process, and especially after the development process or the cleaning process during the photolithography process, and actively following the analysis process. It can be applied.

그리고 본 발명은 상기 분석지점을 메뉴얼로 설정함에도 불구하고, 다방향으로 설정함으로써 상기 분석에 따른 데이터의 오차를 최소화시킬 수 있다.In addition, the present invention can minimize the error of the data according to the analysis by setting in the multi-direction despite the manual setting of the analysis point.

따라서, 본 발명에 의하면 콘택홀의 분석시 다방향으로 분석지점을 설정함으로써 콘택홀의 분석에 따른 데이터의 신뢰도를 향상시킬 수 있고, 또한 다양한 데이터를 확보할 수 있어 반도체소자의 신뢰도가 향상되는 효과가 있다.Therefore, according to the present invention, by setting an analysis point in multiple directions when analyzing a contact hole, the reliability of data according to the analysis of the contact hole can be improved, and various data can be secured, thereby improving the reliability of the semiconductor device. .

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (7)

반도체기판 상에 형성된 패턴(Pattern) 중에서 콘택홀(Contact Hole)이 형성된 분석대상영역을 소정의 배율로 확대시키는 확대단계;An enlargement step of enlarging an analysis target region in which a contact hole is formed among patterns formed on the semiconductor substrate at a predetermined magnification; 상기 콘택홀이 형성된 분석대상영역에서 분석지점을 다방향으로 설정하는 설정단계; 및A setting step of setting an analysis point in multiple directions in an analysis target region in which the contact hole is formed; And 상기 다방향으로 설정된 분석지점을 기준으로 콘택홀을 분석하는 분석단계;An analysis step of analyzing contact holes based on the analysis points set in the multi directions; 를 구비하여 이루어짐을 특징으로 하는 반도체소자 콘택홀 분석방법.A semiconductor device contact hole analysis method comprising the. 제 1 항에 있어서,The method of claim 1, 상기 분석단계는 적어도 2회이상으로 수행하여 그 평균값을 분석하는 것을 특징으로 하는 상기 반도체소자 콘택홀 분석방법.And analyzing the average value by performing the analysis step at least twice. 제 1 항에 있어서,The method of claim 1, 상기 설정단계에서는 원형으로 형성시킨 콘택홀의 직경방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 선폭을 분석하는 것을 특징으로 하는 상기 반도체소자 콘택홀 분석방법.In the setting step, the analysis point is set in a direction that may include a radial direction of the contact hole formed in a circular shape, and in the analysis step, the line width of the contact hole is analyzed based on the analysis point. Analytical Method. 제 1 항에 있어서,The method of claim 1, 상기 설정단계에서는 직사각형으로 형성시킨 콘택홀의 가로방향 및 세로방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 선폭을 분석하는 것을 특징으로 하는 상기 반도체소자 콘택홀 분석방법.In the setting step, the analysis point is set in a direction that may include a horizontal direction and a vertical direction of the contact hole formed as a rectangle, and in the analysis step, the line width of the contact hole is analyzed based on the analysis point. Device contact hole analysis method. 제 1 항에 있어서,The method of claim 1, 상기 설정단계에서는 상기 콘택홀을 형성하는 패턴의 폭방향을 포함할 수 있는 방향으로 분석지점을 설정하고, 상기 분석단계에서는 상기 분석지점을 기준으로 콘택홀의 패턴의 프로파일(Profile)을 분석하는 것을 특징으로 하는 상기 반도체소자 콘택홀 분석방법.In the setting step, the analysis point is set in a direction that may include the width direction of the pattern forming the contact hole, and in the analysis step, a profile of the contact hole pattern is analyzed based on the analysis point. The semiconductor device contact hole analysis method. 제 1 항에 있어서,The method of claim 1, 상기 확대단계, 설정단계 및 분석단계는 주사전자현미경을 이용하여 수행하는 것을 특징으로 하는 상기 반도체소자 콘택홀 분석방법.The enlargement step, the setting step and the analysis step of the semiconductor device contact hole analysis method characterized in that performed using a scanning electron microscope. 반도체기판 상에 콘택홀을 포함하는 패턴을 형성시킬 수 있는 레티클에 형성된 직사각형의 콘택홀의 대각선의 길이를 분석하는 제1분석단계;A first analysis step of analyzing a diagonal length of a rectangular contact hole formed in a reticle capable of forming a pattern including a contact hole on a semiconductor substrate; 상기 레티클을 이용하여 상기 반도체기판 상에 형성시킨 패턴 중에서 직사각형의 콘택홀의 대각선의 길이를 분석하는 제2분석단계;A second analysis step of analyzing a diagonal length of a rectangular contact hole among patterns formed on the semiconductor substrate using the reticle; 상기 제1분석단계의 대각선의 길이와 상기 제2분석단계의 대각선의 길이를 비교하여 상기 콘택홀의 분해능을 분석하는 제3분석단계;A third analysis step of analyzing the resolution of the contact hole by comparing the length of the diagonal line in the first analysis step with the length of the diagonal line in the second analysis step; 를 구비하여 이루어짐을 특징으로 하는 반도체소자 콘택홀 분석방법.A semiconductor device contact hole analysis method comprising the.
KR1019980013855A 1998-04-17 1998-04-17 Semiconductor Device Contact Hole Analysis Method KR19990080533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013855A KR19990080533A (en) 1998-04-17 1998-04-17 Semiconductor Device Contact Hole Analysis Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013855A KR19990080533A (en) 1998-04-17 1998-04-17 Semiconductor Device Contact Hole Analysis Method

Publications (1)

Publication Number Publication Date
KR19990080533A true KR19990080533A (en) 1999-11-15

Family

ID=65890218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013855A KR19990080533A (en) 1998-04-17 1998-04-17 Semiconductor Device Contact Hole Analysis Method

Country Status (1)

Country Link
KR (1) KR19990080533A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398178B2 (en) 2003-10-27 2008-07-08 Samsung Electronics Co., Ltd. Method of determining the irregularities of a hole
US9322771B2 (en) 2013-03-08 2016-04-26 Samsung Electronics Co., Ltd. Apparatus and method for monitoring semiconductor fabrication processes using polarized light

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398178B2 (en) 2003-10-27 2008-07-08 Samsung Electronics Co., Ltd. Method of determining the irregularities of a hole
US9322771B2 (en) 2013-03-08 2016-04-26 Samsung Electronics Co., Ltd. Apparatus and method for monitoring semiconductor fabrication processes using polarized light
US9551653B2 (en) 2013-03-08 2017-01-24 Samsung Electronics Co., Ltd. Methods for monitoring semiconductor fabrication processes using polarized light

Similar Documents

Publication Publication Date Title
US20050168740A1 (en) Method of evaluating reticle pattern overlay registration
US7217581B2 (en) Misalignment test structure and method thereof
US7432605B2 (en) Overlay mark, method for forming the same and application thereof
KR19990080533A (en) Semiconductor Device Contact Hole Analysis Method
US6576486B2 (en) Unlanded process in semiconductor manufacture
KR20000035176A (en) Electronic device and semiconductor device, and electrode forming method
US6350994B1 (en) Structure of critical dimension bar
KR100275021B1 (en) Partial one-shot electron beam exposure mask and method of forming a partial one-shot electron beam exposure pattern
US20090001596A1 (en) Conductive line structure
JPH1144664A (en) Method and apparatus for measurement of overlap, and measuring pattern
KR20020097030A (en) Method of manufacturing a semiconductor device and designing a mask pattern
KR19980043615A (en) How to make photo mask
KR20030011626A (en) Mask lithography data generation method
US20060019412A1 (en) Method to selectively correct critical dimension errors in the semiconductor industry
KR0128831B1 (en) Pattern test method of semiconductor device
KR100329772B1 (en) Reticle having dummy pattern for monitoring focus level
KR100850114B1 (en) Correction method of contact hole? in a semiconductor device
KR100525086B1 (en) Method for forming contact hole in semiconductor device
CN117631461A (en) Optical proximity correction method and mask plate
JP2853471B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2871617B2 (en) Electron beam exposure method
KR0165417B1 (en) Fine ptterning method of semiconductor device
KR100529617B1 (en) Method for monitoring profile of semiconductor
KR20010094211A (en) Method of testing a pattern in a semiconductor device by Kelvin type measurement of resistance thereof
KR19990038407A (en) Semiconductor mask structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination