KR100529617B1 - Method for monitoring profile of semiconductor - Google Patents
Method for monitoring profile of semiconductor Download PDFInfo
- Publication number
- KR100529617B1 KR100529617B1 KR10-2003-0101856A KR20030101856A KR100529617B1 KR 100529617 B1 KR100529617 B1 KR 100529617B1 KR 20030101856 A KR20030101856 A KR 20030101856A KR 100529617 B1 KR100529617 B1 KR 100529617B1
- Authority
- KR
- South Korea
- Prior art keywords
- profile
- ecd
- monitoring
- measuring
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
Abstract
CD-SEM 방식과 ECD 방식에 의해 측정된 값을 이용하여 프로파일을 유추하는 반도체 소자의 프로파일 모니터링 방법에 관한 것으로, 본 발명의 모니터링 방법은, 반도체 소자에 형성된 게이트 패턴 등의 프로파일을 모니터링 하기 위한 방법에 있어서, 인라인 프로세스 중에 상기 패턴의 선폭(CD: Critical Dimension)을 측정하는 CD 측정 단계; 인라인 프로세스 중에 상기 패턴이 가지는 저항을 측정하여 이를 선폭으로 환산하는 ECD 측정 단계; 및 CD-ECD 바이어스 데이터에 의해 상기 패턴의 프로파일을 유추하는 단계를 포함한다.The present invention relates to a method for monitoring a profile of a semiconductor device inferring a profile using values measured by a CD-SEM method and an ECD method. The monitoring method of the present invention is a method for monitoring a profile such as a gate pattern formed on a semiconductor device. A CD measurement step comprising: measuring a critical dimension (CD) of the pattern during an inline process; An ECD measurement step of measuring the resistance of the pattern during the in-line process and converting it into a line width; And inferring the profile of the pattern by CD-ECD bias data.
Description
본 발명은 반도체 소자의 프로파일 모니터링 방법에 관한 것으로, 보다 상세하게는 CD-SEM 방식과 ECD 방식에 의해 측정된 값을 이용하여 프로파일을 유추하는 반도체 소자의 프로파일 모니터링 방법에 관한 것이다.The present invention relates to a method for monitoring a profile of a semiconductor device, and more particularly, to a profile monitoring method for a semiconductor device inferring a profile using values measured by a CD-SEM method and an ECD method.
통상, 반도체 소자는 성막 공정, 사진 식각 공정, 이온 주입 공정 및 금속 공정 등의 일련의 제조 공정이 반도체 기판상에 수행됨에 따라 완성되며, 상기 일련의 제조 공정 사이에는 분석 공정을 진행함으로써 선행된 공정의 정상 유무를 분석하고 있다.In general, a semiconductor device is completed as a series of manufacturing processes, such as a film forming process, a photolithography process, an ion implantation process, and a metal process, are performed on a semiconductor substrate, and the preceding process is performed by performing an analytical process between the series of manufacturing processes. Analyzing the normal status of
상기 분석 방법의 하나로, 소정의 제조 공정이 수행된 다수의 웨이퍼 중에서 샘플링된 분석 웨이퍼상에 형성된 게이트의 수직 높이를 측정하는 수직 높이 측정 방법이 있다.As one of the analysis methods, there is a vertical height measuring method for measuring a vertical height of a gate formed on a sampled analysis wafer among a plurality of wafers on which a predetermined manufacturing process is performed.
상기한 수직 높이 측정 방법은 주로 주사전자현미경을 이용하여 이루어지는데, 이러한 측정 방법은 제조 공정을 수행하는데 소요되는 시간 및 공정이 완료된 웨이퍼를 절단하여 주사전자현미경으로 분석하는 소요 시간으로 인해 적게는 1 내지 2일, 많게는 일주일의 시간이 소모되므로, 장비 가동률이 저하되는 문제점이 있다.The vertical height measurement method is mainly performed by using a scanning electron microscope, and the measuring method is at least 1 due to the time required to perform the manufacturing process and the time required to cut the wafer to be analyzed by the scanning electron microscope. To two days, because a week of time is consumed, there is a problem that the operation rate of the equipment is lowered.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 수직 높이 측정 방법을 사용함으로 인한 장비 가동률 저하를 방지할 수 있으면서도 정확한 프로파일 형태를 유추할 수 있는 반도체 소자의 프로파일 모니터링 방법을 제공함을 목적으로 한다.An object of the present invention is to provide a method for monitoring a profile of a semiconductor device capable of inferring an accurate profile shape while preventing a decrease in equipment utilization rate by using a vertical height measuring method.
상기한 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
반도체 소자에 형성된 게이트 패턴 등의 프로파일을 모니터링 하기 위한 방법에 있어서,In the method for monitoring a profile, such as a gate pattern formed on a semiconductor device,
인라인 프로세스 중에 상기 패턴의 선폭(CD: Critical Dimension)을 측정하는 CD 측정 단계;A CD measurement step of measuring a critical dimension (CD) of the pattern during an inline process;
인라인 프로세스 중에 상기 패턴이 가지는 저항을 측정하여 이를 선폭으로 환산하는 ECD 측정 단계; 및An ECD measurement step of measuring the resistance of the pattern during the in-line process and converting it into a line width; And
CD-ECD 바이어스 데이터에 의해 상기 패턴의 프로파일을 유추하는 단계Inferring the profile of the pattern by CD-ECD bias data
를 포함하는 반도체 소자의 프로파일 모니터링 방법을 제공한다.It provides a profile monitoring method of a semiconductor device comprising a.
이러한 구성의 프로파일 모니터링 방법은 수직 높이 측정 방법을 사용하지 않으면서도 비교적 정확한 프로파일을 유추할 수 있으며, 또한 인라인 프로세스 중에 프로파일 측정이 가능하므로, 장비 가동률 저하를 방지할 수 있는 효과가 있다.The profile monitoring method of this configuration can infer a relatively accurate profile without using the vertical height measurement method, and can also measure the profile during the in-line process, thereby preventing the decrease in equipment utilization rate.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 프로파일 모니터링 방법을 나타내는 블록도를 도시한 것이고, 도 2a 내지 2c는 본 발명의 프로파일 모니터링 방법에 대한 원리를 설명하기 위한 그래프를 도시한 것이며, 도 3a 내지 3e는 본 발명의 프로파일 모니터링 방법에 대한 원리를 설명하기 위한 분석 사진들을 도시한 것이다.Figure 1 shows a block diagram showing a profile monitoring method of the present invention, Figures 2a to 2c shows a graph for explaining the principle of the profile monitoring method of the present invention, Figures 3a to 3e is a view of the present invention Analytical pictures are shown to illustrate the principle of the profile monitoring method.
반도체 소자의 프로파일을 모니터링 하기 위한 분석 방법의 다른 예로, 반도체 소자 제조에서 도전 라인(conductive line)들, 즉 게이트를 패터닝할 때, 게이트 패턴들 간의 누설 전류 발생 또는 단락 발생을 실시간으로 공정 중에 즉, 인라인 프로세스(in-line process) 중에 테스트하는 CD 측정 방법과 ECD 측정 방법이 있다.As another example of an analytical method for monitoring a profile of a semiconductor device, when patterning conductive lines, that is, gates, in semiconductor device fabrication, leakage current or short circuit between gate patterns is generated in real time, that is, There are CD measurement methods and ECD measurement methods that are tested during the in-line process.
여기에서, 상기 CD 측정 방법은 게이트 패턴의 선폭(CD)을 측정하는 것을 말하고, ECD 측정 방법은 게이트에 일정한 전압을 인가하였을 때 게이트가 가지는 저항을 측정하여 이를 선폭으로 환산하는 방법을 말한다.Here, the CD measuring method refers to measuring the line width (CD) of the gate pattern, and the ECD measuring method refers to measuring the resistance of the gate when a constant voltage is applied to the gate and converts it to the line width.
그런데, 상기한 인라인 프로세스 중에 CD 측정 방법에 의해 게이트 패턴의 CD를 측정한 경우, 동일한 측정값의 경우에도 게이트의 프로파일에 따라 ECD 값이 다르게 측정될 수 있다.However, when the CD of the gate pattern is measured by the CD measuring method during the inline process, the ECD value may be measured differently according to the profile of the gate even in the same measurement value.
즉, 도 2에 도시한 바와 같이, 두 개의 게이트 패턴(P1,P2)이 형성된 반도체 소자를 예로 들어 설명하면, 상기 두 개의 게이트 패턴(P1,P2)은 서로 동일한 선폭(CD), 즉 0.21㎛의 선폭으로 형성된다. 따라서, CD 측정 방법에 의해 측정된 값은 서로 동일하다.For example, as illustrated in FIG. 2, a semiconductor device having two gate patterns P1 and P2 is described as an example. The two gate patterns P1 and P2 have the same line width CD, that is, 0.21 μm. The line width is formed. Therefore, the values measured by the CD measuring method are the same.
그러나, 상기한 두 개의 게이트 패턴(P1,P2)은 서로 다른 프로파일로 형성되어 있다. 따라서, 채널 길이나 DC 전류에도 큰 영향이 미치게 되어 상기 두 개의 게이트 패턴(P1,P2)을 ECD 측정 방법으로 측정하는 경우 서로 다른 측정값을 갖게 된다. 이는 상기 ECD 측정값이 게이트 패턴(P1,P2)의 단면적에 영향을 받기 때문이다.However, the two gate patterns P1 and P2 are formed in different profiles. Therefore, the channel length and the DC current are also greatly influenced, and thus, when the two gate patterns P1 and P2 are measured by the ECD measurement method, they have different measurement values. This is because the ECD measurement is influenced by the cross-sectional areas of the gate patterns P1 and P2.
도 3a 내지 3c는 인라인 공정에서 CD 측정 방법에 의해 측정한 측정값과 ECD 측정 방법에 의해 측정한 측정값의 분포도를 나타낸 것이다. 도 3c를 참조하면, CD-ECD 바이어스 트렌드가 변화가 있음을 알 수 있으며, 이는 곧 게이트 패턴의 프로파일의 변화가 있음을 알 수 있다.3A to 3C show distributions of the measured values measured by the CD measurement method and the measured values measured by the ECD measurement method in the inline process. Referring to FIG. 3C, it can be seen that there is a change in the CD-ECD bias trend, which indicates that there is a change in the profile of the gate pattern.
이를 확인하기 위해, CD-ECD 바이어스 별로 프로파일을 분석한 도면이 도 4a 내지 4e에 도시되어 있다.To confirm this, a diagram of analyzing a profile for each CD-ECD bias is shown in FIGS. 4A to 4E.
각 도면에서, 상측에 배치한 사진은 수직 높이 측정 방법을 이용하여 촬영한 사진이고, 하측에 배치한 사진은 CD 측정 방법을 이용하여 촬영한 사진이다. 그리고, 도 3a 내지 3e의 각 사진들은 CD-ECD 바이어스가 0.09㎛, 0.08㎛, 0.07㎛, 0.06㎛ 및 0.05㎛일 때를 각각 나타낸다.In each figure, the photograph arrange | positioned at the upper side is the photograph photographed using the vertical height measuring method, and the photograph arrange | positioned at the lower side is the photograph photographed using the CD measuring method. 3A to 3E show when the CD-ECD bias is 0.09 μm, 0.08 μm, 0.07 μm, 0.06 μm and 0.05 μm, respectively.
도 4a 내지 4e에서 알 수 있는 바와 같이, CD-ECD 바이어스 차이에 의해 각각 다른 형태의 프로파일 특성을 가지게 된다. 따라서, 도 1에 도시한 바와 같이, 인라인 프로세스 중에 CD와 ECD를 측정하고, CD-ECD 바이어스 데이터를 가지고 프로파일을 유추함으로써, 수직 높이 측정 방법을 사용하지 않더라도 비교적 정확한 프로파일의 유추가 가능하다.As can be seen in Figures 4a to 4e, the CD-ECD bias difference will have different profile characteristics. Thus, as shown in FIG. 1, by measuring CD and ECD during the inline process and inferring the profile with the CD-ECD bias data, relatively accurate profile induction is possible without using the vertical height measurement method.
이상에서는 본 발명의 바람직한 실시예에 대해 설명하였지만 본원 발명은 상기한 실시예에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다. Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. In addition, it is natural that it belongs to the scope of the present invention.
이상에서 설명한 바와 같은 본 발명에 의하면, 인라인 프로세스 중에 측정이 가능한 CD 및 ECD의 바이어스 데이터를 이용하여 프로파일을 유추함으로써, 수직 높이 측정 방법을 사용함으로 인한 장비 가동률 저하를 방지할 수 있는 효과가 있다.According to the present invention as described above, by inferring the profile by using the bias data of the CD and ECD which can be measured during the in-line process, there is an effect that can prevent the decrease in equipment operation rate by using the vertical height measurement method.
도 1은 본 발명의 실시예에 따른 모니터링 방법을 나타내는 블록도이고,1 is a block diagram showing a monitoring method according to an embodiment of the present invention,
도 2는 CD 측정시의 오차를 설명하기 위한 도면이며,2 is a view for explaining an error when measuring CD,
도 3a 내지 3c는 CD-ECD 바이어스 트렌드가 변화하는 형태를 나타내기 위한 도면이고,3A to 3C are diagrams for illustrating a form in which a CD-ECD bias trend changes.
도 4a 내지 4e는 CD-ECD 바이어스에 따른 프로파일 특성을 나타내기 위한 도면이다.4A to 4E are diagrams for showing profile characteristics according to CD-ECD bias.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101856A KR100529617B1 (en) | 2003-12-31 | 2003-12-31 | Method for monitoring profile of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101856A KR100529617B1 (en) | 2003-12-31 | 2003-12-31 | Method for monitoring profile of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071052A KR20050071052A (en) | 2005-07-07 |
| KR100529617B1 true KR100529617B1 (en) | 2005-11-17 |
Family
ID=37261041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0101856A KR100529617B1 (en) | 2003-12-31 | 2003-12-31 | Method for monitoring profile of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529617B1 (en) |
-
2003
- 2003-12-31 KR KR10-2003-0101856A patent/KR100529617B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050071052A (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346426B1 (en) | Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements | |
| US6031246A (en) | Method of producing semiconductor devices and method of evaluating the same | |
| US6433871B1 (en) | Method of using scatterometry measurements to determine and control gate electrode profiles | |
| US7184913B2 (en) | Testing system, a computer implemented testing method and a method for manufacturing electronic devices | |
| US5869877A (en) | Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system | |
| KR20030001745A (en) | Method for monitoring focus | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| KR19990063186A (en) | Method and apparatus for quantifying proximity effects by measuring device performance | |
| US20020102752A1 (en) | Method for measuring effective gate channel length during C-V method | |
| US20020177245A1 (en) | Method and apparatus for controlling feature critical dimensions based on scatterometry derived profile | |
| KR100529617B1 (en) | Method for monitoring profile of semiconductor | |
| JPH04233746A (en) | Measuring method of size of contact at semiconductor integrated circuit | |
| US6822260B1 (en) | Linewidth measurement structure with embedded scatterometry structure | |
| US7000201B2 (en) | Evaluation TEG for semiconductor device and method of evaluation | |
| US6773939B1 (en) | Method and apparatus for determining critical dimension variation in a line structure | |
| Croon et al. | Experimental investigation of the impact of line-edge roughness on MOSFET performance and yield | |
| CN113257790B (en) | Electric leakage test structure and electric leakage test method | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| KR100761224B1 (en) | Apparatus for measuring effective channel length and the method for measuring effective channel length using the same | |
| US6083272A (en) | Method of adjusting currents on a semiconductor device having transistors of varying density | |
| US5780316A (en) | Linewidth control apparatus and method | |
| KR20100100409A (en) | Method for fabricating semiconductor device | |
| US6403979B1 (en) | Test structure for measuring effective channel length of a transistor | |
| KR100548721B1 (en) | CD-SEM Equipment Monitering Method | |
| KR20080060635A (en) | Method for forming monitoring pattern of semiconductor implant procedure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091026 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |