KR19990076322A - 반도체 장치의 전파 정류기 - Google Patents

Abstract

본 발명의 전파 정류기는, 교류 신호와 기준 신호를 비교하는 비교 회로와, 상기 비교 회로의 출력을 반전시키는 반전기 및, 상기 비교 회로 및 상기 반전기의 출력들에 응답해서 상기 교류 신호를 정류하되, 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 클 때 상기 교류 신호를 반전시키고, 그리고 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 작을 때 상기 교류 신호를 비반전시키는 정류 수단을 포함한다.

Description

반도체 장치의 전파 정류기(FULL WAVE RECTIFIER OF SEMICONDUCTOR DEVICE)

본 발명은 반도체 장치에 관한 것으로서, 더 구체적으로는 반도체 장치의 전파 정류기에 관한 것이다.

전파 정류기는 통신, 계측 장비. 제어 시스템 장비의 설계시 자주 사용되고 있다.

종래의 전파 정류기는 도 1 및 도 2를 참조하면 다음과 같다.

도 1을 참조하면, 전파 정류기는 연산 증폭기(10), 비교기(20), 제어 회로(30)로 구성되어 있다.

상기 연산 증폭기(10)에서 제 1 저항(R1)의 일단에는 입력 신호(Vin)가 인가되고, 타단은 상기 연산 증폭기(10)의 반전 단자에 연결되어 있고, 제 2 저항(R2)의 일단은 상기 연산 증폭기의 반전 단자에 연결되고, 타단은 상기 연산 증폭기의 출력 단에 연결되어 있다.

상기 연산 증폭기(10)의 반전 단자는 상기 제 1 저항 (R1)의 타단에 연결되고, 상기 연산 증폭기(10)의 비반전 단자는 접지에 연결된다.

상기 비교기(20)의 비반전 단자(+)에 상기 전파 정류기의 입력 신호(Vin)가 인가되고, 반전 단자(-)는 상기 연산 증폭기(10)의 출력에 연결된다.

상기 비교기(20)의 출력은 그대로 PMOS 트랜지스터(32)의 게이트에 인가되고, PMOS 트랜지스터(33)의 게이트에는 상기 비교기(20)의 출력이 반전되어 인가된다. 상기 PMOS 트랜지스터들(32, 33)의 소스는 상호 접속되어 있고, 출력 단자와 연결된다.

상기 입력 신호(Vin)가 기준 신호(GND)보다 큰 신호(Vin)가 인가되면, 상기 연산 증폭기(10)를 통해 입력 신호(-Vin)가 반전되어 입력 신호(-Vin)가 되어 상기 비교기(20)의 반전 단자에 인가되고, 상기 비교기(20)의 비반전 단자에는 상기 입력 신호(Vin)가 그대로 인가된다.

상기 비교기(20)에서 비교된 신호는 하이 레벨 상태로 출력되어 PMOS 트랜지스터(32)의 게이트에는 하이 레벨이 인가되고, PMOS 트랜지스터(33)의 게이트에는 인버터(31)를 통해 반전되어 로우 레벨이 인가되어 상기 PMOS 트랜지스터(32)는 오프되고, 상기 PMOS 트랜지스터(33)는 온 되어 도 2와 같이 반전된 입력 신호(-Vin)가 출력된다.

상기 입력 신호(Vin)가 기준 신호보다 작은 신호(-Vin)가 인가되면, 상기 연산 증폭기(10)를 통해 반전된 입력 신호(Vin)가 출력되어 상기 비교기(20)의 반전 단자에 인가되고, 상기 비교기(20)의 비반전 단자에는 상기 입력 신호(-Vin)가 그대로 인가된다. .

상기 비교기(20)에서 비교된 신호는 로우 레벨 상태로 출력되어 상기 PMOS 트랜지스터(32)의 게이트에는 로우 레벨이 인가되고, PMOS 트랜지스터(33)의 게이트에는 인버터(31)를 통해 반전되어 하이 레벨이 인가되어, 상기 PMOS 트랜지스터(32)는 온 되고, 상기 PMOS 트랜지스터(33)는 오프되어 도 2와 같이 비반전된 입력 신호(-Vin)가 출력된다.

상기 동작을 반복하는 전파 정류기의 출력 단자(Vout)가 구동하는 부하가 클 경우, 상기 출력 단자의 임피던스를 가능한 감소시켜야 하는데, 그 경우에 상기 PMOS 트랜지스터들의 크기를 크게 구현시켜야 한다.

따라서, 본 발명의 목적은 제어 회로를 제거하고, 연산 증폭기의 출력 단자를 전파 정류기의 출력 단자로 하여 출력 임피던스가 작은 전파 정류기를 제공하는 것이다.

도 1은 종래의 전파 정류기를 보여주는 회로도.

도 2는 종래의 전파 정류기의 동작 특성을 보여주는 신호도.

도 3은 본 발명의 실시예에 따른 전파 정류기를 보여주는 회로도.

도 4는 본 발명의 실시예에 따른 전파 정류기의 동작 특성을 보여주는 신호도

*도면의 주요부분에 대한 부호 설명

10 : 연산 증폭기 20 : 비교기

30 : 제어 회로 40 : 비교기

50 : 반전기 60 : 정류 회로

(구성)

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 반도체 장치의 전파 정류기는, 교류 신호와 기준 신호를 비교하는 비교 회로와; 상기 비교 회로의 출력을 반전시키는 반전 기 및; 상기 비교 회로 및 상기 반전기의 출력들에 응답해서 상기 교류 신호를 정류하되, 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 클 때 상기 교류 신호를 반전시키고, 그리고 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 작을 때 상기 교류 신호를 비반전시키는 정류 수단을 포함한다.

이 실시예에 있어서, 상기 기준 신호는 접지 전압을 기준으로 한다.

이 실시예에 있어서, 상기 정류 회로는, 상기 교류 신호를 받아들이기 위한 입력 단자와;

2개의 단자들을 가지고 그리고, 상기 비교 수단의 출력에 제어되며, 상기 단자들 중 하나의 단자가 상기 제 1 저항의 다른 하나의 단자에 연결된 제 1 스위치와; 2개의 단자들을 가지고 그리고 상기 반전기의 출력에 제어되며, 상기 단자들 중 하나의 단자가 상기 제 1 저항의 상기 다른 하나의 단자에 연결된 제 2 스위치와; 상기 비교 회로의 출력에 제어되며, 상기 제 2 스위치의 다른 하나의 단자에 연결된 일 단자 및, 접지 된 다른 하나의 단자를 가지는 제 3 스위치와; 비반전 단자, 반전 단자 및 출력 단자를 가지며, 상기 비반전 단자는 상기 제 3 스위치의 상기 하나의 단자에 연결되고, 상기 반전 단자는 상기 제 1 스위치의 상기 다른 하나의 단자에 연결된 연산 증폭기 및; 상기 연산 증폭기의 반전 단자 및 출력 단자 사이에 연결된 제 2 저항을 포함한다.

(작용)

이와 같은 장치에 의하면, 연산 증폭기의 출력 단자를 전파 정류기의 출력 단자로 함으로써 출력 임피던스를 줄일 수 있다.

(실시예)

본 발명의 실시예에 따른 참조 도면 도 3 및 도 4에 의거하여 설명하면 다음과 같다.

도 3을 참조하면, 반도체 장치의 전파 정류기는 비교기(40), 반전기(50), 정류 회로(60)를 포함한다.

상기 비교기(40)의 비반전 단자(Vin+)에 입력 신호(Vin)가 인가되고, 상기 비교기(40)의 반전 단자(-Vin)는 접지(GND)에 연결된다. 그리고 상기 비교기(40)의 출력 단자(Vo)는 상기 반전기(50)의 입력에 연결된다.

상기 정류 회로(60)는 제 1 저항(R1), 제 2 저항(R2), 제 1 스위치(61), 제 2 스위치(62), 제 3 스위치(63)와 연산 증폭기(64)로 구성되어 있다.

상기 제 1 저항(R1)의 일단은 상기 입력 신호를 인가 받고, 타단은 상기 제 1 스위치(61) 및 제 2 스위치(62)의 일단에 연결되고, 상기 제 2 저항(R2)의 일단은 상기 연산 증폭기의 반전 단자에 연결되고, 타단은 상기 연산 증폭기의 출력 단자에 연결된다.

상기 제 1 스위치(61)의 일단은 상기 제 1 저항(R1)의 타단에 연결되고, 타단은 상기 연산 증폭기의 비반전 단자에 연결되고, 상기 제 2 스위치(62)의 일단은 상기 제 1 스위치의 일단에 연결되고, 타단은 상기 연산 증폭기의 비반전 단자에 연결된다. 그리고, 상기 제 3 스위치(63)의 일단은 상기 연산 증폭기의 비반전 단자에 연결되고, 타단은 접지에 연결된다.

상기 연산 증폭기(64)의 반전 단자는 상기 제 1 스위치(61)의 타단에 연결되고, 비반전 단자는 상기 제 3 스위치(63)의 일단에 연결되고, 출력 단자는 상기 제 2 저항(R2)의 타단에 연결되며, 상기 연산 증폭기(64)의 출력 단자는 상기 전파 정류기의 출력이다.

여기서, 상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 저항 값은 동일한 값을 갖는다.

상기 입력 신호(Vin)가 기준 신호(GND)보다 큰 신호(Vin)가 인가되면, 상기 비교기(40)에서 출력된 비교 신호의 출력 레벨은 하이 레벨이고, 상기 하이 레벨의 비교 신호는 C1을 통해서 제 1 스위치(61)와 제 3 스위치(63)를 제어하여 온 되게 한다.

그러면, 상기 입력 신호(Vin)는 상기 연산 증폭기(64)를 통해 반전되어 도 4와 같이 반전된 입력 신호(-Vin)를 출력하게 된다.

상기 입력 신호(Vin)가 기준 전압(GND)보다 작은 신호(-Vin)가 인가되면, 상기 비교기(40)에서 출력된 비교 신호의 출력 레벨은 로우 레벨이고, 상기 비교 신호는 상기 반전기(50)를 통해서 반전되어 하이 레벨로 C2를 통해서 제 2 스위치(62)를 제어하여 온 되게 한다.

그러면, 상기 입력 신호(Vin)는 상기 연산 증폭기(64)를 통해 비반전되어 도 4와 같이 비반전된 입력 신호(-Vin)를 출력하게 된다.

,이와 같은 동작을 반복함으로써, 교류의 입력 신호를 직류 신호로 변환하는 정류 작용을 하고, 연산 증폭기의 출력이 전파 정류기의 출력이므로 출력 임피던스를 줄일 수 있다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

본 발명에 따르면, 전파 정류기에서 모스를 통해서 출력되는 회로를 제거하고, 연산 증폭기의 출력 단자를 전파 정류기의 출력 단자로 하여 출력 임피던스를 줄일 수 있다,

Claims (3)

1. 반도체 장치의 전파 정류기에 있어서,

   교류 신호와 기준 신호를 비교하는 비교 수단과;

   상기 비교 수단의 출력을 반전시키는 반전 수단 및;

   상기 비교 수단 및 상기 반전 수단의 출력들에 응답해서 상기 교류 신호를 정류하되, 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 클 때 상기 교류 신호를 반전시키고 그리고 상기 교류 신호의 레벨이 상기 기준 신호의 레벨보다 작을 때 상기 교류 신호를 비반전시키는 정류 수단을 포함하는 것을 특징으로 하는 전파 정류기.
2. 제 1 항에 있어서,

   상기 기준 신호는 접지 전압을 기준으로 하는 것을 특징으로 하는 전파 정류기.
3. 제 1 항에 있어서,

   상기 정류 수단은,

   상기 교류 신호를 받아들이기 위한 입력 단자와;

   2개의 단자들을 가지고 그리고, 상기 비교 수단의 출력에 제어되며, 상기 단자들 중 하나의 단자가 상기 제 1 저항의 다른 하나의 단자에 연결된 제 1 스위치와;

   2개의 단자들을 가지고 그리고 상기 반전 수단의 출력에 제어되며, 상기 단자들 중 하나의 단자가 상기 제 1 저항의 상기 다른 하나의 단자에 연결된 제 2 스위치와;

   상기 비교 수단의 출력에 제어되며, 상기 제 2 스위치의 다른 하나의 단자에 연결된 일 단자 및, 접지 된 다른 하나의 단자를 가지는 제 3 스위치와;

   비반전 단자, 반전 단자 및 출력 단자를 가지며, 상기 비반전 단자는 상기 제 3 스위치의 상기 하나의 단자에 연결되고, 상기 반전 단자는 상기 제 1 스위치의 상기 다른 하나의 단자에 연결된 연산 증폭기 및;

   상기 연산 증폭기의 반전 단자 및 출력 단자 사이에 연결된 제 2 저항을 포함하는 것을 특징으로 하는 전파 정류기.