KR19990070343A - Plasma Display and Driving Method - Google Patents
Plasma Display and Driving Method Download PDFInfo
- Publication number
- KR19990070343A KR19990070343A KR1019980005129A KR19980005129A KR19990070343A KR 19990070343 A KR19990070343 A KR 19990070343A KR 1019980005129 A KR1019980005129 A KR 1019980005129A KR 19980005129 A KR19980005129 A KR 19980005129A KR 19990070343 A KR19990070343 A KR 19990070343A
- Authority
- KR
- South Korea
- Prior art keywords
- image data
- bits
- digital image
- bit
- frame
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 프레임 변화와 동기시켜 복수의 계조를 교번으로 구현하되 소정 계조 구현시에 디지털 화상 데이터의 최상위 비트 내지 최상위 비트에 인접한 소정개의 상위 비트를 복수로 분리시켜 소정 계조의 화상을 표시함으로써, 화질이 현저하게 저하되지 않는 약간의 화질 저하를 감소하되 윤곽선 잡음이 월등히 감소되도록 한 플라즈마 표시장치와 구동방법에 관한 것이다.According to the present invention, a plurality of gray levels are alternately implemented in synchronism with a frame change, and at the time of implementing a predetermined gray level, a plurality of upper bits adjacent to the most significant bits of the digital image data are separated into a plurality to display an image having a predetermined gray level. The present invention relates to a plasma display device and a driving method which reduce a slight deterioration in image quality, which is not significantly reduced, and significantly reduce contour noise.
Description
본 발명은 플라즈마 표시장치와 구동방법에 관한 것으로, 특히 프레임 변화와 동기시켜 복수의 계조를 교번으로 구현하여 윤곽선 잡음(contour noise)이 감소되도록 한 플라즈마 표시장치와 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device and a driving method. More particularly, the present invention relates to a plasma display device and a driving method of reducing contour noise by alternately implementing a plurality of gray levels in synchronization with a frame change.
주지와 같이 플라즈마 표시장치는 발광형 소자인 플라즈마 표시 패널을 포함하여 구성된 후 플라즈마 표시 패널 내부의 기체 방전 현상을 이용하여 동화상 또는 정지화상을 표시하는 평면 표시장치를 일컫는다.As is well known, a plasma display device refers to a flat display device including a plasma display panel which is a light emitting device and displaying a moving image or a still image by using a gas discharge phenomenon inside the plasma display panel.
이러한 플라즈마 표시 패널은 상·하부 유리기판에 복수의 제 1, 제 2 서스테인 전극 라인과 어드레스 전극 라인이 각각 형성되어 있고, 각각의 전극 라인에 의해 전체 화면이 복수의 셀로 구분되며, 각 셀의 내부에서 선택적으로 일어나는 어드레스 방전과 서스테인 방전에 의해 화상이 표시된다.In the plasma display panel, a plurality of first and second sustain electrode lines and address electrode lines are formed on upper and lower glass substrates, respectively, and the entire screen is divided into a plurality of cells by each electrode line. The image is displayed by the address discharge and the sustain discharge which occur selectively at.
여기서, 어드레스 방전은 어드레스 전극과 서스테인 전극간의 방전을 말하고, 서스테인 방전은 제 1, 제 2 서스테인 전극 간의 방전을 말하며, 서스테인 방전은 어드레스 방전을 유지시키는 역할을 한다.Here, the address discharge refers to the discharge between the address electrode and the sustain electrode, the sustain discharge refers to the discharge between the first and second sustain electrodes, the sustain discharge serves to maintain the address discharge.
도 1은 종래 3전극 면방전 플라즈마 표시장치의 블록 구성도를 나타낸 것으로서, 640개의 R(Red), G(Green), B(Blue) 어드레스 전극라인(R1, G1, B1, …, R640, G640, B640, 이하 수직 전극라인이라 함)과 480개의 제 1, 2 서스테인 전극라인쌍(S1, S2, …, S479, S480, 이하 수평 전극라인이라 함)을 구비한 3전극 면방전 PDP(10)와, 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 8비트의 R, G, B 디지털 화상 데이터(256 계조 구현)를 출력함과 아울러 상기 디지털 화상 데이터와 외부신호에 따라 3전극 면방전 PDP(10)의 구동에 필요한 각종 제어신호를 출력하는 마이컴(20)과, 상기 마이컴(20)의 제어신호에 따라 480개의 수평 전극라인(S1∼S480)에 스캔(scan) 펄스를 공급하여 1개 라인씩 순차적으로 주사한 다음 모든 수평 전극라인(S1∼S480)에 서스테인(sustain) 펄스를 공급하여 각 셀의 방전 및 발광을 유지시키는 스캐닝 및 서스테인 구동부(30)와, 상기 마이컴(20)에서 출력되는 R, G, B 디지털 화상 데이터를 프레임별, 컬러별, 비트별로 저장하는 메모리부(40)와, 상기 스캐닝 및 서스테인 구동부(30)에 의해 주사되는 수평 전극라인에 대응되는 640개의 R, G, B 디지털 화상 데이터의 비트값을 상기 메모리부(40)로부터 읽어 들여 640개의 R, G, B 수직 전극라인(R1∼B640)에 공급하는 어드레스 구동부(50)로 구성되어져 있다.1 is a block diagram illustrating a conventional three-electrode surface discharge plasma display device, wherein 640 R (Red), G (Green), and B (Blue) address electrode lines R1, G1, B1, ..., R640, G640 , B640, hereinafter referred to as vertical electrode line) and 480 first and second sustain electrode line pairs (S1, S2, ..., S479, S480, hereinafter referred to as horizontal electrode line) And digitally output the R, G, and B image data input from the outside to output 8-bit R, G, and B digital image data (implementing 256 gradations), and perform 3-electrode surface discharge according to the digital image data and the external signal. Scan pulses are supplied to the microcomputer 20 for outputting various control signals required for driving the PDP 10 and to the 480 horizontal electrode lines S1 to S480 according to the control signal of the microcomputer 20. After scanning each line sequentially, sustain pulses are supplied to all horizontal electrode lines (S1 to S480). A scanning and sustain driver 30 which maintains electric power and light emission, a memory unit 40 which stores R, G, and B digital image data output from the microcomputer 20 for each frame, color, and bit, and 640 R, G, B vertical electrode lines are read from the memory unit 40 by reading bit values of 640 R, G, B digital image data corresponding to the horizontal electrode lines scanned by the scanning and sustain driver 30. It consists of the address drive part 50 supplied to R1-B640.
상기 3전극 면방전 PDP(10)는 전면 기판에 배열 형성된 480개의 수평 전극라인(S1∼S480)과, 상기 전면 기판과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판에 각 수평 전극라인(S1∼S480)과 직교하도록 배열 형성된 640개의 R, G, B 수직 전극라인(R1∼B640)으로 구성되어져 있다.(전체 화면이 매트릭스 형태의 640×480개 화소(pixel, R, G, B 셀)로 구성됨)The three-electrode surface discharge PDP 10 includes 480 horizontal electrode lines S1 to S480 arranged on a front substrate, and a horizontal electrode line S1 to each of the rear substrates arranged in parallel with a predetermined distance therebetween. It consists of 640 R, G, and B vertical electrode lines R1 to B640 arranged orthogonally to S480. (The entire screen is composed of 640 × 480 pixels (pixel, R, G, B cells) in a matrix form. Configured)
상기 스캐닝 및 서스테인 구동부(30)는 상기 마이컴(20)의 제어신호에 따라 클록 신호(CLK)와 데이터 신호(DO)를 발생시켜 출력하는 클록 및 데이터 발생부(31)와, 상기 마이컴(20)의 제어신호에 따라 서스테인 펄스를 발생시켜 출력하는 서스테인 펄스 발생부(32)와, 480개 수평 전극라인(S1∼S480)과 연결된 상태에서 상기 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개 수평 전극라인(S1∼S480)에 순차적으로 스캔 펄스를 공급한 후 서스테인 펄스를 동시에 공급하는 구동 IC(Integrated Circuit, 33)로 구성되어져 있다.The scanning and sustain driver 30 generates a clock signal CLK and a data signal D O according to the control signal of the microcomputer 20, and outputs the clock and data generator 31 and the microcomputer 20. A sustain pulse generator 32 for generating and outputting a sustain pulse according to a control signal of the control signal), and the clock signal CLK and the data signal D O in the state of being connected to the 480 horizontal electrode lines S1 to S480. It consists of a driving IC (Integrated Circuit, 33) which supplies scan pulses sequentially to the 480 horizontal electrode lines (S1 to S480) according to the sustain pulses, and then supplies the sustain pulses simultaneously.
한편, 플라즈마 표시장치의 구동방식은 크게 서브 필드 구동방식과 서브 프레임 구동방식으로 구분되는데 이 중 서브 필드 구동방식에 따라 상기와 같이 구성된 플라즈마 표시장치가 PDP 화면에 256 계조의 화상을 표시하는 과정을 설명하면 다음과 같다.On the other hand, the driving method of the plasma display device is largely divided into the sub-field driving method and the sub-frame driving method. Among these, the plasma display device configured as described above according to the sub-field driving method displays 256 grayscale images on the PDP screen. The explanation is as follows.
서브 필드 구동방식은 2X계조의 구현을 위하여 1 프레임 화면을 Y개의 서브 필드 화면으로 나누어 표시하고, 외부에서 입력되는 화상 데이터를 X비트의 디지털 화상 데이터로 디지털화하여 PDP에 공급하는 방식이다.(단, X ≥ Y)The subfield driving method divides and displays one frame screen into Y subfield screens to implement 2X gray scales, and digitizes externally input image data into X-bit digital image data and supplies it to the PDP. Where X ≥ Y)
그리고, 각 서브 필드 화면은 리셋 기간과 어드레스 기간과 서스테인 기간으로 구성되는데, 그 중 리셋 기간과 어드레스 기간은 서브 필드마다 모두 동일하게 할당되어 있으나 서스테인 기간은 어드레스 기간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 할당되어 있어 각 서브 필드의 조합으로(눈의 적분효과를 이용함) 화상의 계조 구현이 가능하게 된다.Each subfield screen is composed of a reset period, an address period, and a sustain period. Among them, the reset period and the address period are equally assigned to each subfield, but the sustain period is the bit weight of the digital image data displayed in the address period. In this case, the gray level of the image can be implemented by combining each subfield (using the integration effect of the eyes).
즉, 도 2에 도시된 바와 같이 한 프레임을 8개의 서브 필드(SF1∼SF8)로 나눈 후 각 서브 필드마다 1: 2: 4: 8: 16: 32: 64: 128에 비례하는 휘도값을 각각 대응시키면 몇몇 서브 필드의 조합으로 계조 데이터 0∼255에 해당되는 화상이 표시된다.That is, as shown in FIG. 2, after dividing a frame into eight subfields SF1 to SF8, luminance values proportional to 1: 2: 8: 16: 32: 64: 128 for each subfield are respectively obtained. Correspondingly, images corresponding to grayscale data 0 to 255 are displayed in a combination of several subfields.
따라서, 마이컴(20)은 256 계조의 구현을 위하여 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 8비트의 R, G, B 디지털 화상 데이터(최상위 비트값 B1 ∼ 최하위 비트값 B8)를 출력하고, 상기 디지털 화상 데이터와 외부신호에 따라 PDP(10)의 구동에 필요한 각종 제어신호를 출력한다.Therefore, the microcomputer 20 digitizes R, G, and B image data input from the outside to implement 256 gray levels, and converts 8-bit R, G, and B digital image data (highest bit value B1 to least significant bit value B8). And various control signals required for driving the PDP 10 in accordance with the digital image data and the external signal.
이 때, 상기 마이컴(20)에서 출력되는 8비트의 R, G, B 디지털 화상 데이터는 메모리부(40)에 프레임별, 컬러별, 비트별로 저장된다.At this time, the 8-bit R, G, B digital image data output from the microcomputer 20 is stored in the memory unit 40 for each frame, color, and bit.
그 후, 제 1 내지 8 서브필드 화면(SF1∼SF8)의 리셋 기간과 어드레스 기간에는 구동 IC(33)가 전체 수평 전극라인(S1∼S480)에 1 단계로 이전의 필드에 생성된 벽전하를 제거하는 소거 펄스, 2 단계로 3전극 면방전 PDP(10) 전체에 균등한 벽전하를 형성하기 위한 써넣기(write) 펄스, 3 단계로 다시 소거 펄스를 공급하여 640개의 R, G, B 수직 전극라인(R1∼B640) 위에 벽전하를 형성시켜 이후에 공급되는 어드레스 펄스의 전압이 낮아지도록 하고, 4 단계로 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개의 수평 전극라인(S1∼S480)에 순차적으로 1개 라인씩 스캔 펄스가 공급되면 480개 수평 전극라인(S1∼S480)의 주사가 완료된다.Thereafter, in the reset period and the address period of the first to eighth subfield screens SF1 to SF8, the driving IC 33 transfers the wall charges generated in the previous field in one step to all the horizontal electrode lines S1 to S480. 640 R, G, B vertical electrodes by removing erase pulses, write pulses to form even wall charges across the three-electrode surface discharge PDP 10 in two steps, and erase pulses again in three steps line (R1~B640) so as to form wall charges on the lower the voltage of the address pulse supplied to the later, and the clock signal (CLK) and a data signal (D O) and 480 horizontal electrode lines in accordance with the sustain pulse to step When the scan pulses are sequentially supplied to the lines S1 to S480 one by one, scanning of the 480 horizontal electrode lines S1 to S480 is completed.
아울러, 상기 4 단계의 스캔 펄스 공급시 어드레스 구동부(50)는 스캔 펄스가 공급되어 주사되는 수평 전극라인에 대응되는 어드레스 펄스(R, G, B 디지털 화상 데이터의 1 비트값)를 상기 스캔 신호와 동기화하여 640개의 R, G, B 수직 전극라인(R1∼B640)에 각각 공급함으로써 상기 어드레스 펄스로 논리 하이(high) 가 공급된 각 셀의 방전공간 내부에서 방전이 일어나도록 한다.In addition, when supplying the scan pulses in the four steps, the address driver 50 may transmit address pulses (1 bit value of R, G, and B digital image data) corresponding to the horizontal electrode lines to which the scan pulses are supplied and scanned. Synchronization is supplied to 640 R, G, and B vertical electrode lines R1 to B640, respectively, so that discharge occurs within the discharge space of each cell supplied with logic high by the address pulse.
이 때, 상기 어드레스 구동부(50)는 각 셀에 대응되는 8비트의 R, G, B 디지털 화상 데이터(B1∼B8)를 B1→SF1, B2→SF2, … B7→SF7, B8→SF8 에 각각 공급한다.At this time, the address driver 50 converts 8-bit R, G, and B digital image data B1 to B8 corresponding to each cell from B1 to SF1, B2 to SF2,... It is supplied to B7 → SF7 and B8 → SF8 respectively.
한편, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(33)는 서스테인 펄스 발생부(32)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: … SF7: SF8 = 27: 26: … 21: 20(휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급 즉, 최상위 비트(MSB)는 시간 T 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4,… T/64, T/128 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.On the other hand, when the address period of each of the subfield screens SF1 to SF8 is completed, the driving IC 33 receives the sustain pulse from the sustain pulse generator 32 to all of the horizontal electrode lines S1 to S480 to SF1: SF2: … SF7: SF8 = 2 7 : 2 6 :... 2 1 : Provides a number of sustain pulses proportional to 2 0 (relative luminance), i.e., the most significant bit (MSB) is for time T, and the lower bits are T / 2, T / 4,... Scanning for T / 64 and T / 128 is performed so that the discharge and light emission of some cells in which the discharge has occurred in the address period are maintained for the period in which the sustain pulse is supplied (sustain period).
상기와 같은 과정을 거쳐 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 3전극 면방전 PDP(10)에 256 계조의 화상이 표시된다.When the configuration of the first to eighth subfield screens SF1 to SF8 is completed through the above process, 256 gray scale images are displayed on the three-electrode surface discharge PDP 10.
그러나, 종래 기술에 의한 플라즈마 표시장치의 구동방법은 PDP의 전체 화면에 대하여 복수개의 서브필드 화면을 밝기(휘도) 순서대로 표시하여 1 프레임 화면을 구성하기 때문에 PDP 화면에 윤곽선 잡음(contour noise)이 나타나는 문제점이 있었다.However, the conventional method of driving a plasma display device displays a plurality of subfield screens in order of brightness (luminance) for the entire screen of the PDP, thereby forming a single frame screen. There was a problem appearing.
상기 윤곽선 잡음은 특정 계조의 변화시 즉, 도 3에 도시된 바와 같이 밝기 레벨이 128에서 127로 변화될 때나 도 4에 도시된 바와 같이 밝기 레벨이 127에서 128로 변화될 때 두드러지게 나타난다.The contour noise is prominent when a certain gray level is changed, that is, when the brightness level is changed from 128 to 127 as shown in FIG. 3 or when the brightness level is changed from 127 to 128 as shown in FIG.
만일 한점에서 밝기 레벨이 128에서 127로 바뀐다고 한다면 실제 PDP에서 방전은 도 과 같이 발생된다. 이 경우 단위 시간내의 밝기가 순간적으로 증가하여 255회의 연속적인 방전처럼 보이게 되며 실제 계조의 밝기가 128에서 255가 되었다가 127로 떨어지는 현상이 생기게 된다.If at one point the brightness level changes from 128 to 127, the discharge in the actual PDP occurs as shown. In this case, the brightness within the unit time increases instantaneously to look like 255 consecutive discharges, and the brightness of the actual gradation drops from 128 to 255 and then falls to 127.
따라서, 화면의 왼쪽 반에 128 계조를 표시하고 화면의 오른쪽 반은 127 계조를 표시한 후 화면의 그림을 왼쪽으로 이동할 경우 경계부분에 흰 띠(contour)가 128계조와 127계조 사이에 보이게 된다.Therefore, when the gray level is displayed on the left half of the screen and the right half of the screen displays 127 gray levels, and the picture on the screen is moved to the left side, a white contour is displayed between the 128 gray levels and the 127 gray levels.
반대로 한점에서 밝기 레벨이 127에서 128로 바뀐다고 한다면 실제 PDP에서 방전은 도 4와 같이 발생된다. 이 경우 단위 시간내의 밝기가 순간적으로 감소하여 0회의 연속적인 무방전처럼 보이게 되며 실제 계조의 밝기가 127에서 0이 되었다가 128로 올라가는 현상이 생기게 된다.On the contrary, if the brightness level is changed from 127 to 128 at one point, the discharge in the actual PDP is generated as shown in FIG. 4. In this case, the brightness within the unit time decreases momentarily, so that it looks like zero consecutive discharges, and the brightness of the actual gradation goes from 127 to 0 and goes up to 128.
따라서, 화면의 왼쪽 반에 128 계조를 표시하고 화면의 오른쪽 반은 127 계조를 표시한 후 화면의 그림을 오른쪽으로 이동할 경우 경계부분에 검은 띠(contour)가 127계조와 128계조 사이에 보이게 된다.Therefore, when the gray level is displayed on the left half of the screen and the right half of the screen is displayed on the right half of the screen, and the picture on the screen is moved to the right, a black contour (contour) is displayed between the 127th and 128th gray levels at the boundary.
다음으로, 이러한 종래 서브 필드 구동방식에서 문제점으로 제기된 윤곽선 잡음을 감소시키기 위한 종래 변화된 서브 필드 구동방식에 의하여 플라즈마 표시 패널이 구동되는 과정을 설명하면 아래와 같다.Next, a process of driving the plasma display panel by the conventionally changed subfield driving method for reducing contour noise caused by the problem in the conventional subfield driving method will be described below.
종래 변화된 서브 필드 구동방식은 2X-1계조의 구현을 위하여 1 프레임 화면을 Y개의 서브 필드 화면으로 나누어 표시하고, 외부에서 입력되는 화상 데이터를 X-1비트의 디지털 화상 데이터로 디지털화하되 최상위 비트(MSB)를 MSB-1과 MSB-2로 양분하여 시간적으로 분리시켜 PDP에 공급하게 된다.(단, X ≥ Y)In the conventional subfield driving method, a frame is divided into Y subfield screens to display 2 X-1 gradations, and the externally input image data is digitized into X-1 bit digital image data, but the most significant bit is displayed. (MSB) is divided into MSB-1 and MSB-2 to be separated in time and supplied to the PDP (where X ≥ Y).
즉, 도 5에 도시된 바와 같이(128 계조 구현) 한 프레임을 8개의 서브 필드(SF1∼SF8)로 나눈 후 서브 필드에 각각 32: 32: 16: 8: 4: 32: 2: 1에 비례하는 휘도값을 각각 대응시켜 몇몇 서브 필드의 조합으로 계조 데이터 0∼127에 해당되는 화상이 표시된다. (단, MSB-1 대 MSB-2의 휘도 비율과 MSB-2에 대응되는 서브 필드의 위치는 변경 가능함)That is, as shown in FIG. 5 (128 gray scale implementation), one frame is divided into eight subfields SF1 to SF8, and then proportional to 32: 32: 16: 8: 4: 32: 2: 1 in each subfield. The image corresponding to the gradation data 0 to 127 is displayed in a combination of several sub-fields with each corresponding luminance value. (However, the luminance ratio of MSB-1 to MSB-2 and the position of the subfield corresponding to MSB-2 can be changed.)
따라서, 마이컴(20)은 128 계조의 구현을 위하여 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 7비트의 R, G, B 디지털 화상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1b∼ 최하위 비트값 B7)를 출력하되 양분된 최상위 비트값 B1a와 양분된 최상위 비트값 B2b를 시간적으로 분리시켜 출력하고, 상기 디지털 화상 데이터와 외부신호에 따라 PDP(10)의 구동에 필요한 각종 제어신호를 출력한다.Therefore, the microcomputer 20 digitizes R, G, and B image data input externally to implement 128 gray scales, and performs 7-bit R, G, and B digital image data (the most significant bit value B1a and the most significant bit. Outputs the values B1b to the least significant bit value B7), and outputs the separated most significant bit value B1a and the most significant bit value B2b in time and outputs them according to the digital image data and the external signal. Output a control signal.
이 후에는, 전술한 도 2의 서브 필드 구동방식과 동일한 과정이 진행되나 어드레스 구동부(50)는 각 셀에 대응되는 7비트의 R, G, B 디지털 화상 데이터(B1∼B7)를 B1a→SF1, B2→SF2, B3→SF3, B4→SF4, B5→SF5, B1b→SF6, B6→SF7, B7→SF8에 각각 공급한다.After that, the same process as that of the subfield driving method of FIG. 2 is performed, but the address driver 50 selects 7-bit R, G, and B digital image data B1 to B7 corresponding to each cell from B1a to SF1. And B2 → SF2, B3 → SF3, B4 → SF4, B5 → SF5, B1b → SF6, B6 → SF7, B7 → SF8, respectively.
한편, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(33)는 서스테인 펄스 발생부(32)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8= 25: 25: 24: 23: 22: 25: 21: 20(휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급 즉, 양분된 최상위 비트(MSB-1,MSB-2)는 각각 시간 T/2 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4, T/8, T/16, T/32, T/64 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되게 하여 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 3전극 면방전 PDP(10)에 128 계조의 화상이 표시된다.On the other hand, when the address period of each of the subfield screens SF1 to SF8 is completed, the driving IC 33 receives the sustain pulse from the sustain pulse generator 32 to all of the horizontal electrode lines S1 to S480 to SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 2 5 : 2 5 : 2 4 : 2 3 : 2 2 : 2 5 : 2 1 : 2 0 Supply sustain pulses in proportion to the number of relative luminances The two most significant bits (MSB-1, MSB-2) are each time T / 2, and the lower bits are T / 2, T / 4, T / 8, T / 16, T / Scanning for 32, T / 64 causes the discharge and light emission of some of the cells in which the discharge occurred in the address period to be maintained for the period (sustain period) in which the sustain pulse is supplied so that the configuration of the first to eighth subfield screens SF1 to SF8 is achieved. Upon completion, 128 gray scale images are displayed on the three-electrode surface discharge PDP 10.
그러나, 이와 같이 종래의 변화된 서브 필드 구동방식은 최상위 비트(MSB)를 MSB-1과 MSB-2로 양분하여 시간적으로 분리시켜 PDP에 공급함으로써, 프레임간의 계조 변화시에 연속적인 방전이나 연속적인 무방전을 줄여 윤곽선 잡음은 감소되나 종래 서브 필드 구동방식과 대비하면 구현되는 계조(도 2의 서브 필드 구동방식은 256 계조이고, 도 5의 변화된 서브 필드 구동방식은 128 계조임)가 감소하여 화질이 현저하게 저하되는 문제점이 있었다.However, such a conventional subfield driving method is divided into MSB-1 and MSB-2 and supplied to the PDP by dividing the most significant bit into MSB-1 and MSB-2, so that continuous discharge or continuous change is not possible when the gray scale between frames is changed. Compared to the conventional sub-field driving method, the contour noise is reduced by reducing the former, but the gray level (256 gray levels in the subfield driving method of FIG. 2 and 128 gray levels in the variable subfield driving method of FIG. There was a problem that is significantly reduced.
따라서 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 프레임 변화와 동기시켜 복수의 계조를 교번으로 구현하되 소정 계조 구현시에 디지털 화상 데이터의 최상위 비트 내지 최상위 비트에 인접한 소정개의 상위 비트를 복수로 분리시켜 소정 계조의 화상을 표시함으로써, 화질이 현저하게 저하되지 않는 약간의 화질 저하를 감소하되 윤곽선 잡음이 월등히 감소되도록 한 플라즈마 표시장치와 구동방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-described problems of the prior art, and a plurality of gray levels are alternately implemented in synchronization with a frame change, and at the time of implementing a predetermined gray level, a predetermined number of higher bits adjacent to the most significant bit to the most significant bit of the digital image data. It is an object of the present invention to provide a plasma display device and a driving method in which a small amount of image quality is not significantly reduced and the contour noise is significantly reduced by separating a plurality of images to display an image having a predetermined gray scale.
이러한 목적을 달성하기 위한 본 발명에 의한 플라즈마 표시장치는, 수직 전극라인과 수평 전극라인을 구비한 PDP와, 소정 비트의 디지털 화상 데이터와 소정 비트 중 최상위 비트 내지 최상위 비트에 인접한 소정개의 상위 비트가 복수로 분리된 임의 비트의 디지털 화상 데이터를 프레임 변화에 동기시켜 교번으로 출력함과 아울러 PDP의 구동에 필요한 각종 제어신호를 출력하는 제어수단과, 이 제어수단의 제어신호에 따라 수평 전극라인에 스캔 펄스를 공급하여 주사함과 아울러 서스테인 펄스를 공급하는 스캐닝 및 서스테인 구동수단과, 제어수단에서 출력되는 소정 비트의 디지털 화상 데이터와 임의 비트의 디지털 화상 데이터를 각각 저장하는 제 1, 2 데이터 저장수단과, 스캐닝 및 서스테인 구동수단에 의해 주사되는 수평 전극라인에 대응되는 디지털 화상 데이터의 비트값을 제 1, 2 데이터 저장수단으로부터 프레임 변화에 동기되어 서로 다른 복수의 계조가 교번으로 구현되게 교번으로 읽어 들여 수직 전극라인에 공급하는 어드레스 구동수단으로 이루어짐을 그 기술적 수단으로 한다.A plasma display device according to the present invention for achieving the above object comprises a PDP having a vertical electrode line and a horizontal electrode line, a predetermined bit of digital image data and a predetermined upper bit adjacent to the most significant bit to the most significant bit of the predetermined bit. Control means for alternately outputting a plurality of discrete bits of digital image data in synchronization with a frame change and outputting various control signals required for driving the PDP; and scanning the horizontal electrode lines according to the control signals of the control means. Scanning and sustain driving means for supplying and scanning pulses and supplying sustain pulses; first and second data storage means for storing predetermined bits of digital image data and arbitrary bits of digital image data respectively output from the control means; Corresponding to the horizontal electrode line scanned by the scanning and sustain driving means Technical means that the bit value of the digital image data is composed of an address driving means for reading a plurality of different gradations alternately to be realized alternately in synchronization with a frame change from the first and second data storage means and supplying them to the vertical electrode lines. do.
한편, 이에 따른 구동방법은 임의의 1 프레임 화면을 2X계조의 구현을 위하여 X개의 서브 필드 화면으로 나누어 입력되는 화상 데이터를 X비트의 디지털 화상 데이터로 디지털화하여 X개의 서브 필드에 각각 배치함과 아울러 다음 1 프레임 화면은 2X-Z계조의 구현을 위하여 Y개의 서브 필드 화면으로 나누어 입력되는 화상 데이터를 X-Z비트의 디지털 화상 데이터로 디지털화하여 X-Z비트 중 최상위 비트 내지 최상위 비트에 인접한 소정 개의 상위 비트를 복수로 분리시켜 Y개의 서브 필드에 각각 배치하되 이후의 프레임은 임의 프레임과 다음 프레임의 계조 구현과정을 반복적으로 수행하는 것을 그 기술적 수단으로 한다.(단, Z ＜ X ≥ Y 이고, Y ≤ (X-Z) 이다.)On the other hand, the driving method according to the present invention is to digitize the image data input by dividing the arbitrary 1 frame screen into the X sub-field screen for the implementation of 2 X gradation into X-bit digital image data, respectively arranged in the X sub-field and In addition, the next 1 frame screen digitizes the input image data divided into Y sub-field screens into XZ bits of digital image data to implement 2 XZ gradations, and a plurality of predetermined upper bits adjacent to the most significant bits of the XZ bits are plural. Each of the subframes is divided into Y subfields, and the subsequent frame is repeatedly performed in a gray scale implementation process of an arbitrary frame and the next frame (where Z <X ≥ Y and Y ≤ (XZ). ) to be.)
도 1은 종래 3전극 면방전 플라즈마 표시장치의 블록 구성도.1 is a block diagram of a conventional three-electrode surface discharge plasma display device.
도 2는 종래 서브 필드 구동방식에 의한 프레임 구조도.2 is a frame structure diagram of a conventional subfield driving method.
도 3 및 도 4는 종래 서브 필드 구동방식에 따른 윤곽선 잡음의 발생 상태도.3 and 4 is a state diagram of the generation of contour noise according to the conventional sub-field driving method.
도 5 는 종래 변화된 서브 필드 구동방식에 의한 프레임 구조도.5 is a frame structure diagram of a conventional subfield driving scheme.
도 6은 본 발명에 의한 플라즈마 표시장치의 블록 구성도.6 is a block diagram of a plasma display device according to the present invention;
도 7은 본 발명에 의한 플라즈마 표시장치의 구동방법에 의한 프레임 구조도.7 is a frame structure diagram illustrating a method of driving a plasma display device according to the present invention;
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
100 : 플라즈마 표시패널(PDP) 200 : 마이컴100: plasma display panel (PDP) 200: microcomputer
300 : 스캐닝 및 서스테인 구동부 410 : 제 1 메모리부300: scanning and sustain driving unit 410: first memory unit
420 : 제 2 메모리부 500 : 어드레스 구동부420: second memory unit 500: address driver
이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 6은 본 발명에 의한 3전극 면방전 플라즈마 표시장치의 블록 구성도를 나타낸 것으로서, 640개의 R(Red), G(Green), B(Blue) 수직 전극라인(R1, G1, B1, …, R640, G640, B640)과 480개의 수평 전극라인(S1, S2, …, S479, S480)을 구비한 3전극 면방전 PDP(100)와, 외부에서 입력되는 R, G, B 화상 데이터의 임의 프레임은 X개의 서브 필드 화면으로 나누어 상기 화상 데이터를 X비트의 디지털 화상 데이터로 디지털화함과 아울러 다음 프레임은 Y개의 서브 필드 화면으로 나누어 상기 화상 데이터를 X-Z비트의 디지털 화상 데이터로 디지털화하여 X-Z비트 중 최상위 비트 내지 최상위 비트에 인접한 소정 개의 상위 비트를 복수로 분리하되 프레임 변화에 동기되어 상기 X비트의 디지털 화상 데이터와 X-Z비트의 디지털 화상 데이터를 교번으로 출력함과 아울러 상기 디지털 화상 데이터와 외부신호에 따라 3전극 면방전 PDP(100)의 구동에 필요한 각종 제어신호를 출력하는 마이컴(200)과, 상기 마이컴(200)의 제어신호에 따라 480개의 수평 전극라인(S1∼S480)에 스캔(scan) 펄스를 공급하여 1개 라인씩 순차적으로 주사한 다음 모든 수평 전극라인(S1∼S480)에 서스테인(sustain) 펄스를 공급하여 각 셀의 방전 및 발광을 유지시키는 스캐닝 및 서스테인 구동부(300)와, 상기 마이컴(200)에서 출력되는 X비트의 R, G, B 디지털 화상 데이터를 프레임별, 컬러별, 비트별로 저장하는 제 1 메모리부(410)와, 상기 마이컴(200)에서 출력되는 X-Z비트의 R, G, B 디지털 화상 데이터를 프레임별, 컬러별, 비트별로 저장하는 제 2 메모리부(410)와, 상기 스캐닝 및 서스테인 구동부(30)에 의해 주사되는 수평 전극라인에 대응되는 640개의 R, G, B 디지털 화상 데이터의 비트값을 상기 제 1, 2 메모리부(410,420)로부터 프레임 변화에 동기되어 2X계조와 2X-Z계조가 교번으로 구현되게 교번으로 읽어 들여 640개의 R, G, B 수직 전극라인(R1∼B640)에 공급하는 어드레스 구동부(500)로 구성되어져 있다.(단, Z ＜ X ≥ Y 이고, Y ≤ (X-Z) 이다.)6 shows a block diagram of a three-electrode surface discharge plasma display device according to the present invention, wherein 640 R (Red), G (Green), and B (Blue) vertical electrode lines R1, G1, B1, ..., Three-electrode surface discharge PDP 100 having R640, G640, B640 and 480 horizontal electrode lines S1, S2, ..., S479, S480, and arbitrary frames of R, G, B image data input from the outside Is divided into X subfield screens to digitize the image data into X-bit digital image data, and the next frame is divided into Y subfield screens to digitize the image data into XZ-bit digital image data, thereby maximizing the highest of XZ bits. And separating a plurality of predetermined upper bits adjacent to a bit to a most significant bit, alternately outputting the digital image data of the X bits and the digital image data of the XZ bits in synchronization with a frame change. The microcomputer 200 outputs various control signals required for driving the 3-electrode surface discharge PDP 100 according to an external signal, and scans the 480 horizontal electrode lines S1 to S480 according to the control signal of the microcomputer 200. Scanning and sustain driver 300 for supplying a (scan) pulse to sequentially scan by one line and then supplying a sustain pulse to all horizontal electrode lines (S1 ~ S480) to maintain the discharge and emission of each cell And a first memory unit 410 for storing X, R, G, and B digital image data output from the microcomputer 200 for each frame, color, and bit, and XZ output from the microcomputer 200. A second memory unit 410 for storing R, G, and B digital image data of bits by frame, color, and bit, and 640 corresponding to horizontal electrode lines scanned by the scanning and sustain driver 30. Recall the bit value of the R, G, B digital image data 1, an address driver for supplying a second memory unit in synchronization with the frame changes from (410,420) 2 X gradation and the second gradation XZ is brought to be implemented in an alternating read by alternating 640 R, G, B perpendicular to the electrode lines (R1~B640) (Wherein, Z <X≥Y and Y≤ (XZ)).
상기 스캐닝 및 서스테인 구동부(300)는 상기 마이컴(20)의 제어신호에 따라 클록 신호(CLK)와 데이터 신호(DO)를 발생시켜 출력하는 클록 및 데이터 발생부(301)와, 상기 마이컴(200)의 제어신호에 따라 서스테인 펄스를 발생시켜 출력하는 서스테인 펄스 발생부(302)와, 480개 수평 전극라인(S1∼S480)과 연결된 상태에서 상기 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개 수평 전극라인(S1∼S480)에 순차적으로 스캔 펄스를 공급한 후 서스테인 펄스를 동시에 공급하는 구동 IC(Integrated Circuit, 303)로 구성되어져 있다.And said scanning and sustain driver 300, a clock and data generation section 301 for output to generate a clock signal (CLK) and a data signal (D O) in response to a control signal of the microcomputer 20, the microcomputer (200 A sustain pulse generator 302 for generating and outputting a sustain pulse according to a control signal of the control signal), and the clock signal CLK and the data signal D O in the state of being connected to the 480 horizontal electrode lines S1 to S480. It is composed of a driving IC (Integrated Circuit, 303) which sequentially supplies scan pulses to the 480 horizontal electrode lines (S1 to S480) according to the sustain pulses, and then simultaneously supplies the sustain pulses.
이와 같이 구성된 플라즈마 표시장치가 본 발명에 의한 구동방식에 따라 PDP 화면에 일예로 256 계조와 128 계조의 화상을 교번으로 표시하는 과정을 첨부한 도면 도 6 내지 도 7을 참조하여 설명하면 다음과 같다.A plasma display device configured as described above will be described with reference to FIGS. 6 to 7 to attach a process of alternately displaying images of 256 gray levels and 128 gray levels on an example of a PDP screen according to the driving method of the present invention. .
먼저, 마이컴(200)은 외부에서 첫 번째(홀수 번째) 프레임의 R, G, B 화상 데이터가 입력되면 2X계조의 구현을 위하여 1 프레임 화면을 X개의 서브 필드 화면으로 나누어 X비트의 디지털 화상 데이터로 디지털화하여 출력하게 된다.First, when the R, G, and B image data of the first (odd) frame is input from the outside, the microcomputer 200 divides one frame screen into X subfield screens to implement 2 X gradations. The data is digitized and output.
그리고, 두 번째(짝수 번째) 프레임의 R, G, B 화상 데이터가 입력되면 2X-Z계조의 구현을 위하여 1 프레임 화면을 Y개의 서브 필드 화면으로 나누어 X-Z비트의 디지털 화상 데이터로 디지털화하되 상기 X-Z비트의 디지털 화상 데이터에서 최상위 비트는 Z+1개로 나눈 후 시간적으로 분리시켜 출력하게 된다.(단, Z ＜ X ≥ Y 이고, Y ≤ (X-Z) 이다.)When the R, G, and B image data of the second (even) frame is input, one frame screen is divided into Y subfield screens to be digitalized into XZ bits of digital image data to implement 2 XZ gradations, and the XZ bits The most significant bit in the digital image data is divided by Z + 1 and then separated and output in time (where Z <X ≥ Y and Y ≤ (XZ)).
다시 말하면, 프레임 변화에 동기되어 2X계조와 2X-Z계조를 교번으로 구현하고자 입력되는 R, G, B 화상 데이터를 교번으로 X비트와 X-Z비트의 디지털 화상 데이터로 디지털화하여 출력하게 된다.In other words, R, G, and B image data input to alternately implement 2 X gray scales and 2 X Z gray scales in synchronization with a frame change are alternately digitized into digital image data of X bits and XZ bits.
즉, 도 7에 도시된 바와 같이 256 계조와 128 계조를 교번으로 구현하고자 할 경우에 첫 번째 프레임은 8개의 서브 필드(SF1∼SF8)로 나누어 8비트의 디지털 화상 데이터(최상위 비트값 B1 ∼ 최하위 비트값 B8)로 디지털화하여 출력하고, 두 번째 프레임은 8개의 서브 필드 화면으로 나누어 7비트의 디지털 화상 데이터로 디지털화하되 최상위 비트는 2개로 나눈 디지털 화상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1b∼ 최하위 비트값 B7)를 시간적으로 분리시켜 출력하게 된다.(단, MSB-1 대 MSB-2의 휘도 비율과 MSB-2에 대응되는 서브 필드의 위치는 변경 가능함)That is, when 256 grays and 128 grays are to be alternately implemented as shown in FIG. 7, the first frame is divided into eight subfields SF1 to SF8 to enable 8-bit digital image data (highest bit value B1 to lowest). Digitized to bit value B8), and the second frame is divided into 8 subfield screens and digitized into 7-bit digital image data, but the most significant bit is divided into two (digital most significant bit value B1a, bisected highest) The bit values B1b to the least significant bit value B7) are separated in time and output. (However, the luminance ratio of MSB-1 to MSB-2 and the position of the subfield corresponding to MSB-2 can be changed.)
이 때, 상기 마이컴(200)에서 출력되는 8비트의 R, G, B 디지털 화상 데이터는 제 1 메모리부(410)에 프레임별, 컬러별, 비트별로 저장되고, 7비트의 R, G, B 디지털 화상 데이터는 제 2 메모리부(420)에 프레임별, 컬러별, 비트별로 저장된다.At this time, 8-bit R, G, B digital image data output from the microcomputer 200 is stored in the first memory unit 410 for each frame, color, and bit, and 7-bit R, G, B The digital image data is stored in the second memory unit 420 for each frame, color, and bit.
그리고, 제 1 내지 8 서브필드 화면(SF1∼SF8)의 리셋 기간과 어드레스 기간에는 구동 IC(303)가 전체 수평 전극라인(S1∼S480)에 1 단계로 이전의 필드에 생성된 벽전하를 제거하는 소거 펄스, 2 단계로 3전극 면방전 PDP(100) 전체에 균등한 벽전하를 형성하기 위한 써넣기(write) 펄스, 3 단계로 다시 소거 펄스를 공급하여 640개의 R, G, B 수직 전극라인(R1∼B640) 위에 벽전하를 형성시켜 이후에 공급되는 어드레스 펄스의 전압이 낮아지도록 하고, 4 단계로 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개의 수평 전극라인(S1∼S480)에 순차적으로 1개 라인씩 스캔 펄스가 공급되면 480개 수평 전극라인(S1∼S480)의 주사가 완료된다.Then, in the reset period and the address period of the first to eighth subfield screens SF1 to SF8, the driver IC 303 removes the wall charges generated in the previous field in one step on all the horizontal electrode lines S1 to S480. Erase pulses, write pulses for forming uniform wall charges across the three-electrode surface discharge PDP 100 in two stages, and erase pulses in three stages to supply 640 R, G, and B vertical electrode lines. The wall charges are formed on the R1 to B640 to lower the voltage of the address pulse supplied thereafter, and in step 4, 480 horizontal electrode lines according to the clock signal CLK, the data signal D O and the sustain pulse. When the scan pulses are sequentially supplied to the lines S1 to S480 one by one, scanning of the 480 horizontal electrode lines S1 to S480 is completed.
아울러, 상기 4 단계의 스캔 펄스 공급시 어드레스 구동부(500)는 스캔 펄스가 공급되어 주사되는 수평 전극라인에 대응되는 어드레스 펄스를 상기 스캔 신호와 동기화하여 640개의 R, G, B 수직 전극라인(R1∼B640)에 각각 공급함으로써 상기 어드레스 펄스로 논리 하이(high) 가 공급된 각 셀의 방전공간 내부에서 방전이 일어나도록 한다.In addition, when supplying the scan pulses in the four steps, the address driver 500 synchronizes the address pulses corresponding to the horizontal electrode lines to which the scan pulses are supplied and scanned with the scan signals to 640 R, G, and B vertical electrode lines R1. By supplying to B640, the discharge is caused to occur in the discharge space of each cell supplied with the logic high by the address pulse.
이 때, 상기 어드레스 구동부(500)는 각 셀에 대응되는 R, G, B 디지털 화상 데이터를 제 1 메모리부(410)와 제 2 메모리부(420)로부터 프레임 변화에 동기되어 교번으로 읽어 들여 출력하게 된다.At this time, the address driver 500 alternately reads and outputs R, G, and B digital image data corresponding to each cell from the first memory unit 410 and the second memory unit 420 in synchronization with a frame change. Done.
즉, 홀수 번째 프레임에서는 각 셀에 대응되는 8비트의 R, G, B 디지털 화상 데이터(B1∼B8)를 제 1 메모리부(410)로부터 읽어 들여 B1→SF1, B2→SF2, … B7→SF7, B8→SF8 에 각각 공급하고, 짝수 번째 프레임에서는 각 셀에 대응되는 7비트의 R, G, B 디지털 화상 데이터(B1∼B7)를 B1a→SF1, B2→SF2, B3→SF3, B4→SF4, B5→SF5, B1b→SF6, B6→SF7, B7→SF8에 각각 공급한다.That is, in the odd-numbered frame, 8-bit R, G, and B digital image data B1 to B8 corresponding to each cell are read from the first memory unit 410, and B1 → SF1, B2 → SF2,... B7 to SF7 and B8 to SF8, respectively, and in even-numbered frames, 7-bit R, G, and B digital image data (B1 to B7) corresponding to each cell are selected from B1a to SF1, B2 to SF2, B3 to SF3, It supplies to B4 → SF4, B5 → SF5, B1b → SF6, B6 → SF7, B7 → SF8, respectively.
또한, 홀수 번째 프레임에서 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(303)는 서스테인 펄스 발생부(302)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: … SF7: SF8 = 27: 26: … 21: 20(휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급한다.In addition, when the address period of each subfield screen SF1 to SF8 is completed in the odd-numbered frame, the driving IC 303 receives the sustain pulse from the sustain pulse generator 302 and sends it to the entire horizontal electrode lines S1 to S480. SF1: SF2:… SF7: SF8 = 2 7 : 2 6 :... 2 1 : Provide a number of sustain pulses proportional to 2 0 (relative luminance).
즉, 최상위 비트(MSB)는 시간 T 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4,… T/64, T/128 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.That is, the most significant bit (MSB) is for time T, and the lower bits are T / 2, T / 4,... Scanning for T / 64 and T / 128 is performed so that the discharge and light emission of some cells in which the discharge has occurred in the address period are maintained for the period (sustain period) in which the sustain pulse is supplied.
그리고, 짝수 번째 프레임에서 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(303)는 서스테인 펄스 발생부(302)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8= 25: 25: 24: 23: 22: 25: 21: 20(휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급한다.When the address period of each of the subfield screens SF1 to SF8 is completed in the even-numbered frame, the driving IC 303 receives the sustain pulse from the sustain pulse generator 302 and transmits the sustain pulse to the entire horizontal electrode lines S1 to S480. SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 2 5 : 2 5 : 2 4 : 2 3 : 2 2 : 2 5 : 2 1 : 2 0 (number of sustains proportional to the relative luminance) Supply the pulse.
즉, 양분된 최상위 비트(MSB-1,MSB-2)는 각각 시간 T/2 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4, T/8, T/16, T/32, T/64 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.That is, the divided most significant bits MSB-1 and MSB-2 each have a time T / 2, and the lower bits are T / 2, T / 4, T / 8, T / 8, T / 16 and T, respectively, in the order of the bit closest to the MSB. Scanning for / 32, T / 64 is performed so that the discharge and light emission of some cells in which the discharge has occurred in the address period are maintained for the period (sustain period) in which the sustain pulse is supplied.
상기와 같은 과정을 거쳐 매 프레임마다 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 3전극 면방전 PDP(100)에 프레임 변화에 동기되어 256 계조와 128 계조의 화상이 교번으로 표시된다.After the above process, when the first to eighth subfield screens SF1 to SF8 are completed for each frame, images of 256 gray levels and 128 gray levels are alternately synchronized with frame changes in the three-electrode surface discharge PDP 100. Is displayed.
전술한 바와 같이, 본 발명의 기술적 요지는 도 7에 도시된 실시예에 국한되는 것이 아니라 임의의 1 프레임 화면을 X개의 서브 필드 화면으로 나누어 X비트의 디지털 화상 데이터를 상기 X개의 서브 필드에 각각 배치함과 아울러 다음 1 프레임 화면은 Y개의 서브 필드 화면으로 나누어 최상위 비트 내지 상기 최상위 비트에 인접한 소정 개의 상위 비트를 복수로 분리시킨 X-Z비트의 디지털 화상 데이터를 상기 Y개의 서브 필드에 각각 배치하되 이후의 프레임은 상기 임의 프레임과 다음 프레임의 계조 구현과정을 반복적으로 수행하는 모든 기술을 포함한다.As described above, the technical gist of the present invention is not limited to the embodiment shown in FIG. 7, but an arbitrary one frame screen is divided into X subfield screens, and X-bit digital image data is respectively divided into the X subfields. In addition, the next one frame screen is divided into Y subfield screens, and the digital image data of XZ bits obtained by dividing a plurality of most significant bits and a plurality of predetermined upper bits adjacent to the most significant bit into each of the Y subfields is arranged. The frame of includes all techniques for repeatedly performing the gray scale implementation of the random frame and the next frame.
이상에서 설명한 바와 같이 본 발명은 프레임 변화와 동기시켜 복수의 계조를 교번으로 구현하되 소정 계조 구현시에 디지털 화상 데이터의 최상위 비트 내지 최상위 비트에 인접한 소정개의 상위 비트를 복수로 분리시켜 소정 계조의 화상을 표시함으로써, 화질이 현저하게 저하되지 않는 약간의 화질 저하를 감소하면 윤곽선 잡음이 월등히 감소되는 효과가 있다.As described above, in the present invention, a plurality of gray levels are alternately implemented in synchronization with a frame change, and at the time of implementing a predetermined gray level, a plurality of predetermined bits are separated by separating the most significant bit of the digital image data from the most significant bit adjacent to the most significant bit. By displaying, reducing the slight deterioration in image quality which does not significantly deteriorate the image quality has an effect of significantly reducing the contour noise.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980005129A KR100489447B1 (en) | 1998-02-19 | 1998-02-19 | Plasma Display and Driving Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980005129A KR100489447B1 (en) | 1998-02-19 | 1998-02-19 | Plasma Display and Driving Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990070343A true KR19990070343A (en) | 1999-09-15 |
| KR100489447B1 KR100489447B1 (en) | 2005-08-01 |
Family
ID=37303844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980005129A KR100489447B1 (en) | 1998-02-19 | 1998-02-19 | Plasma Display and Driving Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100489447B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112788315A (en) * | 2019-11-04 | 2021-05-11 | 波音公司 | Method and system for projecting an image on a screen |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795124B2 (en) * | 1993-03-03 | 1998-09-10 | 株式会社富士通ゼネラル | Display method of halftone image on display panel |
| JP2903984B2 (en) * | 1993-12-17 | 1999-06-14 | 株式会社富士通ゼネラル | Display device driving method |
| JPH08254965A (en) * | 1995-03-17 | 1996-10-01 | Nec Corp | Gradation display method for display device |
| JPH09198006A (en) * | 1995-11-17 | 1997-07-31 | Matsushita Electron Corp | Multilevel driving method for display device and driving circuit therefor |
| JPH09258688A (en) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | Display device |
-
1998
- 1998-02-19 KR KR1019980005129A patent/KR100489447B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112788315A (en) * | 2019-11-04 | 2021-05-11 | 波音公司 | Method and system for projecting an image on a screen |
| CN112788315B (en) * | 2019-11-04 | 2024-05-14 | 波音公司 | Method and system for projecting an image on a screen |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100489447B1 (en) | 2005-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660579B1 (en) | Plasma display apparatus | |
| KR100467447B1 (en) | A method for displaying pictures on plasma display panel and an apparatus thereof | |
| KR100341132B1 (en) | Method for displaying gradation with plasma display panel | |
| JP3618024B2 (en) | Driving device for self-luminous display | |
| JPH1098662A (en) | Driving device for self-light emitting display unit | |
| JP2000509846A (en) | Circuit and method for driving a flat panel display in a subfield mode, and a flat panel display having such a circuit | |
| JP2003015588A (en) | Display device | |
| KR100237203B1 (en) | Plasma display device and its driving method | |
| US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
| JP2002323872A (en) | Method for driving plasma display panel and plasma display device | |
| KR100634688B1 (en) | Error Diffusion Apparatus using Noise Patten and Method Thereof | |
| JPH09212127A (en) | Gradation driving method for flat type display device | |
| KR100489447B1 (en) | Plasma Display and Driving Method | |
| KR100508965B1 (en) | Driving Method of Plasma Display | |
| KR19990070342A (en) | Plasma Display and Driving Method | |
| KR100523861B1 (en) | Driving Method of Plasma Display | |
| KR19990042559A (en) | Method of driving a plasma display device | |
| KR20000008125U (en) | A driving device of a plasma display panel | |
| KR100237204B1 (en) | Plasma display device for computer monitor and its driving method | |
| KR100603310B1 (en) | Method of driving discharge display panel for improving linearity of gray-scale | |
| KR100596238B1 (en) | Driving Method of Plasma Display Panel and Driving Apparatus Thereof | |
| JP2001249640A (en) | Driving method for plasma display panel | |
| KR100452386B1 (en) | The operating method for ac plasma display panel | |
| JP2003015589A (en) | Display device and method for displaying gradation | |
| JPH11344953A (en) | Plasma display panel display device and its driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090423 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |