KR19990070081A - Semiconductor metrology system and method for reducing wafer loading time - Google Patents

Semiconductor metrology system and method for reducing wafer loading time Download PDF

Info

Publication number
KR19990070081A
KR19990070081A KR1019980004728A KR19980004728A KR19990070081A KR 19990070081 A KR19990070081 A KR 19990070081A KR 1019980004728 A KR1019980004728 A KR 1019980004728A KR 19980004728 A KR19980004728 A KR 19980004728A KR 19990070081 A KR19990070081 A KR 19990070081A
Authority
KR
South Korea
Prior art keywords
wafer
measurement
measured
loading
wafers
Prior art date
Application number
KR1019980004728A
Other languages
Korean (ko)
Inventor
최선호
신소영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980004728A priority Critical patent/KR19990070081A/en
Publication of KR19990070081A publication Critical patent/KR19990070081A/en

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 계측 시스템에 의하여 공정이 진행된 웨이퍼를 계측할 때, 후속 웨이퍼의 대기 시간이 단축되도록 웨이퍼를 반도체 계측 시스템에 미리 로딩시켜 계측이 끝난 웨이퍼가 언로딩된 후, 바로 후속 웨이퍼가 로딩되도록 함으로써 웨이퍼가 로딩되는데 필요한 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법이 개시되고 있다.When measuring wafers processed by the semiconductor metrology system, the wafers are loaded by preloading the wafers into the semiconductor metrology system so that the waiting time of subsequent wafers is shortened so that the wafers are loaded immediately after the finished wafers are unloaded. Disclosed are a semiconductor metrology system and method for shortening the loading time required for loading.

본 발명에 의하면, 선행공정을 종료한 웨이퍼를 계측 설비로 로딩하는 방법에 있어서, 계측 설비에 의하여 계측될 웨이퍼가 대기중인가를 판단하는 단계와, 계측될 웨이퍼를 다수개의 프레 얼라인부중 어느 하나에 로딩하는 단계와, 나머지 프레 얼라인부에 대기중인 후속 계측 웨이퍼를 모두 로딩하는 단계와, 계측 설비에 의하여 계측된 웨이퍼와 계측될 후속 계측 웨이퍼의 위치를 교체하는 단계와, 계측된 웨이퍼를 프레 얼라인부로부터 언로딩하고, 언로딩되어 비어 있는 프레 얼라인부에 대기중인 후속 계측 웨이퍼를 다시 로딩하는 단계를 포함하는 것을 특징으로 한다.According to the present invention, there is provided a method for loading a wafer having completed a preceding process into a measurement facility, the method comprising: determining whether the wafer to be measured is waiting by the measurement facility; Loading all of the subsequent metrology wafers that are waiting in the rest of the pre-alignment section, exchanging positions of the wafers measured by the metrology facility and subsequent metrology wafers to be measured, and Unloading from the draw and reloading the subsequent metrology wafer that is unloaded and waiting on the empty align line.

Description

웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법Semiconductor metrology system and method for reducing wafer loading time

본 발명은 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법에 관한 것으로, 더욱 상세하게는 반도체 계측 시스템에 의하여 공정이 진행된 웨이퍼를 계측할 때, 후속 웨이퍼의 대기 시간이 단축되도록 웨이퍼를 반도체 계측 시스템에 미리 로딩시켜 계측이 끝난 웨이퍼가 언로딩된 후, 바로 후속 웨이퍼가 로딩되도록 함으로써 웨이퍼가 로딩되는데 필요한 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor metrology system and method for shortening the wafer loading time, and more particularly to a semiconductor metrology system in order to shorten the waiting time of subsequent wafers when measuring wafers processed by the semiconductor metrology system. The present invention relates to a semiconductor metrology system and method for reducing the loading time required to load a wafer by loading the wafer after the wafer has been loaded in advance and unloaded after the measurement.

일반적으로, 여러 산업 분야에 폭넓게 적용되고 있는 반도체 제품은 그 활용 범위 및 수요를 충족시키기 위하여 개발이 급속히 진행되고 있으며, 최근에는 반도체 제품의 소형화, 즉 전기 소자가 보다 작은 크기의 칩(chip)안에 많이 집적하는 기술에 관심이 대두되고 있는 실정이다.In general, the development of semiconductor products widely applied to various industrial fields is rapidly progressing in order to meet their application ranges and demands, and in recent years, the miniaturization of semiconductor products, that is, the electric devices are used in smaller chips. There is a growing interest in technology that is heavily integrated.

이와 같은 고집적 반도체 제품을 생산하기 위해서는 다양한 반도체 제조 공정 및 반도체 제조 공정을 정밀하게 수행하기 위한 반도체 설비를 필요로 한다.In order to produce such highly integrated semiconductor products, a semiconductor facility for precisely performing various semiconductor manufacturing processes and semiconductor manufacturing processes is required.

이와 같은 반도체 설비가 공정을 수행하기 위해서는 마이크로(μ), 옹스트롬(Å)의 단위를 갖는 허용 공차 및 정밀도를 갖기 때문에 실제로 원하는 공정이 얼마 만큼 정밀하게 이루어졌는지 반드시 계측을 수행하여야 한다.In order to carry out the process, such a semiconductor device has tolerances and precisions in micro (μ) and angstrom (Å) units, and therefore it is necessary to measure how precisely the desired process is actually performed.

이와 같은 이유로 거의 모든 반도체 설비로부터 공정이 종료된 후에는 후속 공정으로 반도체 제품을 이송하기 전에 계측을 수행하는 반도체 제품 계측 시스템을 거치게 된다.For this reason, after the process is completed from almost all semiconductor equipment, the semiconductor product measuring system performs a measurement before transferring the semiconductor product to a subsequent process.

도 1은 이와 같은 종래 반도체 계측 시스템(100)을 개념적으로 도시하고 있는 개념도이다.1 is a conceptual diagram conceptually showing such a conventional semiconductor measurement system 100.

첨부된 도 1을 참조하면, 반도체 계측 시스템(100)은 전체적으로 보아 계측될 반도체 제품(이하 웨이퍼)이 적재되어 있는 2 개의 웨이퍼 카세트(혹은 웨이퍼 로더;5)와, 웨이퍼(4)의 패턴이 일정 방향을 향하도록 웨이퍼(4)의 플랫존(plat-zone)을 정렬하는 프레 얼라인부(20)와, 프레 얼라인부(20)에 얼라인먼트되어 있는 웨이퍼(4)가 로딩되어 계측을 수행하는 계측부(10)로 구성되어 있다.Referring to FIG. 1, the semiconductor metrology system 100 includes two wafer cassettes (or wafer loaders) 5 on which semiconductor products (hereinafter referred to as wafers) to be measured as a whole are loaded, and a pattern of the wafers 4 is constant. A measurement unit configured to load the aligning unit 20 for aligning the flat zone of the wafer 4 so as to face the wafer 4 and the wafer 4 aligned with the aligning unit 20 to perform measurement ( 10).

이때, 웨이퍼 카세트(5)의 웨이퍼(4)는 프레 얼라인부(20)로 로봇 암(30)에 의하여 로딩/언로딩되고, 프레 얼라인부(20)로부터 계측부(10)로도 로봇 암(30)에 의하여 웨이퍼(4)는 로딩/언로딩된다.At this time, the wafer 4 of the wafer cassette 5 is loaded / unloaded by the robot arm 30 into the aligner 20, and the robot arm 30 is also loaded from the aligner 20 to the measurement unit 10. The wafer 4 is loaded / unloaded by this.

이와 같은 구성을 갖는 반도체 계측 시스템(100)에서 웨이퍼(4)를 로딩하여 계측한 후, 이를 언로딩하는 방법을 첨부된 도 2의 순서도를 참조하여 설명하면 다음과 같다.A method of loading and measuring the wafer 4 in the semiconductor metrology system 100 having such a configuration and then unloading it will be described with reference to the flowchart of FIG. 2.

첨부된 순서도를 참조하면, 반도체 설비로부터 공정이 진행된 웨이퍼(4)가 적재되어 있는 웨이퍼 카세트(5)가 반도체 계측 시스템(100)으로 이송되어 계측될 웨이퍼(4)가 존재하는가를 판단하게 된다(step 10).Referring to the accompanying flowchart, the wafer cassette 5 on which the wafer 4 processed in the semiconductor facility is loaded is transferred to the semiconductor measurement system 100 to determine whether the wafer 4 to be measured exists ( step 10).

이때, 계측할 웨이퍼(4)가 존재하지 않으면 반도체 계측 시스템(100)은 대기 상태(step 15)가 되고, 계측할 웨이퍼(4)가 존재하면 웨이퍼 ID를 확인한 후, 확인된 웨이퍼(4)를 로봇 암(30)이 프레 얼라인부(20)로 이송한다(step 20).At this time, if the wafer 4 to be measured does not exist, the semiconductor measurement system 100 enters a standby state (step 15). If the wafer 4 to be measured exists, after confirming the wafer ID, the checked wafer 4 is checked. The robot arm 30 moves to the aligner 20 (step 20).

프레 얼라인부(20)로 이송된 웨이퍼(4a;은선으로 표시)는 프레 얼라인부(20)에서 웨이퍼(4a)상에 형성된 각각의 칩 패턴이 얼라인먼트 되는 바, 이때 웨이퍼(4a)의 얼라인먼트는 웨이퍼의 플랫존을 기준으로 수행된다(step 30).The wafer 4a (indicated by a hidden line) transferred to the aligner unit 20 is aligned with each chip pattern formed on the wafer 4a in the aligner unit 20, wherein the alignment of the wafer 4a is a wafer. Based on the flat zone of (step 30).

프레 얼라인먼트가 종료된 웨이퍼(4a)는 다시 로봇 암(미도시)에 의하여 계측 시스템로 이송되어 계측 수행 준비를 완료한다(step 40).The wafer 4a on which the alignment has been completed is transferred to the measurement system again by a robot arm (not shown) and is ready to perform measurement (step 40).

이후, 계측부(10)에 의하여 이송된 웨이퍼(4a)에 계측을 실시한다(stpe 50). 이때, 계측 요소로는 박막의 두께 균일도, 박막 상태, 기타 불량 요소를 계측한다.Thereafter, measurement is performed on the wafer 4a transferred by the measurement unit 10 (stpe 50). At this time, as the measurement element, the thickness uniformity of the thin film, the state of the thin film, and other defective elements are measured.

계측이 종료된 웨이퍼(4a)는 다시 비어 있는 프레 얼라인부(20)로 로봇 암에 의하여 반출된 후(step 60), 다시 웨이퍼 케리어(5)로 이송된 후, 웨이퍼 카세트(5)에 대기중인 후속 웨이퍼(4)가 상기 과정을 반복하게 된다.After the measurement is completed, the wafer 4a is again taken out by the robot arm to the empty aligning unit 20 (step 60), and then transferred to the wafer carrier 5 again, and is waiting in the wafer cassette 5. Subsequent wafer 4 will repeat this process.

그러나, 이와 같은 종래 반도체 계측 시스템에 의하여 선행 공정을 종료한 웨이퍼의 여러 가지 요소를 계측할 때에는 다음의 문제점이 있었다.However, when measuring the various elements of the wafer which completed the previous process by such a conventional semiconductor measurement system, there existed the following problem.

문제점으로는 계측될 웨이퍼(4a)가 프레 얼라인부(20)에서 얼라인먼트된 후, 계측부(10)로 이송되어 계측을 종료할 때까지 프레 얼라인부(20)는 비어(blank)있게 되어, 계측된 웨이퍼(4a)가 웨이퍼 카세트(5)로 언로딩된 후에야 대기중이던 후속 웨이퍼(4)가 다시 프레 얼라인부(20)로 이송되어 프레 얼라인부(20)가 비어 있는 시간만큼 로딩 시간이 지연되어 대량 생산에 따른 생산 시간이 전체적으로 증대되어 고가의 설비 효율이 저하되는 문제점이 있었다.As a problem, after the wafer 4a to be measured is aligned in the aligning unit 20, the aligning unit 20 becomes blank until it is transferred to the measuring unit 10 and the measurement is completed. After the wafer 4a has been unloaded into the wafer cassette 5, the subsequent wafer 4, which is in standby, is transferred to the aligner 20 again, and the loading time is delayed by the time that the aligner 20 is empty. There was a problem that the production time is increased according to the production as a whole, the expensive equipment efficiency is lowered.

따라서, 본 발명은 이와 같은 종래의 문제점을 감안하여 안출된 것으로서, 본 발명의 목적은 계측될 웨이퍼가 프레 얼라인먼트부에 의하여 플레 얼라인먼트 된 후, 계측을 위하여 계측부로 이송되었을 때, 비어 있는 프레 얼라인먼트부에 대기중이던 웨이퍼를 이송시키고, 계측이 종료된 웨이퍼와 대기중이던 웨이퍼를 스위칭 방식으로 교환하여 계측을 위하여 웨이퍼가 로딩되는 시간을 극대화시킴으로써 반도체 계측 시스템으로 로딩되는 웨이퍼의 로딩 시간을 단축함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide an empty alignment portion when the wafer to be measured is aligned by the alignment portion and then transferred to the measurement portion for measurement. It is possible to shorten the loading time of the wafer loaded into the semiconductor metrology system by maximizing the time that the wafer is loaded for measurement by transferring the wafer that is waiting in the wafer, and switching the wafer that has been measured and the wafer in the waiting state by switching.

도 1 은 종래 반도체 계측 시스템를 개념적으로 도시한 개념도.1 is a conceptual diagram conceptually showing a conventional semiconductor metrology system;

도 2 는 종래 반도체 계측 시스템에 의한 웨이퍼 계측을 도시한 순서도.2 is a flowchart showing wafer measurement by a conventional semiconductor measurement system.

도 3, 도 4는 본 발명에 의한 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템를 개념적으로 도시한 개념도.3 and 4 are conceptual views conceptually showing a semiconductor metrology system in which wafer loading time according to the present invention is shortened.

도 5 는 본 발명에 의한 반도체 계측 시스템로 웨이퍼가 로딩되는 시간을 단축시키는 방법을 도시한 순서도.5 is a flow chart illustrating a method of shortening the time for loading a wafer into a semiconductor metrology system according to the present invention.

본 발명의 목적을 달성하기 위한 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템은 선행공정이 종료된 웨이퍼를 다수매 적재하고 있는 웨이퍼 카세트와, 웨이퍼를 계측하기 위한 계측부와, 계측부의 내부로 계측이 진행될 웨이퍼를 얼라인먼트한 상태로 로딩하는 계측웨이퍼 프레얼라인부와 웨이퍼 카세트로부터 계측될 후속 웨이퍼를 로딩하고 있는 대기웨이퍼 프레얼라인부 및 계측웨이퍼 프레얼라인부와 대기웨이퍼 프레얼라인부를 상호 연결하고 있는 로드 및 로드에 형성되어 계측웨이퍼 프레얼라인부, 대기웨이퍼 프레얼라인부를 회전시켜 위치를 상호 교체하는 로드 회전장치를 구비한 웨이퍼 교환부를 구비한 것을 특징으로 한다.The semiconductor metrology system which has shortened the wafer loading time for achieving the object of the present invention includes a wafer cassette in which a plurality of wafers for which a preceding process is completed is loaded, a measurement unit for measuring a wafer, and a wafer to be measured into the measurement unit. To the load and rod interconnecting the measurement wafer front line portion and the waiting wafer front line portion, which are loading subsequent wafers to be measured from the wafer cassette, And a wafer exchanger having a rod rotating device which is formed to rotate the measurement wafer align line portion and the standby wafer align line portion.

바람직하게, 계측웨이퍼 프레얼라인부와, 대기웨이퍼 프레얼라인부는 적어도 2 개 이상인 것을 특징으로 한다.Preferably, at least two measurement wafer aligners and at least two atmospheric wafer aligners are provided.

바람직하게, 계측웨이퍼 프레얼라인부와, 대기웨이퍼 프레얼라인부에 대응하여 로드의 단부가 결합되는 것을 특징으로 한다.Preferably, the end portion of the rod is coupled to correspond to the measurement wafer align line portion and the standby wafer align line portion.

바람직하게, 선행공정을 종료한 웨이퍼를 계측 설비로 로딩하는 방법에 있어서, 계측 설비에 의하여 계측될 웨이퍼가 대기중인가를 판단하는 단계와, 계측될 웨이퍼를 다수개의 프레 얼라인부중 어느 하나에 로딩하는 단계와, 나머지 프레 얼라인부에 대기중인 후속 계측 웨이퍼를 모두 로딩하는 단계와, 계측 설비에 의하여 계측된 웨이퍼와 계측될 후속 계측 웨이퍼의 위치를 교체하는 단계와, 계측된 웨이퍼를 프레 얼라인부로부터 언로딩하고, 언로딩되어 비어 있는 프레 얼라인부에 대기중인 후속 계측 웨이퍼를 다시 로딩하는 단계를 포함하는 것을 특징으로 한다.Preferably, in the method of loading the wafer having finished the preceding process into the measurement facility, determining whether the wafer to be measured is waiting by the measurement facility, and loading the wafer to be measured to any one of a plurality of aligners. Loading the remaining measurement wafers waiting for the remaining aligning portion, replacing positions of the wafer measured by the measurement facility with the subsequent measurement wafer to be measured, and removing the measured wafers from the aligning portion. And unloading and reloading the subsequent metrology wafers that are unloaded and waiting on the empty align line.

바람직하게, 계측 웨이퍼와 계측된 웨이퍼가 프레 얼라인부로 로딩되는 단계에서 계측 웨이퍼와 계측된 웨이퍼는 로봇 암에 의하여 수행되는 것을 특징으로 한다.Preferably, the measuring wafer and the measured wafer are performed by the robot arm in the step of loading the measuring wafer and the measured wafer into the aligning portion.

이하, 본 발명 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법을 구체적으로 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a semiconductor measurement system and a method for reducing the wafer loading time of the present invention will be described in detail with reference to the accompanying drawings.

이 웨이퍼 로딩 시간을 단축시킨 반도체 계측설비는 계측을 시작하기 이전에 선행공정을 종료한 웨이퍼가 약 25장 적재된 웨이퍼 카세트가 계측 설비로 이동되면 25장의 웨이퍼중 첫 번째 A 웨이퍼에 대하여 계측을 실시하고, 계측 결과를 토대로 계측의 정확성을 검증한다. 계측의 정확성이 검증되면 B 웨이퍼 이하 웨이퍼 케리어에 적재되어 있는 모든 웨이퍼에 대하여서도 계측을 실시한다.The semiconductor measuring equipment, which has reduced the wafer loading time, measures the first A wafer out of the 25 wafers when the wafer cassette loaded with about 25 wafers having completed the preceding process before the measurement is moved to the measuring equipment. The accuracy of the measurement is verified based on the measurement result. Once the accuracy of the measurement is verified, the measurement is also performed on all wafers loaded on the wafer carrier of the wafer B or smaller.

이와 같은 작용을 하는 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템을 첨부된 도면을 참조하여 설명하기로 한다.A semiconductor metrology system that shortens the wafer loading time for such an operation will be described with reference to the accompanying drawings.

본 발명에 의한 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템은 도 3 내지 도 5에 도시된 바와 같이 선행 공정을 종료한 웨이퍼가 25매 적재되어 있는 웨이퍼 카세트(또는 웨이퍼 로더라 하기도 한다;160)와, 웨이퍼 카세트(160)로부터 낱장의 웨이퍼(140)를 이송하는 로봇 암(130)과, 로봇 암(130)에 의하여 웨이퍼 카세트(160)로부터 웨이퍼(140)를 이송받아 프레 얼라인먼트하는 적어도 2 개 이상의 프레 얼라인부(154)(156)와, 프레 얼라인부(154)(156)로부터 웨이퍼(140)를 로딩받아 계측을 수행하는 계측부(170)를 포함하고 있다. 본 발명에서는 바람직하게 2 개의 프레 얼라인부를 사용하기로 한다.The semiconductor metrology system which shortens the wafer loading time according to the present invention includes a wafer cassette (or wafer loader; 160) in which 25 wafers having finished the preceding process are loaded as shown in FIGS. 3 to 5; The robot arm 130 transfers the single wafer 140 from the wafer cassette 160, and the robot arm 130 transfers and aligns the wafer 140 from the wafer cassette 160 by the robot arm 130. It includes an alignment unit 154, 156, and a measurement unit 170 for performing measurement by loading the wafer 140 from the aligner unit 154, 156. In the present invention, two aligning units are preferably used.

이에 더하여, 프레 얼라인부(154)(156)에 적재되어 계측 대기중인 후속 웨이퍼(140a)와 계측부(170)로부터 계측이 종료된 웨이퍼(140b)를 스위칭 방식으로 교환하는 웨이퍼 교환부를 구비하고 있다.In addition, a wafer exchanger is provided for switching the subsequent wafers 140a loaded on the aligners 154 and 156 and waiting for measurement and the wafers 140b on which measurement is completed from the measurement unit 170 in a switching manner.

이들을 보다 상세하게 설명하면, 웨이퍼 교환부는 일정 길이를 갖는 로드(150)와 로드(150)의 중심에 로드(150)를 180°회전시키는 로드 회전장치(152)로 구성되어 있다.In more detail, the wafer exchanger is composed of a rod 150 having a predetermined length and a rod rotating device 152 that rotates the rod 150 by 180 ° at the center of the rod 150.

웨이퍼 교환부의 로드(150) 양단에는 모두 프레 얼라인부(154)(156)가 형성되어 있다. 이들중 로드의 일측단부에 형성되어 있는 프레 얼라인부를 제 1 프레 얼라인부(154)라 정의하고, 타측 프레 얼라인부를 제 2 프레 얼라인부(156)이라 정의 하기로 한다.Freight lines 154 and 156 are formed at both ends of the rod 150 of the wafer exchange unit. Among them, the framing portion formed at one end of the rod is defined as the first framing portion 154, and the other framing portion is defined as the second framing portion 156.

로드(150)의 일측단부에 형성된 제 1 프레 얼라인부(154)에는 계측이 먼저 수행될 A 웨이퍼(140b)가 로딩되고, 로드(150)의 타측단부에 형성된 제 2 프레 얼라인부(165)에는 A 웨이퍼(140b)가 계측된 후, 계측되기 위하여 대기중인 B 웨이퍼(140a)가 적재된다.The A wafer 140b to be measured first is loaded in the first aligner 154 formed at one end of the rod 150, and the second aligner 165 formed at the other end of the rod 150 is loaded in the first aligner 154. After the A wafer 140b is measured, the B wafer 140a waiting to be measured is loaded.

이와 같이 A,B 웨이퍼(140b)(140a)가 적재된 제 1 프레 얼라인부(154)와 제 2 프레 얼라인부(156)는 로드 회전장치(152)에 의하여 180°회전되어 계측이 종료된 A 웨이퍼(140b)와 계측 대기중인 B 웨이퍼(140a)는 스위칭 방식으로 그 위치가 교체되도록 구성되어 있다.As described above, the first aligning unit 154 and the second aligning unit 156 on which the A and B wafers 140b and 140a are loaded are rotated by 180 ° by the rod rotating device 152 and the measurement is completed. The wafer 140b and the B wafer 140a waiting to be measured are configured such that their positions are replaced by a switching method.

도 4는 이와 같이 A 웨이퍼(140b)와 B 웨이퍼(140b)가 상호 교체되는 과정을 이해하기 쉽도록 보여주고 있다. 이와 같이 구성된 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템에 의한 로딩 시간 단축 방법을 첨부된 순서도를 참조하여 설명하면 다음과 같다.4 shows an easy process of replacing the A wafer 140b and the B wafer 140b with each other. Referring to the accompanying flowchart, a method for shortening the loading time by the semiconductor metrology system having reduced the wafer loading time configured as described above is as follows.

먼저, 반도체 설비에 의하여 선행 공정을 종료한 웨이퍼(140)가 웨이퍼 카세트(160)에 적재된 상태로 계측을 위하여 대기중인지를 계측설비 시스템(200)이 판단한 후(step 100), 계측할 웨이퍼(140)가 존재하지 않으면, 계측설비 시스템(200)은 대기상태가 된다(step 115).First, the measurement facility system 200 determines whether the wafer 140, which has completed the preceding process by the semiconductor facility, is waiting for measurement while being loaded on the wafer cassette 160 (step 100). If 140 is not present, the metrology system 200 is in a standby state (step 115).

계측할 웨이퍼(A 웨이퍼라 정의한다;140b)가 존재하면 계측설비 시스템(200)은 계측할 A 웨이퍼(140b)의 ID를 확인한 후, 웨이퍼 교환부의 제 1 프레 얼라인부(154)로 A 웨이퍼(140b)를 이송한다(step 120).If the wafer to be measured (defined as an A wafer; 140b) exists, the measurement facility system 200 checks the ID of the A wafer 140b to be measured, and then uses the first wafer 154 of the wafer exchange unit as an A wafer ( 140b) (step 120).

A 웨이퍼(140b)가 제 1 프레 얼라인부(154)로 이송되면 제 1 플레 얼라인부(154)는 A 웨이퍼(140b)의 패턴을 일정하게 프레 얼라인한다(step 130). 이때, 제 1 프레 얼라인부(154)는 A 웨이퍼(140b)의 플렛존(flatzone)을 참조하여 프레 얼라인먼트를 수행한다.When the A wafer 140b is transferred to the first aligner 154, the first aligner 154 aligns the pattern of the A wafer 140b constantly (step 130). In this case, the first prealignment unit 154 performs alignment by referring to the flatzone of the A wafer 140b.

제 1 프레 얼라인부(154)에 의하여 A 웨이퍼(140b)의 프레 얼라인먼트가 종료되면, 웨이퍼 교환부는 회전 장치(152)를 소정각도 구동시켜 제 1 프레 얼라인부(154)는 회동되어 계측부(170)로 로딩하여, 계측부(170)의 내부에 로딩되어 있던 웨이퍼 교환부의 제 2 프레 얼라인부(156)를 제 1 프레 얼라인부(154)의 위치로 이동시킨다. 즉, 제 1 프레 얼라인부(154)와 제 2 프레 얼라인부(156)는 그 위치가 교체되는 것이다.When the alignment of the A wafer 140b is completed by the first alignment unit 154, the wafer exchange unit drives the rotating device 152 at a predetermined angle so that the first alignment unit 154 is rotated to measure the measurement unit 170. The second aligner 156 of the wafer exchanger, which was loaded inside the measurement unit 170, is moved to the position of the first aligner 154. That is, the positions of the first aligner 154 and the second aligner 156 are replaced.

이후, 제 1 프레 얼라인부(154)에 프레 얼라인된 A 웨이퍼(140b)는 계측부(170)에 의하여 계측이 수행된다(step 140).Thereafter, the A wafer 140b aligned to the first aligner 154 is measured by the measuring unit 170 (step 140).

이와 동시에 반도체 계측 시스템(200)은 후속 계측될 웨이퍼(B 웨이퍼라 정의한다;140a)가 존재하면 제 2 프레 얼라인부(156)로 B 웨이퍼(140a)를 로딩하여 프레 얼라인한다(step 150).At the same time, the semiconductor metrology system 200 defines a wafer to be subsequently measured (defined as a B wafer; if there is 140a), the B wafer 140a is loaded into the second prealignment unit 156 and aligned (step 150). .

이후, 계측부(170)에 로딩되어 있던 제 1 프레 얼라인부(154)에 프레 얼라인먼트되어 있는 A 웨이퍼(140b)에 계측이 종료되고(step 160), 제 2 프레 얼라인부(156)에 B 웨이퍼(140a)의 프레 얼라인먼트가 종료되었으면, 웨이퍼 교환부를 구동시켜 제 1 프레얼라인부(154)와 제 2 프레 얼라인부(156)의 위치를 교체한다(step 170).Subsequently, the measurement is terminated on the A wafer 140b that is aligned with the first framing unit 154 loaded on the measuring unit 170 (step 160), and the B wafer (with the second framing unit 156). When the alignment of 140a is completed, the wafer exchange unit is driven to replace the positions of the first aligner 154 and the second aligner 156 (step 170).

이와 같이 제 1 프레 얼라인부(154)와 제 2 프레 얼라인부(156)의 위치가 교환됨에 따라서, 계측이 종료된 A 웨이퍼(140b)와 계측 대기중인 B 웨이퍼(140a)는 스위칭 방식으로 교체되어 B 웨이퍼(140a)는 계측부(170)로 다시 로딩되어 계측이 진행되고, 계측이 완료된 A 웨이퍼(140a)는 다시 로봇 암(130)에 의하여 웨이퍼 카세트(160)로 언로딩된다.As the positions of the first aligning unit 154 and the second aligning unit 156 are exchanged as described above, the A wafer 140b and the B wafer 140a waiting to be measured are replaced by a switching method. The B wafer 140a is loaded back into the measurement unit 170 and the measurement proceeds, and the A wafer 140a having completed the measurement is again unloaded into the wafer cassette 160 by the robot arm 130.

이후, 제 1 프레 얼라인부(154)로부터 웨이퍼 카세트(160)로 언로딩된 A 웨이퍼(140a)의 빈자리에는 다시 후속 계측을 위하여 대기중인 웨이퍼 C,D,E...n이 스위칭방식으로 교체되면서 로딩, 언로딩을 반복하여 웨이퍼(140)가 계측되기 위한 로딩 시간을 단축시킬 수 있다.Subsequently, in the vacant position of the A wafer 140a unloaded from the first aligning unit 154 to the wafer cassette 160, the wafers C, D, E ... n waiting for subsequent measurement are replaced by a switching method. While repeating loading and unloading, the loading time for measuring the wafer 140 can be shortened.

본 발명에서는 바람직한 일실시예로 계측부(170)로 로딩되어 계측될 웨이퍼를 프레 얼라인먼트하는 제 1 프레 얼라인부(154)와 계측될 웨이퍼를 프레 얼라인먼트하는 제 2 프레 얼라인부(156)를 사용하였지만, 계측 설비의 효율을 증대시키기 위하여 다수개의 프레 얼라인부(158)를 도 5와 같이 사용하여도 무방하다.In the present invention, although the first pre-alignment unit 154 for aligning the wafer to be measured and loaded in the measurement unit 170 and the second pre-alignment unit 156 for aligning the wafer to be measured are used, In order to increase the efficiency of the measurement equipment, a plurality of aligners 158 may be used as shown in FIG. 5.

이상에서 상세하게 설명한 바와 같이, 계측 설비에서 선행공정을 종료한 웨이퍼에 대한 계측을 진행하고 있는 동안 계측 설비에 후속 계측 웨이퍼를 미리 로딩하고 계측이 종료된 웨이퍼와 계측될 웨이퍼를 뱅킹 방식으로 교대시킴으로써 계측이 연속적으로 이루어지도록 하여 계측 시간을 감소시켜 반도체 제품의 생산 공기를 단축시키는 효과가 있다.As described in detail above, while the measurement equipment is performing the measurement of the wafer which has completed the preceding process, the measurement equipment is preloaded with the subsequent measurement wafer in advance, and the wafer to be measured and the wafer to be measured are alternated by banking. Since the measurement is performed continuously, the measurement time is reduced, thereby reducing the production air of the semiconductor product.

Claims (5)

선행공정이 종료된 웨이퍼를 다수매 적재하고 있는 웨이퍼 카세트와;A wafer cassette for storing a plurality of wafers of which a preceding process is completed; 상기 웨이퍼를 계측하기 위한 계측부와;A measurement unit for measuring the wafer; 상기 계측부의 내부로 계측이 진행될 상기 웨이퍼를 얼라인먼트한 상태로 로딩하는 계측웨이퍼 프레얼라인부와 상기 웨이퍼 카세트로부터 계측될 후속 웨이퍼를 로딩하고 있는 대기웨이퍼 프레얼라인부 및 상기 계측웨이퍼 프레얼라인부와 상기 대기웨이퍼 프레얼라인부를 상호 연결하고 있는 로드 및 상기 로드에 형성되어 상기 계측웨이퍼 프레얼라인부, 대기웨이퍼 프레얼라인부를 회전시켜 위치를 상호 교체하는 로드 회전장치를 구비한 웨이퍼 교환부를 구비한 것을 특징으로 하는 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템.A measurement wafer pre-alignment unit for loading the wafer to be measured in the measurement unit in an aligned state, a standby wafer pre-loading unit for loading subsequent wafers to be measured from the wafer cassette, and a measurement wafer pre-alignment unit and the atmosphere And a wafer exchanger having a rod interconnecting a wafer aligning portion and a rod rotating device formed on the rod to rotate the measuring wafer aligning portion and the standby wafer aligning portion to rotate positions. A semiconductor metrology system that reduces wafer loading time. 제 1 항에 있어서, 상기 계측 웨이퍼 프레 얼라인부와, 상기 대기 웨이퍼 프레 얼라인부는 적어도 2 개 이상인 것을 특징으로 하는 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템.2. The semiconductor metrology system according to claim 1, wherein the measurement wafer aligning portion and the standby wafer aligning portion are at least two or more. 제 2 항에 있어서, 상기 계측 웨이퍼 프레 얼라인부와, 상기 대기 웨이퍼 프레 얼라인부에 대응하여 상기 로드의 단부가 결합되는 것을 특징으로 하는 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템.3. The semiconductor metrology system according to claim 2, wherein the measurement wafer aligning portion and the end portion of the rod are coupled to correspond to the standby wafer aligning portion. 선행공정을 종료한 웨이퍼를 계측 설비로 로딩하는 방법에 있어서, 계측 설비에 의하여 계측될 웨이퍼가 대기중인가를 판단하는 단계와, 계측될 상기 웨이퍼를 다수개의 프레 얼라인부중 어느 하나에 로딩하는 단계와, 나머지 상기 프레 얼라인부에 대기중인 후속 계측 웨이퍼를 모두 로딩하는 단계와, 상기 계측 설비에 의하여 계측된 상기 웨이퍼와 계측될 상기 후속 계측 웨이퍼의 위치를 교체하는 단계와, 계측된 웨이퍼를 상기 프레 얼라인부로부터 언로딩하고, 언로딩되어 비어 있는 상기 프레 얼라인부에 대기중인 상기 후속 계측 웨이퍼를 다시 로딩하는 단계를 포함하는 것을 특징으로 하는 반도체 계측 시스템의 웨이퍼 로딩 시간 단축 방법.A method of loading a wafer having completed a preceding process into a measurement facility, the method comprising: determining whether a wafer to be measured is waiting by the measurement facility, and loading the wafer to be measured to any one of a plurality of align lines. And loading all of the subsequent measurement wafers waiting in the remaining aligning section, replacing the positions of the wafer measured by the measurement facility with the subsequent measurement wafer to be measured, and And unloading from the alignment unit and reloading the subsequent metrology wafer which is unloaded and waiting in the empty alignment unit. 제 4 항에 있어서, 계측 웨이퍼와 상기 계측된 웨이퍼가 프레 얼라인부로 로딩되는 단계에서 계측 웨이퍼와 계측된 웨이퍼는 로봇 암에 의하여 수행되는 것을 특징으로 하는 반도체 계측 시스템의 웨이퍼 로딩 시간 단축 방법.5. The method of claim 4, wherein the measuring wafer and the measured wafer are performed by a robot arm in the step of loading the measuring wafer and the measured wafer into the align portion.
KR1019980004728A 1998-02-17 1998-02-17 Semiconductor metrology system and method for reducing wafer loading time KR19990070081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004728A KR19990070081A (en) 1998-02-17 1998-02-17 Semiconductor metrology system and method for reducing wafer loading time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004728A KR19990070081A (en) 1998-02-17 1998-02-17 Semiconductor metrology system and method for reducing wafer loading time

Publications (1)

Publication Number Publication Date
KR19990070081A true KR19990070081A (en) 1999-09-06

Family

ID=65893582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004728A KR19990070081A (en) 1998-02-17 1998-02-17 Semiconductor metrology system and method for reducing wafer loading time

Country Status (1)

Country Link
KR (1) KR19990070081A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921637B1 (en) * 2007-12-26 2009-10-14 주식회사 케이씨텍 Buffer unit and method for treating substrate
CN111146102A (en) * 2018-11-02 2020-05-12 睿励科学仪器(上海)有限公司 Apparatus and method for measuring wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921637B1 (en) * 2007-12-26 2009-10-14 주식회사 케이씨텍 Buffer unit and method for treating substrate
CN111146102A (en) * 2018-11-02 2020-05-12 睿励科学仪器(上海)有限公司 Apparatus and method for measuring wafer

Similar Documents

Publication Publication Date Title
US20080138176A1 (en) Apparatus for manufacturing semiconductor device
US8236132B2 (en) Substrate processing system and substrate transfer method
US8740535B2 (en) Delivery position aligning method for use in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
JP2006269867A (en) Exposure apparatus
JP5384219B2 (en) Pre-alignment method and pre-alignment program in inspection apparatus
KR100584818B1 (en) Method of manufacturing semiconductor device and manufacturing line thereof
JP2003224177A (en) Centering apparatus and semiconductor manufacturing apparatus
US5436693A (en) Substrate holding apparatus and a system using the same
EP1729332A1 (en) Schedule control method in spin etching and spin etching system
JP3352354B2 (en) Exposure apparatus and device manufacturing method
US20050232735A1 (en) Apparatus and method for inspecting an inspection object
US8046095B2 (en) Substrate processing system and substrate transfer method
KR19990070081A (en) Semiconductor metrology system and method for reducing wafer loading time
JP3136780B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
KR100319898B1 (en) Method and apparatus for measuring the dimensional parameter of wafer
JP4300067B2 (en) Substrate transport apparatus, substrate transport method, and semiconductor device manufacturing method
KR20020088001A (en) Semiconductor device inspection system
JP2000144453A (en) Etching system and etching method
JP2834970B2 (en) Substrate storage device
JP2006502591A (en) Asher equipment for semiconductor device manufacturing including cluster system
KR102221107B1 (en) System of wafers manufacturing facility
WO2022026071A1 (en) Multiple substrate handling system and method
JP2000144453A5 (en)
KR20050035714A (en) Wafer handling system
KR20030014893A (en) Method for carrying wafer toward cassette carring in semiconductor apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination