KR19990068978A - Method of manufacturing an insulated gate bipolar transistor - Google Patents
Method of manufacturing an insulated gate bipolar transistor Download PDFInfo
- Publication number
- KR19990068978A KR19990068978A KR1019980002928A KR19980002928A KR19990068978A KR 19990068978 A KR19990068978 A KR 19990068978A KR 1019980002928 A KR1019980002928 A KR 1019980002928A KR 19980002928 A KR19980002928 A KR 19980002928A KR 19990068978 A KR19990068978 A KR 19990068978A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- igbt
- high concentration
- concentration
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 37
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 238000005137 deposition process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 71
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
본 발명은 향상된 스위칭 속도를 갖는 IGBT의 제조 방법에 관한 것으로, p+형 반도체 기판 상에 고농도 n형 불순물 이온을 주입하거나 고농도 n형 불순물을 고온에서 침적시킨다. 반도체 기판 상에 n-형 에피층을 형성한다. 반도체 기판을 열처리하여 고농도 n형 불순물을 확산시켜서 반도체 기판 내에 n+형 버퍼층을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 이온 주입 공정 또는 불순물 침적 공정을 사용하여 n+형 버퍼층의 농도를 1E17 atoms/cm3이상의 고농도로 증가시킬 수 있고, 이로써 빠른 스위칭 속도를 갖는 IGBT를 구현할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an IGBT having an improved switching speed, in which a high concentration of n-type impurity ions is implanted or a high concentration of n-type impurity is deposited at a high temperature. An n-type epi layer is formed on the semiconductor substrate. The semiconductor substrate is heat-treated to diffuse high concentration n-type impurities to form an n + -type buffer layer in the semiconductor substrate. By the method of manufacturing such a semiconductor device, the concentration of the n + -type buffer layer can be increased to a high concentration of 1E17 atoms / cm 3 or more by using an ion implantation process or an impurity deposition process, thereby realizing an IGBT having a fast switching speed. .
Description
본 발명은 IGBT(Insulated Gate Bipolar Transistor)의 제조 방법에 관한 것으로, 좀 더 구체적으로는 IGBT의 기판의 제조 방법을 개선하여 빠른 스위칭(switching) 특성을 가지면서 낮은 온(on) 전압을 갖는 IGBT의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing an Insulated Gate Bipolar Transistor (IGBT), and more particularly, to an improved method for manufacturing a substrate of an IGBT, which has a fast switching characteristic and an IGBT having a low on voltage. It relates to a manufacturing method.
도 1은 종래의 IGBT 제조 방법에 의한 IGBT의 기판 구조를 보여주는 단면도이고, 도 2는 도 1의 수직 방향으로의 불순물 농도 분포를 보여주는 그래프이다.1 is a cross-sectional view showing a substrate structure of an IGBT according to a conventional IGBT manufacturing method, and FIG. 2 is a graph showing an impurity concentration distribution in the vertical direction of FIG. 1.
도 1을 참조하면, 종래의 IGBT 제조 방법에 의한 IGBT의 기판 구조는, 3가의 p형 불순물이 고농도로 도핑된 p+형 실리콘 기판(10)을 포함한다. 상기 기판(10) 상에 형성되어 있되, 5가의 n형 불순물이 고농도로 도핑된 n+형 에피층(epitaxial layer)(12) 즉, 여기서는 n+형 버퍼층(buffer layer)(12)을 포함한다. 그리고, 상기 n+형 에피층(12) 상에 형성되어 있되, 5가의 n형 불순물이 저농도로 도핑된 n-형 에피층(13) 즉, 여기서는 n-형 드리프트층(drift layer)을 포함한다.Referring to FIG. 1, a substrate structure of an IGBT according to a conventional IGBT manufacturing method includes a p + type silicon substrate 10 doped with a high concentration of trivalent p-type impurities. An n + type epitaxial layer 12 formed on the substrate 10 and heavily doped with a pentavalent n type impurity, that is, an n + type buffer layer 12 is included here. And an n-type epitaxial layer 13 formed on the n + type epitaxial layer 12 and doped with a low concentration of pentavalent n-type impurities, that is, an n-type drift layer.
상술한 바와 같이, 종래 IGBT의 기판 구조는 이중 에피 성장 구조를 갖고, 아래로부터 p+/n+/n-층의 구조를 갖도록 형성되어 있고, 이때의 기판 표면으로부터의 불순물 농도 분포는 도 2에 도시된 바와 같다.As described above, the substrate structure of the conventional IGBT has a double epitaxial growth structure, and is formed to have a structure of p + / n + / n- layer from below, and the impurity concentration distribution from the substrate surface at this time is shown in FIG. As shown.
도 3은 종래의 IGBT 제조 방법에 의한 IGBT의 구조를 보여주는 단면도이다.3 is a cross-sectional view showing the structure of an IGBT by a conventional IGBT manufacturing method.
도 3을 참조하면, 종래의 IGBT 제조 방법에 의한 IGBT는, p+형 실리콘 기판(10)과, n+형 에피층(12)과, n-형 에피층(13)을 포함한다. 상기 n+형 에피층(12)은 IGBT의 버퍼층으로 작용하고, n-형 에피층(13)은 IGBT의 드리프트층으로 작용한다. 상기 n-형 에피층(13)의 상부층에 형성된 p형 웰 영역(14)과, n형 에미터 영역(15)을 포함한다. 상기 n-형 에피층(13) 상에 형성된 에미터 전극(17)과, 게이트 산화막(16)을 사이에 두고 형성된 게이트 전극(18)을 포함한다.Referring to FIG. 3, an IGBT according to a conventional IGBT manufacturing method includes a p + type silicon substrate 10, an n + type epitaxial layer 12, and an n− type epitaxial layer 13. The n + type epitaxial layer 12 serves as a buffer layer of the IGBT, and the n− type epitaxial layer 13 serves as a drift layer of the IGBT. The p-type well region 14 formed on the upper layer of the n-type epitaxial layer 13 and the n-type emitter region 15 are included. An emitter electrode 17 formed on the n-type epitaxial layer 13 and a gate electrode 18 formed with the gate oxide film 16 interposed therebetween.
상기 p+형 실리콘 기판(10)의 하부에 형성된 콜렉터 전극(10)을 포함한다.The collector electrode 10 is formed under the p + type silicon substrate 10.
상술한 바와 같은 구조를 갖는 종래의 IGBT는, 턴 온(turn-on)시에 상기 기판(10)으로부터 n+형 에피층(12)을 지나 n-형 에피층(13)으로 주입된 정공(hole)이 전도도 변조 효과를 유발하여 전자를 끌어당기게 된다. 그러면, n-형 에피층(13)의 전자 밀도가 증가하고, n-형 에피층(13)의 저항이 감소된다.The conventional IGBT having the structure as described above has a hole injected into the n-type epitaxial layer 13 from the substrate 10 through the n + type epitaxial layer 12 at turn-on. ) Induces a conductivity modulation effect that attracts electrons. Then, the electron density of the n-type epi layer 13 is increased, and the resistance of the n-type epi layer 13 is reduced.
상기 n+형 에피층(12)의 농도에 따라 상기 기판(10)으로부터 주입되는 정공의 양이 조절된다. 즉, n+형 에피층(12)의 농도가 높으면 정공 주입량이 줄어들고, n+형 에피층(12)의 농도가 낮으면 정공 주입량이 많아진다.The amount of holes injected from the substrate 10 is adjusted according to the concentration of the n + type epitaxial layer 12. That is, when the concentration of the n + type epi layer 12 is high, the hole injection amount decreases. When the concentration of the n + type epi layer 12 is low, the hole injection amount increases.
또한, 정공의 주입량에 따라 소자의 특성이 달라지는데, 정공 주입량이 많으면 전도도 변조 효과가 강화되어 온 전압이 낮아지고, 정공의 소멸 시간이 지연되어 스위칭 시간이 길어지게 된다. 한편, 정공 주입량이 적으면 전도도 변조 효과가 약해져서 온 전압이 커지고, 정공의 소멸 시간이 빨라져서 스위칭 시간이 짧아진다.In addition, the characteristics of the device vary according to the amount of hole injection. If the amount of hole injection is large, the voltage on which the conductivity modulation effect is enhanced is lowered, and the time for the hole to be delayed is delayed, thereby increasing the switching time. On the other hand, when the amount of hole injection is small, the conductivity modulation effect is weakened, the on voltage is increased, and the time for the hole to disappear is shortened, so that the switching time is shortened.
이와 같이, 온 전압과 스위칭 시간은 상호 트레이드 오프(trade-off) 관계가 있게 된다. 이에 따라, 온 전압이 낮아야 하는 경우와 스위칭 속도가 빨라야 하는 경우를 구분하여 응용할 수 있다. 특히, 빠른 스위칭 속도가 요구되는 경우는 상기 n+형 에피층(12)의 농도를 증가시켜 정공의 주입을 억제하는 방법이 필요하다.As such, the on voltage and the switching time have a trade-off relationship with each other. Accordingly, the case where the on voltage should be low and the switching speed should be distinguished may be applied. In particular, when a fast switching speed is required, a method of suppressing the injection of holes by increasing the concentration of the n + type epi layer 12 is required.
그러나, 종래의 IGBT 제조 방법에 의한 n+형 에피층(12)의 농도는 1E17 atoms/cm3이하로 제한된다. 이것은 종래의 에피 성장 방식으로는 n+형 에피층(12)의 농도를 증가시키는데 한계가 있기 때문이다.However, the concentration of the n + type epi layer 12 by the conventional IGBT manufacturing method is limited to 1E17 atoms / cm 3 or less. This is because the conventional epitaxial growth method has a limit in increasing the concentration of the n + type epitaxial layer 12.
이에 따라, IGBT의 고속 스위칭 특성을 구현하기 위해서 종래의 방법은 전자 조사를 이용하여 캐리어(carrier)의 라이프 타임(life time)을 짧게 하였다. 상기 전자 조사 방법은 소자를 형성한 후 소자의 상부에서 전자 빔(electron beam)을 가하여 격자 내에 흠을 형성하여 재결합을 용이하게 하는 방법이다.Accordingly, in order to implement the high-speed switching characteristics of the IGBT, the conventional method shortens the life time of a carrier using electron irradiation. The electron irradiation method is a method of forming a defect in the lattice by applying an electron beam on the top of the device after forming the device to facilitate recombination.
그러나, 상기 전자 조사 방법은 비용이 많이 소모될 뿐아니라, 소자 내에 미세한 손상을 유발하여 소자의 신뢰성을 저하시키는 문제점을 갖는다.However, the electron irradiation method not only consumes a lot of money but also causes fine damage in the device, thereby lowering the reliability of the device.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 전자 조사를 하지 않고도 빠른 스위칭 특성을 구현할 수 있는 IGBT의 제조 방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems, and an object thereof is to provide a method of manufacturing an IGBT capable of implementing fast switching characteristics without performing electron irradiation.
본 발명의 다른 목적은 1E17 atoms/cm3이상의 고농도 버퍼층을 형성할 수 있는 IGBT의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method for producing IGBT capable of forming a high concentration buffer layer of 1E17 atoms / cm 3 or more.
도 1은 종래의 IGBT 제조 방법에 의한 IGBT의 기판 구조를 보여주는 단면도;1 is a cross-sectional view showing a substrate structure of an IGBT by a conventional IGBT manufacturing method;
도 2는 도 1의 수직 방향으로의 불순물 농도 분포를 보여주는 그래프;FIG. 2 is a graph showing impurity concentration distribution in the vertical direction of FIG. 1; FIG.
도 3은 종래의 IGBT 제조 방법에 의한 IGBT의 구조를 보여주는 단면도;3 is a cross-sectional view showing the structure of an IGBT by a conventional IGBT manufacturing method;
도 4는 본 발명에 따른 IGBT 제조 방법에 의한 IGBT의 기판 구조를 보여주는 단면도;4 is a cross-sectional view showing the substrate structure of the IGBT by the IGBT manufacturing method according to the present invention;
도 5는 본 발명의 1 실시예 따른 IGBT 제조 방법에 의한 IGBT 기판 형성을 보여주는 단면도;5 is a cross-sectional view showing the formation of the IGBT substrate by the IGBT manufacturing method according to an embodiment of the present invention;
도 6은 본 발명의 2 실시예에 따른 IGBT 제조 방법에 의한 IGBT 기판 형성을 보여주는 단면도;6 is a cross-sectional view showing the formation of the IGBT substrate by the IGBT manufacturing method according to the second embodiment of the present invention;
도 7은 본 발명에 따른 IGBT 제조 방법에 의한 IGBT의 구조를 보여주는 단면도;7 is a cross-sectional view showing the structure of the IGBT by the IGBT manufacturing method according to the present invention;
도 8은 본 발명의 1 실시예에 따른 IGBT의 특성을 보여주는 그래프;8 is a graph showing characteristics of an IGBT according to an embodiment of the present invention;
도 9는 본 발명의 2 실시예에 따른 IGBT의 특성을 보여주는 그래프.9 is a graph showing the characteristics of the IGBT according to the second embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10, 100 : p+형 반도체 기판 12, 102 : n+형 버퍼층10, 100: p + type semiconductor substrate 12, 102: n + type buffer layer
13, 103 : n-형 드리프트층 14, 104 : p형 웰 영역13, 103: n-type drift layer 14, 104: p-type well region
15, 105 : n+형 에미터 영역 16, 106 : 게이트 산화막15, 105: n + type emitter region 16, 106: gate oxide film
17, 107 : 에미터 전극 18, 108 : 게이트 전극17, 107: emitter electrode 18, 108: gate electrode
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, IGBT의 제조 방법은, 고농도 p형 반도체 기판의 제 1 표면에 고농도 n형 불순물 이온을 주입하는 단계와; 상기 반도체 기판의 제 1 표면에 저농도 n형 에피층을 형성하는 단계와; 상기 반도체 기판을 열처리하여 상기 고농도 n형 불순물 이온을 확산 시켜서 상기 반도체 기판 내에 고농도 n형 버퍼층을 형성하는 단계를 포함한다.According to the present invention for achieving the above object, the manufacturing method of the IGBT comprises the steps of implanting a high concentration of n-type impurity ions on the first surface of the high-concentration p-type semiconductor substrate; Forming a low concentration n-type epi layer on the first surface of the semiconductor substrate; Heat treating the semiconductor substrate to diffuse the high concentration n-type impurity ions to form a high concentration n-type buffer layer in the semiconductor substrate.
이 방법의 바람직한 실시예에 있어서, 상기 고농도 p형 반도체 기판은 5E17 - 5E19 atoms/cm3의 농도 범위를 갖는다.In a preferred embodiment of this method, the high concentration p-type semiconductor substrate has a concentration range of 5E17-5E19 atoms / cm 3 .
이 방법의 바람직한 실시예에 있어서, 상기 고농도 n형 불순물 이온 주입은 5E14 - 5E19 atoms/cm2의 도즈를 갖는 5가의 불순물 이온을 주입한다.In a preferred embodiment of this method, the high concentration n-type impurity ion implantation implants pentavalent impurity ions having a dose of 5E14-5E19 atoms / cm 2.
이 방법의 바람직한 실시예에 있어서, 상기 n형 불순물 이온은 인 및 비소, 그리고 안티몬 중 어느 하나이다.In a preferred embodiment of this method, the n-type impurity ion is any one of phosphorus, arsenic, and antimony.
이 방법의 바람직한 실시예에 있어서, 상기 저농도 n형 에피층은 5E13 - 5E14 atmos/cm3의 농도 범위를 갖는다.In a preferred embodiment of this method, the low concentration n-type epi layer has a concentration range of 5E13-5E14 atmos / cm 3 .
이 방법의 바람직한 실시예에 있어서, 상기 고농도 n형 버퍼층은 5 - 15㎛ 두께 범위 내로 형성되고, 1E17 - 1E20 atoms/cm3의 피크 농도를 갖는다.In a preferred embodiment of this method, the high concentration n-type buffer layer is formed in a thickness range of 5-15 μm and has a peak concentration of 1E17-1E20 atoms / cm 3 .
상술한 목적을 달성하기 위한 본 발명에 의하면, IGBT의 제조 방법은, 고농도 p형 반도체 기판의 제 1 표면에 고농도 n형 불순물을 고온에서 침적시키는 단계와; 상기 반도체 기판의 제 1 표면에 저농도 n형 에피층을 형성하는 단계와; 상기 반도체 기판을 열처리하여 상기 고농도 n형 불순물을 확산시켜서 상기 반도체 기판 내에 고농도 n형 버퍼층을 형성하는 단계를 포함한다.According to the present invention for achieving the above object, the manufacturing method of the IGBT comprises the steps of depositing a high concentration of n-type impurities on a first surface of a high-concentration p-type semiconductor substrate at high temperature; Forming a low concentration n-type epi layer on the first surface of the semiconductor substrate; Heat treating the semiconductor substrate to diffuse the high concentration n-type impurity to form a high concentration n-type buffer layer in the semiconductor substrate.
이 방법의 바람직한 실시예에 있어서, 상기 고농도 p형 반도체 기판은 5E17 - 5E19 atoms/cm3의 농도 범위를 갖는다.In a preferred embodiment of this method, the high concentration p-type semiconductor substrate has a concentration range of 5E17-5E19 atoms / cm 3 .
이 방법의 바람직한 실시예에 있어서, 상기 고농도 n형 불순물 침적은 5가의 불순물을 사용한다.In a preferred embodiment of this method, the high concentration n-type impurity deposition uses pentavalent impurities.
이 방법의 바람직한 실시예에 있어서, 상기 n형 불순물은 인 및 비소, 그리고 안티몬 중 어느 하나이다.In a preferred embodiment of this method, the n-type impurity is any one of phosphorus, arsenic, and antimony.
이 방법의 바람직한 실시예에 있어서, 상기 고농도 n형 불순물 침적 온도는 900 - 1500℃이다.In a preferred embodiment of this method, the high concentration n-type impurity deposition temperature is 900-1500 ° C.
이 방법의 바람직한 실시예에 있어서, 상기 저농도 n형 에피층은 5E13 - 5E14 atmos/cm3의 농도 범위를 갖는다.In a preferred embodiment of this method, the low concentration n-type epi layer has a concentration range of 5E13-5E14 atmos / cm 3 .
이 방법의 바람직한 실시예에 있어서, 상기 고농도 n형 버퍼층은 5 - 15㎛ 두께 범위 내로 형성되고, 1E17 - 1E20 atoms/cm3의 피크 농도를 갖는다.In a preferred embodiment of this method, the high concentration n-type buffer layer is formed in a thickness range of 5-15 μm and has a peak concentration of 1E17-1E20 atoms / cm 3 .
(작용)(Action)
본 발명에 의한 IGBT의 제조 방법은 n+형 버퍼층의 농도를 1E17 atoms/cm3이상의 고농도로 증가시킴으로써 전자 조사를 수행하기 않고도 빠른 스위칭 속도를 갖는 IGBT를 구현한다.The IGBT manufacturing method according to the present invention increases the concentration of the n + type buffer layer to a high concentration of 1E17 atoms / cm 3 or more, thereby realizing an IGBT having a fast switching speed without performing electron irradiation.
(실시예)(Example)
도 5 및 도 6을 참조하면, 본 발명에 따른 신규한 IGBT의 제조 방법은, p+형 반도체 기판 상에 고농도 n형 불순물 이온을 주입하거나 고농도 n형 불순물을 고온에서 침적시킨다. 상기 반도체 기판 상에 n-형 에피층을 형성한다. 상기 반도체 기판을 열처리하여 상기 고농도 n형 불순물을 확산시켜서 반도체 기판 내에 n+형 버퍼층을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 이온 주입 공정 또는 불순물 침적 공정을 사용하여 n+형 버퍼층의 농도를 1E17 atoms/cm3이상의 고농도로 증가시킬 수 있고, 이로써 빠른 스위칭 속도를 갖는 IGBT를 구현할 수 있다.5 and 6, the novel IGBT manufacturing method according to the present invention injects high concentration n-type impurity ions onto a p + type semiconductor substrate or deposits high concentration n-type impurities at high temperature. An n-type epitaxial layer is formed on the semiconductor substrate. The semiconductor substrate is heat-treated to diffuse the high concentration n-type impurity to form an n + -type buffer layer in the semiconductor substrate. By the method of manufacturing such a semiconductor device, the concentration of the n + -type buffer layer can be increased to a high concentration of 1E17 atoms / cm 3 or more by using an ion implantation process or an impurity deposition process, thereby realizing an IGBT having a fast switching speed. .
이하, 도 4 내지 도 9를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 4 to 9.
도 4는 본 발명에 따른 IGBT 제조 방법에 의한 IGBT의 기판 구조를 보여주는 단면도이다.4 is a cross-sectional view showing the substrate structure of the IGBT by the IGBT manufacturing method according to the present invention.
도 4를 참조하면, 본 발명에 따른 IGBT 제조 방법에 의한 IGBT의 기판 구조는, p+형 반도체 기판(100)과, n+형 버퍼층(102)과, n-형 에피층(103)을 포함한다.Referring to FIG. 4, the substrate structure of the IGBT by the IGBT manufacturing method according to the present invention includes a p + type semiconductor substrate 100, an n + type buffer layer 102, and an n− type epitaxial layer 103.
상기 n+형 버퍼층(102)은 종래의 에피택셜 방법으로 형성된 n+형 버퍼층 즉, n+형 에피층과는 달리, 상기 p+형 반도체 기판(100)의 일부로서 그 표면층에 형성되어 있다. 상기 n-형 에피층(103)은 상기 n+형 버퍼층(102) 상에 형성되어 있다.The n + type buffer layer 102 is formed on its surface layer as part of the p + type semiconductor substrate 100, unlike the n + type buffer layer formed by the conventional epitaxial method, that is, the n + type epi layer. The n-type epitaxial layer 103 is formed on the n + type buffer layer 102.
도 5는 본 발명의 1 실시예에 따른 IGBT 제조 방법에 의한 IGBT 기판 형성을 보여주는 단면도이다.Figure 5 is a cross-sectional view showing the formation of the IGBT substrate by the IGBT manufacturing method according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 1 실시예에 따른 IGBT 제조 방법에 의한 IGBT 기판 형성은 먼저, p+형 반도체 기판(100) 상에 고농도 n형 불순물 이온(120)을 주입한다. 상기 p+형 반도체 기판(100)은 5E17 - 5E19 atoms/cm3의 농도 범위를 갖는다. 상기 고농도 n형 불순물 이온(120)은 5E14 - 5E19 atoms/cm2 범위 내의 도즈(dose)를 갖는 5가의 불순물 이온이다. 상기 고농도 n형 불순물 이온(120)은 예를 들어, 인(phosphorus) 및 비소(arsenic), 그리고 안티몬(antimony) 중 어느 하나이다.Referring to FIG. 5, in the formation of an IGBT substrate by an IGBT manufacturing method according to an embodiment of the present invention, first, a high concentration of n-type impurity ions 120 is implanted onto a p + type semiconductor substrate 100. The p + type semiconductor substrate 100 has a concentration range of 5E17-5E19 atoms / cm 3 . The high concentration n-type impurity ion 120 is a pentavalent impurity ion having a dose in the range of 5E14-5E19 atoms / cm 2. The high concentration n-type impurity ion 120 is, for example, any one of phosphorus (arsenic), arsenic (arsenic), and antimony (antimony).
상기 고농도 n형 불순물 이온(120)이 주입된 반도체 기판(100) 상에 n-형 에피층(103)을 형성한다. 상기 n-형 에피층(103)은 5E13 - 5E14 atoms/cm3의 농도 범위를 갖는다.An n-type epitaxial layer 103 is formed on the semiconductor substrate 100 into which the high concentration n-type impurity ions 120 are implanted. The n-type epitaxial layer 103 has a concentration range of 5E13-5E14 atoms / cm 3 .
상기 반도체 기판(100)을 열처리하여 상기 고농도 n형 불순물 이온(120)을 확산시켜서 상기 반도체 기판(100) 내에 n+형 버퍼층(102)을 형성한다. 상기 n+형 버퍼층(102)은 5 - 15㎛의 두께 범위를 갖도록 형성된다.The semiconductor substrate 100 is heat-treated to diffuse the high concentration n-type impurity ions 120 to form an n + -type buffer layer 102 in the semiconductor substrate 100. The n + type buffer layer 102 is formed to have a thickness range of 5-15 μm.
도 6은 본 발명의 2 실시예에 따른 IGBT 제조 방법에 의한 IGBT 기판 형성을 보여주는 단면도이다.6 is a cross-sectional view illustrating the formation of an IGBT substrate by the IGBT manufacturing method according to the second embodiment of the present invention.
도 6에 있어서, 본 발명의 2 실시예에 따른 IGBT 제조 방법에 의한 IGBT 기판 형성은 먼저, p+형 반도체 기판(100) 상에 고농도 n형 불순물 침적층(도면에 미도시)을 형성한다. 상기 p+형 반도체 기판(100)은 5E17 - 5E19 atoms/cm3의 농도 범위를 갖는다.In FIG. 6, the IGBT substrate formation by the IGBT manufacturing method according to the second embodiment of the present invention first forms a high concentration n-type impurity deposition layer (not shown) on the p + type semiconductor substrate 100. The p + type semiconductor substrate 100 has a concentration range of 5E17-5E19 atoms / cm 3 .
상기 침적층 형성은 900 - 1500℃의 온도 범위를 갖는 고온에서 수행된다. 그러면, 상기 반도체 기판(100)의 표면층에 고농도 n형 불순물이 침적되어 5E20 - 1E21 atoms/cm3의 범위를 갖는 얇은 n+형 고농도층(121)이 형성된다. 상기 고농도 n형 불순물은 5가의 불순물로서 예를 들어, 인 및 비소, 그리고 안티몬 중 어느 하나이다.The deposition layer formation is carried out at a high temperature having a temperature range of 900-1500 ℃. Then, a high concentration n-type impurity is deposited on the surface layer of the semiconductor substrate 100 to form a thin n + type high concentration layer 121 having a range of 5E20-1E21 atoms / cm 3 . The high concentration n-type impurity is a pentavalent impurity, for example, any one of phosphorus, arsenic, and antimony.
상기 침적층을 제거한 후, 고농도 n형 불순물이 침적된 반도체 기판(100) 상에 n-형 에피층(103)을 형성한다. 상기 n-형 에피층(103)은 5E13 - 5E14 atoms/cm3의 농도 범위를 갖는다.After the deposition layer is removed, an n-type epitaxial layer 103 is formed on the semiconductor substrate 100 on which the high concentration n-type impurities are deposited. The n-type epitaxial layer 103 has a concentration range of 5E13-5E14 atoms / cm 3 .
상기 반도체 기판(100)을 열처리하여 상기 고농도 n형 불순물을 확산시켜서 상기 반도체 기판(100) 내에 n+형 버퍼층(102)을 형성한다. 상기 n+형 버퍼층(102)은 5 - 15㎛의 두께 범위를 갖도록 형성된다.The semiconductor substrate 100 is heat-treated to diffuse the high concentration n-type impurity to form an n + type buffer layer 102 in the semiconductor substrate 100. The n + type buffer layer 102 is formed to have a thickness range of 5-15 μm.
상술한 바와 같이, 도 5 및 도 6에 도시된 본 발명의 1 실시예 및 2 실시예에서의 n+형 버퍼층(102) 형성 방법을 사용했을 때 n+형 버퍼층(102)의 피크 농도는 종래 보다 월등히 향상된 1E17 - 1E20 atoms/cm3범위 내의 고농도를 갖도록 형성된다.As described above, when the n + type buffer layer 102 forming method in the first and second embodiments of the present invention shown in FIGS. 5 and 6 is used, the peak concentration of the n + type buffer layer 102 is much higher than that of the prior art. It is formed to have a high concentration within the range of improved 1E17-1E20 atoms / cm 3 .
도 7은 본 발명에 따른 IGBT 제조 방법에 의한 IGBT의 구조를 보여주는 단면도이다.7 is a cross-sectional view showing the structure of the IGBT by the IGBT manufacturing method according to the present invention.
후속 공정으로서 상기 n-형 에피층(103) 내에 p형 웰 영역(104)을 형성하고, 상기 p형 웰 영역(104) 내에 n+형 에미터 영역(105)을 형성한다. 그리고, n-형 에피층(103) 상에 게이트 산화막(106) 및 에미터 전극(107), 그리고 게이트 전극(108)을 형성한다. 상기 p+형 반도체 기판(100)의 하부면에 콜렉터 전극(109)을 형성하면 도 7에 도시된 바와 같이, 본 발명에 따른 빠른 스위칭 속도를 갖는 IGBT가 완성된다.As a subsequent process, a p-type well region 104 is formed in the n-type epi layer 103 and an n + -type emitter region 105 is formed in the p-type well region 104. The gate oxide film 106, the emitter electrode 107, and the gate electrode 108 are formed on the n-type epi layer 103. When the collector electrode 109 is formed on the bottom surface of the p + type semiconductor substrate 100, as shown in FIG. 7, an IGBT having a fast switching speed according to the present invention is completed.
상술한 바와 같은 IGBT는 턴 온시 p+형 반도체 기판(100)으로부터 주입되는 정공(110)이 n-형 에피층(103) 즉, n-형 드리프트 영역(103)의 전도도 변조 효과를 발생 시킨다. 그러면, n+형 에미터 영역(105)으로부터 주입되는 전자(111)와 더불어 상기 드리프트 영역(103)의 저항을 감소시킨다. 또한, 정공(110)의 주입량은 본 발명의 제조 방법에 의해 형성된 고농도의 n+형 버퍼층(102)으로 인해 최대한 억제되어 턴 오프(turn-off)시 소멸 시간이 짧아져서 스위칭 시간이 단축된다.As described above, in the IGBT, holes 110 injected from the p + type semiconductor substrate 100 at turn-on generate a conductivity modulation effect of the n-type epi layer 103, that is, the n-type drift region 103. This reduces the resistance of the drift region 103 along with electrons 111 injected from the n + type emitter region 105. In addition, the injection amount of the hole 110 is suppressed as much as possible due to the high concentration n + type buffer layer 102 formed by the manufacturing method of the present invention, so that the turn-off time is shortened and the switching time is shortened.
도 8은 본 발명의 1 실시예에 따른 IGBT의 특성을 보여주는 그래프이고, 도 9는 본 발명의 2 실시예에 따른 IGBT의 특성을 보여주는 그래프이다.8 is a graph showing characteristics of an IGBT according to an embodiment of the present invention, and FIG. 9 is a graph showing characteristics of an IGBT according to an embodiment of the present invention.
도 8을 참조하면, 본 발명의 1 실시예에 따른 IGBT의 특성은, IGBT의 스위칭 시간(tf)이 콜렉터-에미터간 전압 강하(Vce,sat)와 트레이드 오프 관계를 가짐에 따라, n+형 버퍼층(102)을 형성하기 위한 이온주입 도즈가 증가할수록 스위칭 시간(tf)이 빨라진다(참조 번호 124). 반면, n+형 버퍼층(102)을 형성하기 위한 이온주입 도즈가 증가할수록 콜렉터-에미터간 전압 강하(Vce,sat)는 증가된다(참조 번호 125).Referring to FIG. 8, the characteristics of the IGBT according to the embodiment of the present invention are as follows: As the switching time (tf) of the IGBT has a trade-off relationship with the collector-emitter voltage drop (Vce, sat), the n + type buffer layer As the ion implantation dose for forming 102 is increased, the switching time tf becomes faster (reference numeral 124). On the other hand, as the ion implantation dose for forming the n + type buffer layer 102 increases, the collector-emitter voltage drop (Vce, sat) increases (reference numeral 125).
도 9는 본 발명의 2 실시예에 따른 IGBT의 특성을 보여주는 그래프이다.9 is a graph showing the characteristics of the IGBT according to the second embodiment of the present invention.
도 9에 있어서, 본 발명의 2 실시예에 따른 IGBT의 특성은, IGBT의 스위칭 시간(tf)이 콜렉터-에미터간 전압 강하(Vce,sat)와 트레이드 오프 관계를 가짐에 따라, n+형 버퍼층(102)을 형성하기 위한 불순물 침적 온도가 증가함에 따라 스위칭 시간(tf)이 빨라진다(참조 번호 126). 반면, n+형 버퍼층(102)을 형성하기 위한 불순물 침적 온도가 증가함에 따라 콜렉터-에미터간 전압 강하(Vce,sat)는 증가된다(참조 번호 127).In FIG. 9, the characteristics of the IGBT according to the second embodiment of the present invention is that as the switching time (tf) of the IGBT has a trade-off relationship with the voltage drop (Vce, sat) between the collector and emitter, the n + type buffer layer ( As the impurity deposition temperature for forming 102 increases, the switching time tf becomes faster (reference number 126). On the other hand, as the impurity deposition temperature for forming the n + type buffer layer 102 increases, the collector-emitter voltage drop (Vce, sat) increases (reference number 127).
상술한 바와 같은 본 발명의 IGBT의 제조 방법에 의하면, 종래의 에피택셜 방법으로는 불가능한 1E17 atoms/cm3이상의 고농도를 갖는 n+형 버퍼층의 제작이 가능해져 전자 조사 공정 없이도 각각 빠른 스위칭 특성과 낮은 온 전압을 갖는 IGBT 형성이 가능하다.According to the manufacturing method of the IGBT of the present invention as described above, it is possible to manufacture an n + type buffer layer having a high concentration of 1E17 atoms / cm 3 or more, which is not possible with the conventional epitaxial method, so that the fast switching characteristics and the low ON, respectively, without the electron irradiation step IGBT formation with voltage is possible.
본 발명은 이온 주입 공정 또는 불순물 침적 공정을 사용하여 n+형 버퍼층의 농도를 1E17 atoms/cm3이상의 고농도로 증가시킬 수 있고, 이로써 빠른 스위칭 속도를 갖는 IGBT를 구현할 수 있는 효과가 있다.The present invention can increase the concentration of the n + -type buffer layer to a high concentration of 1E17 atoms / cm 3 or more by using an ion implantation process or an impurity deposition process, thereby implementing an IGBT having a fast switching speed.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002928A KR100299912B1 (en) | 1998-02-03 | 1998-02-03 | Method for fabricating insulating gate bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002928A KR100299912B1 (en) | 1998-02-03 | 1998-02-03 | Method for fabricating insulating gate bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068978A true KR19990068978A (en) | 1999-09-06 |
| KR100299912B1 KR100299912B1 (en) | 2001-12-17 |
Family
ID=37528823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002928A KR100299912B1 (en) | 1998-02-03 | 1998-02-03 | Method for fabricating insulating gate bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100299912B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503905B1 (en) * | 2001-03-29 | 2005-07-26 | 가부시끼가이샤 도시바 | Semiconductor device and method of making the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203965A (en) * | 2000-12-27 | 2002-07-19 | Toshiba Corp | Semiconductor device |
| CN104347397B (en) * | 2013-07-23 | 2018-02-06 | 无锡华润上华科技有限公司 | Inject the manufacture method of reinforced insulation grid bipolar transistor |
-
1998
- 1998-02-03 KR KR1019980002928A patent/KR100299912B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503905B1 (en) * | 2001-03-29 | 2005-07-26 | 가부시끼가이샤 도시바 | Semiconductor device and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299912B1 (en) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| JP3906076B2 (en) | Semiconductor device | |
| US5025293A (en) | Conductivity modulation type MOSFET | |
| KR100391560B1 (en) | A semiconductor device | |
| JP2018082007A (en) | Method for manufacturing semiconductor device | |
| KR950014279B1 (en) | Semiconductor device and its making method | |
| JPH1050724A (en) | Semiconductor device | |
| US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| KR0134887B1 (en) | Dipole transistor manufacturing method | |
| JP2008227414A (en) | Semiconductor device and method of manufacturing same | |
| KR100503905B1 (en) | Semiconductor device and method of making the same | |
| KR20040071722A (en) | Semiconductor devices with localized reduced lifetime regions and their manufacture | |
| JP4031209B2 (en) | Semiconductor device | |
| CN112397593A (en) | Semiconductor device and method of manufacturing the same | |
| KR100299912B1 (en) | Method for fabricating insulating gate bipolar transistor | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| CN114171597B (en) | SiC MOSFET device with low source contact resistance and preparation method thereof | |
| KR20010034362A (en) | Semiconductor device and fabrication method therefor | |
| CN115332330A (en) | IGBT device with reverse conduction characteristic and preparation method thereof | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| JP2002359373A (en) | Semiconductor device and its manufacturing method | |
| CN113782586A (en) | Multi-channel super-junction IGBT device | |
| JP2000260778A (en) | Semiconductor device and manufacture | |
| JPH0982955A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170329 Year of fee payment: 17 |