KR19990065223A

KR19990065223A - 리페어 어드레스를 저장하기 위한 반도체 메모리 장치의 어드레스 저장 회로

Info

Publication number: KR19990065223A
Application number: KR1019980000432A
Authority: KR
Inventors: 서동일; 배일만
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-01-09
Filing date: 1998-01-09
Publication date: 1999-08-05

Abstract

본 발명에 따른 반도체 메모리 장치는 모드 레지스터 세트 (mode register set : MRS)를 구비하고, 행들과 열들로 배열된 복수 개의 메모리 셀들을 가지는 셀 어레이와; 상기 메모리 셀들 중 결함이 발생한 셀들을 대체하기 위한 복수 개의 리던던트 셀들을 가지는 리던던트 셀 어레이 및; 상기 결함이 발생한 셀들에 관련된 어드레스를 저장하며, 기입/독출 동작 동안에 상기 저장된 어드레스를 기준하여 결함이 생긴 셀들에 관련된 행들 또는 열들의 경로를 차단하고 그리고 상기 결함이 생긴 셀들에 대응하는 리던던트 셀들에 관련된 행들 또는 열들의 경로를 선택하기 위한 리던던시 선택 신호를 발생하는 어드레스 저장 회로를 포함한다.

Description

리페어 어드레스를 저장하기 위한 반도체 메모리 장치의 어드레스 저장 회로 (ADDRESS STORING CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE FOR STORING REPAIR ADDRESS)

본 발명은 반도체 메모리 장치에 관한 것으로서, 구체적으로는 리페어 어드레스를 저장하는 반도체 메모리 장치의 리던던시 어드레스 저장 회로에 관한 것이다.

반도체 메모리 장치 (semiconductor memory device) 특히, 다이나믹 랜덤 액세스 메모리 (Dynamic Random Access Memory : DRAM) 장치에서 페일된 메모리 셀은 여분의 메모리 셀 (redundancy memory cell)로 대체하게 된다. DRAM 장치는 상기 리페어될 메모리 셀이 행 또는 열이냐에 따라 행 리던던시 (row redundancy) 또는 열 리던던시 (column redundancy)로 나눠 적절하게 리페어 해주는 구조를 사용하게 된다.

도 1은 종래 기술에 따른 반도체 메모리 장치의 어드레스 저장 회로를 보여주는 회로도이다.

도 1을 참조하면, 복수 개의 퓨즈들 (F1)-(F12)을 사용해서 페일된 메모리 셀에 관련된 워드 라인을 여분의 워드 라인으로 대체해 주기 위해서는, 먼저 리던던시 퓨즈들 (F1)-(F12)에 페일된 메모리 셀에 관련된 워드 라인 또는 열 선택 라인 (column selection line : CSL)에 대한 어드레스 정보가 입력되도록 구현한다(도 1에서, DRA0120:7, DRA340:3). 그리고, 상기 어드레스 정보 (도 1에서, PREDUN이 하이 레벨로 활성화된다.)에 의해서 본래 활성화되어야 할 워드 라인 또는 열 선택 라인의 패스 (path)를 차단하고, 여분의 워드 라인 또는 열 선택 라인이 활성화되도록 함으로써 리페어 동작이 수행될 수 있다.

현재 사용되고 있는 도 1과 같은 구조에서, 페일된 메모리 셀을 여분의 메모리 셀로 대체한 경우, 어드레스 정보의 데이터 패스를 유저 측면에서는 알 필요가 없을 뿐만아니라, 메이커 측면에서는 분석시에만 필요하다. 하지만, 어느 메모리 셀이 페일되었는지 알아야 할 필요가 있을 경우 즉, 분석시 그것의 분석 시간이 오래 걸리는 문제점이 대두될 수 있다.

따라서 본 발명의 목적은 분석 시간을 줄일 수 있는 반도체 메모리 장치의 어드레스 저장 회로를 제공하는 것이다.

도 1은 종래 기술에 따른 반도체 메모리 장치의 어드레스 저장 회로를 보여주는 회로도; 그리고

도 2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 어드레스 저장 회로를 보여주는 회로도이다.

*도면의 주요 부분에 대한 부호 설명

F1-F24 : 퓨즈 M1-M28 : NMOS 트랜지스터

(구성)

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 모드 레지스터 세트 (mode register set)를 구비한 반도체 메모리 장치에 있어서: 행들과 열들로 배열된 복수 개의 메모리 셀들을 가지는 셀 어레이와; 상기 메모리 셀들 중 결함이 발생한 셀들을 대체하기 위한 복수 개의 리던던트 셀들을 가지는 리던던트 셀 어레이 및; 상기 결함이 발생한 셀들에 관련된 어드레스를 저장하며, 기입/독출 동작 동안에 상기 저장된 어드레스를 기준하여 결함이 생긴 셀들에 관련된 행들 또는 열들의 경로를 차단하고 그리고 상기 결함이 생긴 셀들에 대응하는 리던던트 셀들에 관련된 행들 또는 열들의 경로를 선택하기 위한 리던던시 선택 신호를 발생하는 수단을 포함하되, 상기 수단은 테스트 동작 동안에 상기 모드 레지스터 세트로부터 제공되는 리던던시 차단 신호에 응답해서 기입 또는 독출 동작이 수행되더라도 상기 리던던시 경로를 차단하고 그리고 상기 결함이 생긴 셀에 관련된 정상적인 경로를 활성화시키는 것을 특징으로 한다.

(작용)

이와같은 장치에 의해서, 리페어된 메모리 셀에 대한 분석시에 특정 모드 설정 신호를 이용하여 리던던시 퓨즈 정보에 의해서 차단되는 것을 방지함으로써 분석시 소비되는 시간을 단축할 수 있다.

(실시예)

이하 본 발명의 실시예에 따른 참조도면 도 2에 의거하여 상세히 설명한다.

다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 어드레스 저장 회로를 보여주는 회로도이다. 도면에는 도시되지 않았지만, 본 발명에 따른 반도체 메모리 장치의 행들과 열들의 매트릭스로 배열된 복수 개의 메모리 셀들을 가지는 셀 어레이와, 상기 메모리 셀들 중 결함이 생긴 셀들을 대체하기 위한 리던던트 셀들을 가지는 리던던트 셀 어레이를 포함한다. 상기 어레이들은 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있기 때문에 여기서 그것에 대한 설명은 생략된다.

리페어되고 난 후의 페일된 어드레스의 패스는 항상 리던던시 퓨즈 정보에 따라서 정상적인 패스를 비활성화시켜 주고, 리던던시 패스로 가게 된다. 항상 정상적인 패스와 리던던시 패스를 모두 제어해 주게 되어 있으므로 이점을 이용해서 특정한 모드로 잡아주었을 때에는 리페어 해준 리던던시 패스를 역으로 비활성화시키고 다시 정상적인 패스를 추적해 갈 수도 있을 것이다.

본 발명에서는 이점에 착안하여 동기형 DRAM (이하, SDRAM 이라 칭함)장치의 특성을 살린 모드 레지스터 세트 (mode register set : MRS)를 이용하여 특정 모드를 설정해 주어 위와 같은 동작을 수행할 수 있도록 해주고자 하는데 있다. SDRAM에서 MRS란 캐스 레이턴시 (CAS latency), 버스트 길이 (burst length), 버스트 종류 (burst type) 등 여러 가지 특정 모드로서 SDRAM을 사용하고 싶을 때 정의된 MRS 입력 신호 (일반적으로, 제품 명세서에 정의되어 있음)을 주어서 특정된 모드로 설정할 수 있다.

먼저, 특정 모드, 즉 리페어된 어드레스를 추적해야 할 분석이 필요할 때에는 특정 MRS의 설정 신호가 리던던시 퓨즈 구조에 입력으로 게이팅해서 내부에서 퓨즈 정보가 활성화되지 않도록 해주면 된다. 그에 따라서, 자연적으로 퓨즈 정보에 의한 정상적인 패스가 비활성화될 염려없이 페일되었던 정상적인 패스를 추적해갈 수 있다.

도 2에 도시된 바와같이, MRS (미도시된)를 걸쳐 선택된 신호 (PMRS)가 퓨즈 정보 (PREDUN)가 활성화되지 않도록 하여 페일된 어드레스에 의한 정상적인 패스대로 정상적인 워드 라인이 활성화되도록 해주게 된다. 상기 신호 (PMRS)는 MRS 입력 신호와 그에 따라 정의된 어드레스를 주어서 활성화된 신호이다. 그러므로, 페일된 정성적인 패스를 따라 데이터를 추적할 수 있게 된다. 리던던시 퓨즈 정보가 정상적인 패스를 비활성화시키지만, MRS로부터 제공되는 신호 (PMRS)에 의해 리던던시 퓨즈 정보가 비활성화되어 정상적인 패스가 다시 열리게 된다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상기한 바와같이, 리페어된 메모리 셀에 대한 분석시에 특정 모드 설정 신호를 이용하여 리던던시 퓨즈 정보에 의해서 차단되는 것을 방지함으로써 분석시 소비되는 시간을 단축할 수 있다.

Claims

모드 레지스터 세트 (mode register set)를 구비한 반도체 메모리 장치에 있어서:

행들과 열들로 배열된 복수 개의 메모리 셀들을 가지는 셀 어레이와;

상기 메모리 셀들 중 결함이 발생한 셀들을 대체하기 위한 복수 개의 리던던트 셀들을 가지는 리던던트 셀 어레이 및;

상기 결함이 발생한 셀들에 관련된 어드레스를 저장하며, 기입/독출 동작 동안에 상기 저장된 어드레스를 기준하여 결함이 생긴 셀들에 관련된 행들 또는 열들의 경로를 차단하고 그리고 상기 결함이 생긴 셀들에 대응하는 리던던트 셀들에 관련된 행들 또는 열들의 경로를 선택하기 위한 리던던시 선택 신호를 발생하는 수단을 포함하되,

상기 수단은 테스트 동작 동안에 상기 모드 레지스터 세트로부터 제공되는 리던던시 차단 신호에 응답해서 기입 또는 독출 동작이 수행되더라도 상기 리던던시 경로를 차단하고 그리고 상기 결함이 생긴 셀에 관련된 정상적인 경로를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.