KR19990061914A

KR19990061914A - Fixed and variable data rate cell division transceiver

Info

Publication number: KR19990061914A
Application number: KR1019970082207A
Authority: KR
Inventors: 이임준
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 1999-07-26
Also published as: KR100254583B1

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 망에 관한 것으로, 특히 ATM망과 PSTN(Public Swiched Telephone Network)를 상호 접속하여 연동하는 경우 ATM망과 PSTN 사이에 송수신되는 고정 전송속도 셀과 가변 전송속도 셀을 구분하여 효율적으로 송수신하도록 하는 고정 및 가변 전송속도 셀 구분 송수신장치에 관한 것이다.The present invention relates to an Asynchronous Transfer Mode (ATM) network. In particular, the present invention relates to a fixed rate cell and a variable rate cell transmitted and received between an ATM network and a PSTN when the ATM network and a public switched telephone network (PSTN) are interconnected to each other. The present invention relates to a fixed and variable transmission rate cell division transceiver for efficient transmission and reception.

ATM망과 PSTN망을 연동하기 위해서는 ATM망과 PSTN망 사이에 입출력되는 고정 전송속도 트래픽과 이를 제어하기 위한 가변 전송속도 트래픽을 효율적으로 송수신해야 하는데, 종래에는 ATM망과 PSTN망 사이에 입출력되는 고정 전송속도 트래픽과 가변 전송속도 트래픽을 효율적으로 송수신하는 기술이 미비하여 고속정보망을 구축한는데 있어서 장애 요인으로 작용하고 있다.In order to interwork an ATM network and a PSTN network, it is necessary to efficiently transmit and receive fixed rate traffic input and output between the ATM network and the PSTN network and variable rate traffic for controlling the same. There is a lack of efficient transmission and reception of the transmission rate traffic and the variable transmission rate traffic, which is an obstacle in constructing the high-speed information network.

본 발명은 ATM망과 PSTN을 상호 접속하여 연동하는 경우 ATM망과 PSTN 사이에 송수신되는 고정 전송속도 셀과 가변 전송속도 셀을 셀분리/취합부에 의해 구분하여 송수신할 수 있는데 해당 셀분리/취합부는 FPGA에 의하여 용이하게 구현할 수 있어 경제성있게 회로구현할 수 있으며, 2.7μs마다 셀이 수신되더라도 한번의 인터럽트 발생으로 여러개의 셀을 처리하므로 시스템의 부하를 감소시키면서 셀을 효율적으로 송수신 처리 하게된다.In the present invention, when the ATM network and the PSTN are interconnected and interworked, the fixed rate cell and the variable rate cell transmitted / received between the ATM network and the PSTN can be divided and transmitted and received by the cell separating / collecting unit. The unit can be easily implemented by the FPGA, so that the circuit can be economically implemented. Even if a cell is received every 2.7μs, the processing of multiple cells is performed by generating one interrupt, thereby efficiently transmitting and receiving cells while reducing the load on the system.

Description

Fixed and variable data rate cell division transceiver

일반적으로 ATM망은 각종 정보를 비동기 방식으로 교환하여 전달하므로 종래의 PSTN에 비하여 정보의 전달 속도가 매우 빠르다는 장점이 있기 때문에 최근 고속 정보망에 적용하고자 하는 노력이 진행되고 있다.In general, since the ATM network exchanges and transfers a variety of information in an asynchronous manner, there is an advantage that the information transmission speed is very fast compared to the conventional PSTN, and efforts have recently been made to apply it to a high-speed information network.

그러나, 기존에 설비된 PSTN을 전부 ATM 망으로 교체하는데 있어서는 막대한 비용이 소요되기 때문에 기존의 PSTN과 ATM 망을 연동하여 운용해야 만이 경제적으로 고속 정보망을 구축할 수 있다.However, it takes a huge cost to replace all the existing PSTN in the ATM network, it is possible to economically build a high-speed information network only by operating in conjunction with the existing PSTN and ATM network.

이와같이 ATM망과 PSTN망을 연동하기 위해서는 ATM망과 PSTN망 사이에 입출력되는 고정 전송속도 트래픽과 이를 제어하기 위한 가변 전송속도 트래픽을 효율적으로 송수신해야 하는데, 종래에는 ATM망과 PSTN망 사이에 입출력되는 고정 전송속도 트래픽과 가변 전송속도 트래픽을 효율적으로 송수신하는 기술이 미비하여 고속정보망을 구축한는데 있어서 장애 요인으로 작용하고 있다.As such, in order to interwork an ATM network and a PSTN network, it is necessary to efficiently transmit and receive fixed rate traffic input and output between the ATM network and the PSTN network and variable rate traffic for controlling the same. Inefficient transmission and reception of fixed rate traffic and variable rate traffic has been a barrier in establishing high-speed information networks.

본 발명은 상술한 바와같은 문제점을 해결하기 위하여 안출된 것으로, ATM망과 PSTN을 상호 접속하여 연동하는 경우 ATM망과 PSTN 사이에 송수신되는 고정 전송속도 셀과 가변 전송속도 셀을 구분하여 경제적이면서도 효율적으로 송수신하도록 하는 고정 및 가변 전송속도 셀 구분 송수신장치를 제공함에 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. When the ATM network and the PSTN are interconnected and interworked, the present invention distinguishes between a fixed rate cell and a variable rate cell transmitted and received between the ATM network and the PSTN, and is economical and efficient. It is an object of the present invention to provide a fixed and variable transmission rate cell division transceiver for transmitting and receiving in a wireless manner.

이와같은 목적을 달성하기 위한 본 발명의 특징은, ATM망과 PSTN을 상호 접속하여 연동하는 경우 ATM망과 PSTN 사이에 입출력되는 셀을 송수신하기 위한 고정 및 가변 전송속도 셀 구분 송수신장치에 있어서, MPU(1)에서 발생된 가변 전송속도 셀과 E1프레이머(4)에서 발생된 고정 전송속도 셀을 ATM망측에 전송하는 경우에 셀 분리/취합부(2)에 의해 취합하여 SONET프레이머(3)로 전송하되 상기 고정 전송속도 셀이 하나라도 있으면 고정 전송속도 셀을 우선적으로 송신하고 상기 고정 전송속도 셀이 없는 경우에만 가변 전송속도 셀을 송신하며,A feature of the present invention for achieving the above object is, MPU in a fixed and variable transmission rate cell division transceiver for transmitting and receiving cells between the ATM network and the PSTN when the ATM network and the PSTN are interconnected to interwork When the variable rate cell generated in (1) and the fixed rate cell generated in the E1 framer 4 are transmitted to the ATM network side, they are collected by the cell separating / collecting unit 2 and transmitted to the SONET framer 3. However, if there is at least one fixed rate cell, the fixed rate cell is preferentially transmitted and the variable rate cell is transmitted only when there is no fixed rate cell.

상기 ATM망으로 부터의 셀을 수신하는 경우에 상기 SONET프레이머(3)에서 수신한 ATM셀 헤더의 경로비트가 '1'이면 상기 MPU(1)로 전송하고 상기 경로비트가 '0'이면 상기 E1프레이머(4)로 전송하는 데 있다.When receiving a cell from the ATM network, if the path bit of the ATM cell header received by the SONET framer is '1', the path bit is transmitted to the MPU 1, and if the path bit is '0', the E1 is transmitted. To the framer 4.

또한, 상기 MPU(1)에 의해 발생되는 가변 전송속도 셀을 ATM망측에 송신하는 경우 상기 상기 가변 전송속도 셀을 미리 메모리(5)에 써넣은후 제어 레지스터를 하나 증가시켜 폴링방식으로 셀을 송신한다.In addition, when the variable rate cell generated by the MPU 1 is transmitted to the ATM network side, the variable rate cell is written to the memory 5 in advance, and then a control register is incremented to transmit the cell in a polling manner. do.

한편, 상기 ATM망으로 부터 SONET프레이머(3)를 통해 수신되는 가변 전송속도 셀을 수신하는 경우, 상기 가변 전송속도 셀을 메모리(5)에 기록한후, 인터럽트를 발생하여 상기 MPU(1)에 셀이 있음을 통지하고, 그 이후에 계속 수신되는 셀을 유실하지 않고 상기 메모리(5)에 저장하는 인터럽트 방식으로 가변 전송속도 셀을 수신한다.On the other hand, when receiving the variable rate cell received from the ATM network through the SONET framer (3), after writing the variable rate cell in the memory (5), generates an interrupt to the cell in the MPU (1) A variable transmission rate cell is received in an interrupt manner for notifying that there is a message and storing it in the memory 5 without losing a cell continuously received thereafter.

도1은 본 발명에 따른 고정 및 가변 전송속도 셀 구분 송수신장치의 구성도.1 is a block diagram of a fixed and variable rate cell division transceiver according to the present invention.

도2는 가변 전송속도 트래픽의 송수신 경로를 나타낸 도.2 is a diagram illustrating a transmission / reception path of variable rate traffic.

도3은 고정 전송속도 트래픽의 송수신 경로를 나타낸 도.3 is a diagram illustrating a transmission / reception path of fixed rate traffic.

도4는 도1에 도시된 셀 분리/취합부의 상태 천이도.4 is a state transition diagram of the cell separating / collecting unit shown in FIG.

도5는 가변 전송속도 트래픽 송수신 경로의 구동을 설명하기 위한 개념도.5 is a conceptual diagram for explaining driving of a variable rate traffic transmission / reception path;

도6은 셀 송수신용 프로그램에서 사용하는 메모리 맵을 도시한 도.6 is a diagram showing a memory map used in a cell transmission / reception program.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : MPU 2 : 셀분리/취합부1: MPU 2: Cell separation / collection

3 : SONET 프레이머 4 : E1프레이머3: SONET framer 4: E1 framer

5 : 메모리5: memory

본 발명에 따른 고정 및 가변 전송속도 셀 구분 송수신장치는 도1에 도시된 바와같이 MPU(1), 셀분리/취합부(2), SONET 프레이머(3), E1프레이머(4) 및 메모리(5)를 구비하여 이루어진다. MPU(1)는 시스템 정보에 관한 가변 전송속도 트래픽을 가지는 셀들을 발생하여 도2와 같은 경로를 통하여 SONET프레이머(3)측으로 셀들을 보내며, 그와 동시에 SONET프레이머(3)에서 수신하는 셀들은 가변 전송속도 셀인지 고정 전송속도 셀인지를 판단하여 그 경로를 결정한다.As shown in FIG. 1, the fixed and variable transmission rate cell division transceiver according to the present invention includes an MPU 1, a cell separation / collecting unit 2, a SONET framer 3, an E1 framer 4, and a memory 5 as shown in FIG. ) Is made. The MPU 1 generates cells with variable rate traffic regarding system information and sends the cells to the SONET framer 3 through the path as shown in FIG. 2, and at the same time, the cells received by the SONET framer 3 are variable. The path is determined by determining whether it is a transmission rate cell or a fixed transmission rate cell.

MPU(1)에서 발생된 가변 전송속도 셀과 E1프레이머(4)에서 발생된 고정 전송속도 셀을 전송하는 경우, 셀 분리/취합부(2)에서 해당 셀들을 취합하여 SONET프레이머(3)로 전송한다. 이때, 송신 우선순위는 고정 전송속도 셀을 우선적으로 처리하는데, E1프레이머(4)에서 생성된 셀이 하나라도 있으면 이를 우선적으로 송신하고 이셀이 없는 경우에만 가변 전송속도 셀을 송신한다.When transmitting a variable rate cell generated in the MPU (1) and a fixed rate cell generated in the E1 framer (4), the cell separation / collection unit 2 collects the corresponding cells and transmits them to the SONET framer (3) do. At this time, the transmission priority is to process the fixed rate cell preferentially, if there is any cell generated in the E1 framer (4) preferentially transmit it, and the variable rate cell is transmitted only if there is no cell.

또한, 셀분리/취합부(2)는 SONET프레이머(3)에서 수신한 ATM셀 헤더의 3번째 바이트의 7번 비트(경로비트)가 '1'이면 MPU(1)로 전송하고 '0'이면 E1프레이머(4)로 전송하는데, 도4에 도시된 상태 천이도와 같은 방식으로 동작 수행한다.Further, the cell separation / collecting unit 2 transmits to the MPU 1 when bit 7 (path bit) of the third byte of the ATM cell header received from the SONET framer 3 is '1'. It transmits to the E1 framer 4, which operates in the same manner as the state transition diagram shown in FIG.

위와 같이 셀 우선순위를 정하는 이유는 고정 전송속도 셀의 최대 대역폭이 64Mbps를 넘지 않으므로 계산 결과 155Mbps의 대역폭 안에서 충분히 셀을 전송할 수 있기 때문이다. 한편, 집중되는 셀들을 주기적으로 트래픽을 낮게하여 시스템 자원을 효과적으로 활용하기 위하여 ATM셀을 수신 즉시 처리하지 않고 2.7μs마다 하나의 셀을 전송하는데, 이는 SONET프레이머(3) 내부에 세 셀 만을 저장할 수 있는 FIFO(도5의 송신 큐(TQ3), 수신 큐(RQ1))를 효율적으로 사용할 수 있는 방식으로, 이 조건이 없게 되면 송수신시에 셀을 유실할 우려가 있다.The reason for determining the cell priority as above is that since the maximum bandwidth of the fixed rate cell does not exceed 64 Mbps, the cell can be sufficiently transmitted within the bandwidth of 155 Mbps. On the other hand, in order to effectively utilize the system resources by periodically lowering the concentrated cells, one cell is transmitted every 2.7 μs without processing the ATM cell immediately. This means that only three cells can be stored inside the SONET framer 3. If the FIFOs (transmission queue TQ3 and reception queue RQ1 shown in Fig. 5) can be used efficiently, there is a possibility that the cell is lost during transmission and reception without this condition.

본 발명에서는 셀을 송신할때는 폴링(polling)방식으로 행하고, 셀을 수신할때는 인터럽트 방식을 사용하는데, 도5에서 셀 송신프로그램은 보내고자하는 데이타를 0x2000:0400에서 부터 큐 구조로 먼저 메모리에 써 넣은후 0x2000:0500번지의 송신 기록 포인터를 하나 증가시킨다(도6 참조). 이때에는 ATM셀 구조로 헤더 5바이트와 48바이트의 페이로드를 순차적으로 써 넣는다. 또한, 도5에서 셀 수신프로그램은 받고자하는 데이타를 0x2000:0500 번지의 수신 기록 포인터를 하나 증가시킨다(도6 참조). 이때는 ATM셀 구조로 헤더 5바이트와 48바이트의 페이로드를 순차적으로 읽어온다. 셀이 도착하면 하드웨어에서는 인터럽트를 발생시켜 시스템에 셀이 인가되어 있음을 통보한다.In the present invention, a cell is transmitted in a polling manner, and a cell is received in an interrupt manner. In FIG. 5, a cell transmitting program first writes data to be sent to memory in a queue structure from 0x2000: 0400. Thereafter, the transmission write pointer at address 0x2000: 0500 is increased by one (see Fig. 6). At this time, payloads of 5 bytes and 48 bytes of headers are sequentially written into the ATM cell structure. In addition, in Fig. 5, the cell receiving program increments the reception write pointer at 0x2000: 0500 to receive data (see Fig. 6). At this time, the payload of the header 5 bytes and 48 bytes is sequentially read in the ATM cell structure. When the cell arrives, the hardware issues an interrupt to notify the system that the cell is authorized.

이와같은 본 발명의 장치는 다음과 같이 동작한다.Such an apparatus of the present invention operates as follows.

MPU(1)는 시스템 전반의 제어용 데이타를 메모리(5)에 ATM셀 형태로 쌓아 저장한후, 도6의 메모리 맵에 따라 0x2000:0500의 송신 기록 포인터를 증가시킨다. 이때, 셀분리/취합부(2)는 2.7μs 마다 0x2000:0500의 제어정보를 읽어보아 송신 판독 포인터와 비교해서 그 값이 달라지면 하드웨어 동작으로 2.7μs내에 E1프레이머(4)에 쌓여있는 ATM셀들을 155Mbps UTP 링크로 보내는 기능을 수행한다. 여기서, 고려 할 사항은 E1프레이머(4)에서 64Mbps의 대역폭을 가진 고정 전송속도 셀이 있는지의 여부를 검사해야 하는데, 본 발명에서는 구현방법을 간단히 하기 위하여, E1프레이머(4)에서 생성되는 고정 전송속도 셀을 우선적으로 송신하게끔 처리한다.The MPU 1 accumulates and stores the system-wide control data in the memory 5 in the form of an ATM cell, and then increases the transmission write pointer of 0x2000: 0500 according to the memory map of FIG. At this time, the cell separating / collecting unit 2 reads the control information of 0x2000: 0500 every 2.7 μs and compares it with the transmission read pointer. Sends a 155Mbps UTP link. Here, the consideration should be checked whether there is a fixed rate cell having a bandwidth of 64 Mbps in the E1 framer 4, but in the present invention, to simplify the implementation method, the fixed transmission generated in the E1 framer 4 Process speed cells to be sent first.

이와같은 방식의 셀 송신 절차는 고정 전송속도의 셀이 큐(도5참조, E1프레이머와 셀분리/취합부 사이의 FIFO)에 있어서 FIFO 공백(empty)신호가 사라지면 보낼 셀이 있는 것으로 판단하여, 무조건 적으로 고정 전송속도의 셀을 송신하게 된다. 반면에 공백신호가 발생하면 대기중인 고정 전송속도의 셀이 없기때문에 셀분리/취합부(2)는 MPU(1)에서 생성된 가변 전송속도의 셀을 보낼 준비를 한다. 여기서 가변 전송속도 셀을 저장하는 메모리(5)가 16비트로 구성되어 있어서, 한번의 동작 사이클에 두 바이트를 처리하도록 구성하였다. 이 16비트 메모리(5)에 쌓인 가변 전송속도 셀은 공백신호가 사라지면 E1프레이머(4)의 공백신호가 발생한 것을 비교하여 가변 전송속도의 셀을 보내게 된다.In this manner, the cell transmission procedure determines that there is a cell to be transmitted when the FIFO empty signal disappears in the queue (see FIG. 5, FIFO between the E1 framer and the cell separator / collecting unit). Unconditionally, the cell of fixed transmission rate is transmitted. On the other hand, when a blank signal occurs, since there are no cells of a fixed transmission rate, the cell separating / collecting unit 2 prepares to send a cell of a variable transmission rate generated by the MPU 1. Here, the memory 5 storing the variable rate cell is composed of 16 bits, and is configured to process two bytes in one operation cycle. The variable rate cells stacked in the 16-bit memory 5 send cells of variable rate in comparison with the occurrence of the empty signal of the E1 framer 4 when the empty signal disappears.

이러한 절차로 보내진 셀들이 SONT프레이머(3)에 155Mbps의 전송률로 2.7μs마다 수신되게 된다. 셀분리/취합부(2)는 다시 SONET프레이머(3)의 공백신호가 발생하면 , 우선 ATM셀 헤더 두 바이트를 내부 레지스터에 저장한후 세번째 바이트의 7번 비트(도4; 경로비트)가 '0'이면 고정 전송속도 셀로 판단하고, '1'이면 가변 전송속도 셀로 판단하여, 경로비트가 '0'인 셀은 E1프레이머(4)로 보내고, 경로비트가 '1'인 셀은 MPU(1)로 보낸다(도4 참조).Cells sent by this procedure are received by the SONT framer 3 every 2.7 μs at a transmission rate of 155 Mbps. When the blank signal of the SONET framer 3 is generated again, the cell separating / collecting unit 2 stores two bytes of the ATM cell header in an internal register, and then bit 7 of the third byte (Fig. 4; path bit) becomes' 0. If it is ',' it is determined as a fixed rate cell, and if it is '1', it is determined as a variable rate cell, and the cell having the path bit of '0' is sent to the E1 framer 4, and the cell having the path bit of '1' is the MPU (1). (See Fig. 4).

MPU(1)로 보내는 셀을 메모리(5)에 써넣은후, 수신 기록 포인터를 하나 증가시키고, 이렇게 증가된 수신 기록 포인터와 수신 판독 포인터를 비교하여 서로 다르게 되면, MPU(1)에 인터럽트가 발생되어 가변 전송 셀이 대기중임을 시스템에 알린다(도5 참조). 이때, 2.7μs마다 셀들이 수신되므로 2.7μs마다 MPU(1)에 발생되는 인터럽트를 감소시키기 위하여 메모리(5)를 두어 한번의 인터럽트 발생으로 MPU(1)가 여러 셀을 수신할 수 있게한다. 이 메모리(5)는 MPU(1)에 대한 인터럽트 발생을 줄이고, MPU(1)가 인터럽트 마스크(Mask)시에 셀의 유실을 방지하는 용도로 사용된다. MPU(1)는 인터럽트가 발생되면 0x2000:0500의 데이타를 읽어서 수신 판독 포인터와 수신 기록 포인터가 다르면 수신 큐(RQ3)에 저장해 놓게된다(도5).After writing the cell to the MPU 1 into the memory 5, the receive write pointer is increased by one, and the increased receive write pointer and the receive read pointer are different from each other, and an interrupt occurs to the MPU 1. To inform the system that the variable transmission cell is waiting (see FIG. 5). At this time, since the cells are received every 2.7 μs, the memory 5 is placed in order to reduce the interrupt generated in the MPU 1 every 2.7 μs so that the MPU 1 can receive several cells with one interrupt. This memory 5 is used for reducing the occurrence of interruption to the MPU 1 and for preventing the loss of cells at the time of the interrupt mask of the MPU 1. When an interrupt occurs, the MPU 1 reads data of 0x2000: 0500 and stores it in the reception queue RQ3 when the reception read pointer and the reception write pointer are different (Fig. 5).

한편, 경로비트가 '0'인 고정 전송속도 셀인 경우, 저장된 두 바이트를 E1프레이머(4)에 보낸다.On the other hand, in the case of a fixed rate cell where the path bit is '0', two stored bytes are sent to the E1 framer 4.

본 발명의 동작은 2.7μs마다 주기적으로 반복되는데, 2.7μs의 주기를 셀분리/취합부(2)의 내부에서 시스템 클럭이 90회에 한번씩 셀 시작 신호를 만드는데, 이를 기준으로 2.7μs마다 도4의 상태마신이 주기적으로 실행된다.The operation of the present invention is repeated periodically every 2.7μs, the cycle of 2.7μs in the cell separating / collecting unit 2, the system clock generates a cell start signal once every 90 times, based on this Figure 4 every 2.7μs The state of is periodically executed.

E1 프레이머(4)에서 받은 음성정보들을 ATM셀 단위로 생성하고, 여기서 생성된 ATM셀들은 도5에서 표시된 송신 큐(TQ2)를 통하여 셀분리/취합부(2)측에 보내진다. 이의 역과정으로 SONET프레이머(3)로 부터 수신한 셀에서 셀분리/취합부(2)가 고정 전송속도 셀을 추출하여 E1프레이머(4)로 보내고, E1프레이머(4)는 해당 셀을 다시 PSTN망으로 32채널의 E1에 음성정보를 실어 보내게 된다.Voice information received from the E1 framer 4 is generated in units of ATM cells, where the generated ATM cells are sent to the cell separation / collecting unit 2 side via the transmission queue TQ2 shown in FIG. In the reverse process, the cell separating / collecting unit 2 extracts the fixed transmission rate cell from the cell received from the SONET framer 3 and sends it to the E1 framer 4, and the E1 framer 4 sends the cell back to the PSTN. The voice information is sent to E1 of 32 channels through the network.

상술한 바와같이, 본 발명은 ATM망과 PSTN을 상호 접속하여 연동하는 경우 ATM망과 PSTN 사이에 송수신되는 고정 전송속도 셀과 가변 전송속도 셀을 셀분리/취합부에 의해 구분하여 송수신할 수 있는데 해당 셀분리/취합부는 FPGA에 의하여 용이하게 구현할 수 있어 경제성있게 회로구현할 수 있으며, 2.7μs마다 셀이 수신되더라도 한번의 인터럽트 발생으로 여러개의 셀을 처리하므로 시스템의 부하를 감소시키면서 셀을 효율적으로 송수신 처리 하게된다.As described above, in the present invention, when the ATM network and the PSTN are interconnected to interwork, the fixed rate cell and the variable rate cell transmitted / received between the ATM network and the PSTN may be divided and transmitted and received by the cell separating / collecting unit. The cell separation / aggregation unit can be easily implemented by FPGA, which can be economically implemented.Even if a cell is received every 2.7μs, it processes multiple cells with one interrupt generation, thus efficiently transmitting and receiving cells while reducing the load on the system. Will be processed.

Claims

In the fixed and variable transmission rate cell division transceiver for transmitting and receiving cells between the ATM network and the PSTN when the ATM network and the PSTN are interconnected to each other,

When the variable rate cell generated in the MPU 1 and the fixed rate cell generated in the E1 framer 4 are transmitted to the ATM network side, they are collected by the cell separating / collecting unit 2 and sent to the SONET framer 3. If there is at least one fixed rate cell, the fixed rate cell is preferentially transmitted, and the variable rate cell is transmitted only when there is no fixed rate cell.

When receiving a cell from the ATM network, if the path bit of the ATM cell header received by the SONET framer is '1', the path bit is transmitted to the MPU 1, and if the path bit is '0', the E1 is transmitted. Fixed and variable transmission rate cell division transceiver characterized in that the transmission to the framer (4).

The method of claim 1,

When the variable rate cell generated by the MPU 1 is transmitted to the ATM network side, the variable rate cell is written to the memory 5 in advance, and the control register is incremented to transmit the cell in a polling manner. Fixed and variable transmission rate cell division transceiver.

The method of claim 1,

When receiving the variable rate cell received from the ATM network via the SONET framer 3, after writing the variable rate cell to the memory 5, an interrupt is generated and there is a cell in the MPU 1. And a variable transmission rate cell type transmission / reception device, characterized in that for receiving a variable transmission rate cell in an interrupt manner for storing in the memory (5) without losing a cell continuously received thereafter.