KR19990061360A

KR19990061360A - Device for transmitting and receiving asynchronous transmission mode cell

Info

Publication number: KR19990061360A
Application number: KR1019970081619A
Authority: KR
Inventors: 김용길
Original assignee: 김덕중; 사단법인 고등기술연구원 연구조합
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 1999-07-26

Abstract

본 발명은 비동기식 전송 모드 계층별 에이직(ASIC(Application-Specific Integrated Circuit), 응용 주문형 집적 회로)을 구동시켜 비동기식 전송 모드 셀을 송·수신하도록하는 비동기식 전송 모드 셀을 송·수신하는 장치에 관한 것으로, 종래의 기술에 있어서는 지역 메모리(local memory)로 사용되는 SRAM과 연결된 메모리 정합 장치는 에이직과 연결되어 있으며 에이직은 PCI 버스를 통하여 연결된 시스템의 요구 사항을 처리해야 하며 셀 단위로 분할하는 분할 장치와 셀을 조립하는 조립 장치의 요구 사항도 처리해야 하기 때문에 이를 위한 복잡한 회로가 필요할 뿐만아니라, SRAM의 전송로는 한 개이므로 데이터 전송시 병목 현상이 발생하기가 쉽기 때문에 데이터를 고속으로 처리하기가 어려운 결점이 있었다. 본 발명은 두얼 포트 램(16)을 이용하여 비동기식 전송 모드 계층별 에이직(12)을 구동시켜 메모리로 인한 병목 현상 없이 비동기식 전송 모드 셀을 송·수신하도록 한다. 따라서 데이터를 고속으로 처리할 수 있으며, 종래의 기술에서와 같은 PCI 접속 회로 내의 FIFO를 사용하지 않기 때문에 에이직(12)의 전체 크기가 줄어들고 제조 비용도 감소되므로 상술한 결점을 개선시킬 수 있는 것이다.The present invention relates to an apparatus for transmitting and receiving an asynchronous transmission mode cell for driving an asynchronous transmission mode cell by driving an asynchronous transmission mode hierarchical application (ASIC). In the prior art, the memory matching device connected to SRAM used as local memory is connected to AIZ, which must handle the requirements of the system connected through the PCI bus, and divides cell by cell. In addition to the requirements of the assembly unit for assembling the splitter and the cell, complex circuits are not only required for this, but since the SRAM has only one transmission path, it is easy to cause bottlenecks in data transmission, thereby processing data at high speed. There was a defect that was difficult to do. In the present invention, the dual port RAM 16 drives the asynchronous transmission mode hierarchical AI 12 to transmit and receive an asynchronous transmission mode cell without a bottleneck caused by memory. Therefore, the data can be processed at high speed, and since the FIFO is not used in the PCI connection circuit as in the prior art, the overall size of the AIZ 12 is reduced and the manufacturing cost is reduced, thereby improving the above-described drawbacks. .

Description

Device for transmitting and receiving asynchronous transmission mode cell

본 발명은 비동기식 전송 모드 셀(asynchronous transfer mode cell)을 송·수신하는 장치에 관한 것으로서, 특히 비동기식 전송 모드 계층별 에이직(ASIC(Application-Specific Integrated Circuit), 응용 주문형 집적 회로)을 구동시켜 비동기식 전송 모드 셀을 송·수신하도록하는 비동기식 전송 모드 셀을 송·수신하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for transmitting and receiving an asynchronous transfer mode cell. In particular, the present invention relates to an asynchronous transfer mode layer-based ASI (Application-Specific Integrated Circuit (ASIC)). An apparatus for transmitting and receiving an asynchronous transmission mode cell for transmitting and receiving a transmission mode cell.

이와 관련하여, 종래의 기술에 따른 SRAM(Static Random Access Memory)을 이용하여 비동기식 전송 모드 계층별 에이직을 구동시켜 비동기식 전송 모드 셀을 송·수신하는 장치를 보면 다음과 같다.In this regard, a device for transmitting and receiving asynchronous transfer mode cells by driving asynchronous transfer mode hierarchies using static random access memory (SRAM) according to the related art is as follows.

먼저, 비동기식 전송 모드 계층별 에이직은 외부의 PCI 버스(Peripheral Component Interconnect bus)를 접속하기 위한 회로가 내장되어 있는데 즉, PCI 버스의 데이터 전송률이 에이직 내부의 데이터 전송률보다 높기 때문에 FIFO(First-In First-Out) 두 개를 내장하여 버퍼(buffer)로 사용한다.First, aiZ for each asynchronous transmission mode layer has a circuit for connecting an external Peripheral Component Interconnect bus (PCI). That is, since the data transfer rate of the PCI bus is higher than the data transfer rate inside the AIZ, FIFO (First- In First-Out) is built in and used as a buffer.

그 두 개의 FIFO 중에서 하나는 에이직에서 PCI 버스로 데이터를 전송하는데 사용하고 다른 하나는 PCI 버스에서 에이직으로 데이터를 전송하는데 사용한다.One of the two FIFOs is used to transfer data from AIZ to the PCI bus, and the other is used to transfer data from the PCI bus to AIZ.

또한, 에이직은 구동시 필요한 데이터 및 정보를 저장하기 위하여 메모리 정합 장치를 통하여 외부로 접속되는 지역 메모리(local memory)를 사용하는데 그 지역 메모리로는 주로 SRAM이 사용된다.In addition, AIZ uses a local memory that is externally connected through a memory matching device to store data and information required for driving. SRAM is mainly used as the local memory.

즉, 에이직은 동작중에 계속하여 상술한 SRAM에 읽기와 쓰기를 수행하고 에이직과 연결된 시스템도 PCI 버스를 통해 SRAM에 계속해서 읽기와 쓰기를 수행한다.That is, AIZ continuously reads and writes to the above-described SRAM during operation, and the system connected to AIZ continues to read and write to SRAM through the PCI bus.

그러나, 이와 같은 종래의 기술에 있어서는 지역 메모리로 사용되는 SRAM과 연결된 메모리 정합 장치는 에이직과 연결되어 있으며 에이직은 PCI 버스를 통하여 연결된 시스템의 요구 사항을 처리해야 하며 셀 단위로 분할하는 분할 장치와 셀을 조립하는 조립 장치의 요구 사항도 처리해야 하기 때문에 이를 위한 복잡한 회로가 필요할 뿐만아니라, SRAM의 전송로는 한 개이므로 데이터 전송시 병목 현상이 발생하기가 쉽기 때문에 데이터를 고속으로 처리하기가 어려운 결점이 있었다.However, in this conventional technology, the memory matching device connected to SRAM used as local memory is connected to AIZ, which needs to handle the requirements of the system connected through the PCI bus and divides into cell units. In addition to the requirements of the assembly device for assembling cells and cells, a complicated circuit for this is required. In addition, since there is only one transmission line for SRAM, bottlenecks are likely to occur during data transmission, thereby making it difficult to process data at high speed. There was a difficult flaw.

본 발명은 상술한 결점을 개선하기 위하여 안출한 것으로서, 두얼 포트 램(Dual-Port RAM; DPRAM)을 이용하여 비동기식 전송 모드 계층별 에이직을 구동시켜 메모리로 인한 병목 현상 없이 비동기식 전송 모드 셀을 송·수신하도록하는 비동기식 전송 모드 셀을 송·수신하는 장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-described drawbacks, and uses a dual-port RAM (DPRAM) to drive asynchronous transfer mode hierarchical AIZ to transmit an asynchronous transfer mode cell without a bottleneck caused by memory. It is an object of the present invention to provide an apparatus for transmitting and receiving asynchronous transmission mode cells to be received.

이와 같은 목적을 달성하기 위한 본 발명은 PCI 버스를 타측과 정합시키는 PCI 정합부와, 상기 PCI 정합부를 통해 인가되는 데이터를 쓰거나 상기 PCI 정합부에 데이터를 인가하는 두얼 포트 램과, 상기 PCI 정합부와 연결되지 않은 상기 두얼 포트 램의 타측의 데이터 출입을 정합하는 메모리 정합부와, 상기 메모리 정합부를 통해 상기 두얼 포트 램으로부터 데이터를 받아 비동기식 전송 모드 셀 신호로 분할하여 출력하는 분할부와, 비동기식 전송 모드 셀 신호를 인가받아 헤더(header)를 제거하고 나머지 유효 부하(payload)를 상기 메모리 정합부를 통해 상기 두얼 포트 램에 인가하는 조립부와, 상기 분할부의 출력측과 상기 조립부의 입력측을 비동기식 전송 모드 망(asynchronous transfer mode network)에 정합시키는 물리 정합부를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, a PCI matching unit for matching a PCI bus with another side, a dual port RAM for writing data applied to the PCI matching unit or applying data to the PCI matching unit, and the PCI matching unit A memory matching unit for matching data access from the other side of the dual port RAM which is not connected to the second port; a dividing unit receiving data from the dual port RAM through the memory matching unit and dividing the data into an asynchronous transmission mode cell signal; An assembling unit which receives a mode cell signal, removes a header, and applies a remaining payload to the dual port RAM through the memory matching unit; and an output side of the division unit and an input side of the assembly unit in an asynchronous transmission mode. And a physical matching unit for matching to an asynchronous transfer mode network. The.

도 1은 본 발명에 따른 비동기식 전송 모드 셀을 송·수신하는 장치의 일 실시 예를 나타낸 블록도.1 is a block diagram showing an embodiment of an apparatus for transmitting and receiving an asynchronous transmission mode cell according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

10 : PCI 버스 12 : 에이직10: PCI bus 12: AIZ

14 : PCI 정합부 16 : 두얼 포트 램14 PCI Matching Unit 16 Dual Port RAM

18 : 메모리 정합부 20 : 분할부18: memory matching section 20: division section

22 : 조립부 24 : 물리 정합부22: assembly portion 24: physical matching portion

이하, 상술한 목적을 달성하기 위한 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention for achieving the above object in detail.

도 1은 본 발명에 따른 비동기식 전송 모드 셀을 송·수신하는 장치의 일 실시 예를 나타낸 블록도로, 에이직(12)화된 PCI 정합부(14)는 호스트(host)측의 PCI 버스(10)를 두얼 포트 램(16)과 정합시킨다.1 is a block diagram showing an embodiment of a device for transmitting and receiving an asynchronous transmission mode cell according to the present invention, PCI 12 unitized 14 is a PCI bus 10 of the host (host) side Align with the dual port RAM (16).

다음, 두얼 포트 램(16)은 PCI 정합부(14)를 통해 인가되는 호스트측으로부터의 에이직(12)의 동작에 관한 데이터 또는 패킷 데이터(packet data)를 쓰거나 PCI 정합부(14)를 통해 호스트측으로 에이직(12)의 동작에 관한 데이터 또는 패킷 데이터로의 조립을 위한 데이터를 인가한다.Next, the dual port RAM 16 writes data or packet data relating to the operation of the AIZ 12 from the host side applied through the PCI matching unit 14 or via the PCI matching unit 14. Data relating to the operation of AC12 or packet data is assembled to the host side.

또한, 메모리 정합부(18)는 PCI 정합부(14)와 연결되지 않은 두얼 포트 램(16)의 타측의 데이터 출입을 정합한다.In addition, the memory matching unit 18 matches data access from the other side of the dual port RAM 16 not connected with the PCI matching unit 14.

즉, 분할부(20)는 메모리 정합부(18)를 통해 두얼 포트 램(16)으로부터 패킷 데이터를 받아 비동기식 전송 모드 셀 신호(헤더 5 바이트와 유효 부하 48 바이트로 이루어지는 53 바이트의 신호)로 분할하여 물리 정합부(24)를 통해 비동기식 전송 모드 망으로 출력한다.That is, the divider 20 receives the packet data from the dual port RAM 16 through the memory matcher 18 and divides the packet data into an asynchronous transfer mode cell signal (a 53-byte signal composed of 5 bytes of header and 48 bytes of effective load). The physical matching unit 24 outputs the asynchronous transmission mode network.

그리고 조립부(22)는 물리 정합부(24)를 통해 비동기식 전송 모드 망으로부터 53 바이트의 비동기식 전송 모드 셀 신호를 인가받아 5 바이트의 헤더를 제거하고 나머지 48 바이트의 유효 부하를 메모리 정합부(18)를 통해 두얼 포트 램(16)에 인가한다.The assembling unit 22 receives 53 bytes of asynchronous transmission mode cell signals from the asynchronous transmission mode network through the physical matching unit 24 to remove 5 bytes of headers, and loads the remaining 48 bytes of effective load into the memory matching unit 18. Is applied to the dual port RAM 16.

이상에서 설명한 바와 같이 본 발명은 두얼 포트 램(16)을 이용하여 비동기식 전송 모드 계층별 에이직(12)을 구동시켜 메모리로 인한 병목 현상 없이 비동기식 전송 모드 셀을 송·수신하도록함으로써 데이터를 고속으로 처리할 수 있으며, 종래의 기술에서와 같은 PCI 접속 회로 내의 FIFO를 사용하지 않기 때문에 에이직(12)의 전체 크기가 줄어들고 제조 비용도 감소되는 효과가 있다.As described above, according to the present invention, the dual port RAM 16 drives the asynchronous transmission mode hierarchical block 12 to transmit and receive the asynchronous transmission mode cell without a bottleneck caused by memory. It can be processed, and since the FIFO is not used in the PCI connection circuit as in the prior art, the overall size of AIZ 12 is reduced and the manufacturing cost is also reduced.

Claims

A PCI matching unit for matching the PCI bus with the other side;

A dual port RAM for writing data applied through the PCI matching unit or applying data to the PCI matching unit;

A memory matching unit for matching data access from the other side of the dual port RAM not connected with the PCI matching unit;

A divider configured to receive data from the dual port RAM through the memory matcher and divide the data into an asynchronous transmission mode cell signal and output the divided signal;

An assembly unit receiving the asynchronous transmission mode cell signal to remove the header and applying the remaining effective load to the dual port RAM through the memory matching unit;

An apparatus for transmitting and receiving an asynchronous transmission mode cell comprising a physical matching unit for matching the output side of the division unit and the input side of the assembly unit to an asynchronous transmission mode network.

The method of claim 1,

And said PCI matching section, said memory matching section, said dividing section, and said assembling section are adapted.