KR19990059996A - Liquid crystal display device and driving method thereof - Google Patents

Liquid crystal display device and driving method thereof Download PDF

Info

Publication number
KR19990059996A
KR19990059996A KR1019970080214A KR19970080214A KR19990059996A KR 19990059996 A KR19990059996 A KR 19990059996A KR 1019970080214 A KR1019970080214 A KR 1019970080214A KR 19970080214 A KR19970080214 A KR 19970080214A KR 19990059996 A KR19990059996 A KR 19990059996A
Authority
KR
South Korea
Prior art keywords
voltage
gate
pixel electrode
generating
electrode
Prior art date
Application number
KR1019970080214A
Other languages
Korean (ko)
Other versions
KR100476598B1 (en
Inventor
안현선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970080214A priority Critical patent/KR100476598B1/en
Publication of KR19990059996A publication Critical patent/KR19990059996A/en
Application granted granted Critical
Publication of KR100476598B1 publication Critical patent/KR100476598B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 다수의 게이트선과, 게이트선에 절연되어 교차하는 다수의 데이터선과, 게이트 전극, 소스 전극과 드레인 전극에 각각 게이트선, 데이터선과 화소 전극이 연결되는 다수의 박막 트랜지스터를 포함하며, 또한 게이트 구동부, 계단 전압 발생부, 소스 구동부를 포함하는 액정 표시 장치 및 그 구동 방법에 관한 것이다. 게이트 구동부는 박막 트랜지스터를 온 또는 오프시키기 위한 게이트 온/오프 전압을 게이트선에 인가하며, 계단 전압 발생부는 데이터선에 인가하기 위한 제1 전압과 제2 전압을 포함하는 계단 전압을 발생시킨다. 이 계단 전압은 소스 구동부에 입력되며 소스 구동부는 이 계단 전압을 데이터선에 인가한다. 이때 제1 전압이 먼저 화소 전극에 인가되어 화소 전극을 미리 충전시키며, 그리고 나서 제2 전압이 화소 전극에 최종적으로 인가된다. 이와 같이 하여 화소에 충전되는 시간을 줄일 수 있다.The present invention includes a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, and a plurality of thin film transistors each having a gate line, a data line, and a pixel electrode connected to the gate electrode, the source electrode, and the drain electrode. A liquid crystal display including a driver, a step voltage generator, and a source driver, and a driving method thereof. The gate driver applies a gate on / off voltage for turning on or off the thin film transistor to the gate line, and the step voltage generator generates a step voltage including a first voltage and a second voltage for applying to the data line. This step voltage is input to the source driver, and the source driver applies this step voltage to the data line. In this case, the first voltage is first applied to the pixel electrode to charge the pixel electrode in advance, and then the second voltage is finally applied to the pixel electrode. In this manner, the time for charging the pixel can be reduced.

Description

액정 표시 장치 및 그의 구동 방법Liquid crystal display device and driving method thereof

본 발명은 액정 표시 장치(liquid crystal display; 이하 'LCD'라 함) 장치 및 그 구동 방법에 관한 것으로서, 특히 계단 모양의 데이터 전압을 인가함으로써 게이트 온 시간을 줄이고, 이에 따라 LCD 패널의 플리커(flicker) 현상을 방지하기 위한 액정 표시 장치 및 그의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display (LCD) device and a driving method thereof, and in particular, reduces gate-on time by applying a stepped data voltage, thereby flickering the LCD panel. The present invention relates to a liquid crystal display and a driving method thereof for preventing the phenomenon.

LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.An LCD is a display device that obtains a desired image signal by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field.

이러한 LCD의 기판 위에는 서로 평행한 복수의 게이트선과 이 게이트선에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역이 하나의 화소를 형성한다. 게이트선과 데이터선이 교차하는 부분에 박막 트랜지스터(thin film transistor; 이하 'TFT'라 함)가 형성되며, TFT의 게이트, 소스, 드레인에는 각각 게이트 전극, 소스 전극, 드레인 전극이 연결된다. 드레인 전극에는 화소 전극이 연결되며, 화소 전극과 공통 전극이 형성되는 대향 기판 사이에 액정 물질이 주입된다.A plurality of gate lines parallel to each other and a plurality of data lines insulated from and intersecting the gate lines are formed on the substrate of the LCD, and an area surrounded by the gate lines and the data lines forms one pixel. A thin film transistor (hereinafter referred to as TFT) is formed at a portion where the gate line and the data line cross each other, and a gate electrode, a source electrode, and a drain electrode are connected to the gate, source, and drain of the TFT, respectively. The pixel electrode is connected to the drain electrode, and a liquid crystal material is injected between the pixel electrode and the opposite substrate on which the common electrode is formed.

이와 같은 LCD 패널의 동작을 설명하면 다음과 같다.Referring to the operation of the LCD panel as follows.

먼저, 표시하고자 하는 게이트선에 연결된 게이트 전극에 게이트 온 전압을 인가하여 TFT를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극에 인가하여 이 데이터 전압을 드레인 전극에 인가하도록 한다. 그러면, 데이터 전압이 화소 전극에 전달되고, 화소 전극과 공통 전극의 전위차에 의해 전계가 형성된다. 이 전계의 세기는 데이터 전압의 크기에 의해 조절되며, 이 전계의 세기에 의해 기판에 투과되는 빛의 양이 조절된다.First, the TFT is turned on by applying a gate-on voltage to a gate electrode connected to the gate line to be displayed, and then a data voltage representing an image signal is applied to the source electrode to apply the data voltage to the drain electrode. Then, the data voltage is transmitted to the pixel electrode, and an electric field is formed by the potential difference between the pixel electrode and the common electrode. The intensity of this electric field is controlled by the magnitude of the data voltage, and the amount of light transmitted to the substrate is controlled by the intensity of this electric field.

도1은 LCD 패널의 한 화소의 등가회로를 나타낸다.1 shows an equivalent circuit of one pixel of an LCD panel.

도1에 도시한 바와 같이, 데이터선(Dn)과 게이트선(Gn)에 각각 TFT의 소스 전극과 게이트 전극이 연결되며, TFT의 드레인 전극에는 화소 전극(도시하지 않음)이 연결된다.As shown in Fig. 1, a source electrode and a gate electrode of the TFT are connected to the data line Dn and the gate line Gn, respectively, and a pixel electrode (not shown) is connected to the drain electrode of the TFT.

화소 전극과 공통 전극(COM) 사이에 액정 커패시터(Ccl)가 형성되고 화소 전극과 전단 게이트선(Gn-1) 사이에 유지 커패시터(Cst)가 형성된다. 또한, 게이트 전극과 드레인 전극의 오정렬에 기인한 기생 커패시터(Cgd)가 생긴다. 액정 커패시터(Ccl)와 유지 커패시터(Cst)는 TFT LCD가 구동해야 하는 부하로서 작용한다.The liquid crystal capacitor Ccl is formed between the pixel electrode and the common electrode COM, and the storage capacitor Cst is formed between the pixel electrode and the front gate line Gn-1. In addition, a parasitic capacitor Cgd is generated due to misalignment of the gate electrode and the drain electrode. The liquid crystal capacitor Ccl and the sustain capacitor Cst serve as loads that the TFT LCD should drive.

도1에서, 게이트 온 전압에 의해 TFT가 온 상태로 된 경우에 TFT의 소스에 인가된 데이터 전압은 드레인을 통해 액정 커패시터(Ccl) 및 유지 커패시터(Cst)에 인가된다. 이때 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 유지되어야 하나, 게이트와 드레인 사이에 있는 기생 커패시터에 의해 데이터 전압은 dVp만큼의 전압 왜곡이 생기게 된다. 이 dVp는 다음의 식에 의해 구해진다.In Fig. 1, when the TFT is turned on by the gate on voltage, the data voltage applied to the source of the TFT is applied to the liquid crystal capacitor Ccl and the sustain capacitor Cst through the drain. At this time, the applied voltage must be maintained even after the TFT is turned off, but the parasitic capacitor between the gate and the drain causes the data voltage to be distorted by dVp. This dVp is obtained by the following equation.

.....(1) .....(One)

여기서, dVg는 게이트 전압의 변화량을 의미한다.Here, dVg means the amount of change in the gate voltage.

이 전압 왜곡은 데이터 전압의 극성에 관계없이 항상 화소 전극의 전압에 대하여 아래 방향으로 작용하는 값이기 때문에 화소에 실제로 인가되는 전압은 데이터 전압보다 dVp 만큼 낮게 된다.Since the voltage distortion is a value that always acts downward with respect to the voltage of the pixel electrode regardless of the polarity of the data voltage, the voltage actually applied to the pixel is lower by dVp than the data voltage.

이와 같은, 데이터 전압 왜곡 dVp를 킥백(kick back) 전압이라고 하며, 이 킥백 전압은 플리커 발생의 한 원인이 된다.This data voltage distortion dVp is called a kickback voltage, which is one cause of flickering.

TFT LCD를 구동함에 있어, 킥백 전압을 감소시키기 위한 여러 가지 방법이 강구되어 사용되고 있으며, 이런 방법 중의 하나로서 현재 게이트 전압의 온(on) 구간에서 오프(off) 구간으로 전압을 다운시킬 때 한 번에 다운시키는 것이 아니라 여러 단계를 가지고 다운시켜서 화소에 미치는 영향을 최소화시키는 방법이 사용되고 있다.In driving TFT LCDs, various methods for reducing kickback voltage have been devised and used. One of these methods is to turn down the voltage from the on gate to the off gate. A method of minimizing the effect on the pixel by using the step down rather than down is being used.

즉, 게이트 온 전압을 게이트 오프 전압으로 한 번에 다운시키면, 식(1)의 dVg가 커져 결국 킥백 전압이 크게 되지만, 여러 단계에 걸쳐 전압을 다운시키면 각각의 단계에서의 dVg가 작아져 킥백 전압에 의한 영향을 최소화할 수 있다. 이 dVg는 게이트 온 전압에서 게이트 오프 전압으로 다운시키는 단계를 많이 하면 할수록 작게 할 수 있고, 이에 따라 킥백 전압에 의한 영향을 더욱 감소시킬 수 있다.In other words, if the gate-on voltage is lowered to the gate-off voltage at once, the dVg of Equation (1) becomes large and the kickback voltage becomes large, but if the voltage is lowered over several steps, the dVg in each phase becomes smaller and the kickback voltage Minimize the impact by This dVg can be made smaller as more steps are taken from the gate-on voltage to the gate-off voltage, thereby further reducing the influence of the kickback voltage.

그러나, TFT LCD가 점차 고정세화됨에 따라 게이트 온 전압에서 게이트 오프 전압에 이르는 시간이 점차 짧아지게 되기 때문에, 게이트 온 전압에서 게이트 오프 전압으로 다운시키는 단계를 많이 하는 것은 한계가 있다는 문제점이 있다.However, as the TFT LCD becomes increasingly finer, the time from the gate on voltage to the gate off voltage is gradually shortened, so there is a problem in that it is limited to perform many steps from the gate on voltage to the gate off voltage.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 데이터 전압이 화소 전극에 충전되는 시간을 단축시켜 게이트 온 구간을 적게 하고 이에 따라 게이트 온 전압에서 게이트 오프 전압에 이르는 시간을 길게 함으로써 게이트 온 전압에서 게이트 오프 전압으로 전환하는 단계를 많이 거치도록 하여 킥백 전압에 의한 영향을 최소화하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and shortens the time for which the data voltage is charged to the pixel electrode, thereby reducing the gate-on period, thereby increasing the time from the gate-on voltage to the gate-off voltage. This is to minimize the effect of the kickback voltage by going through the step of switching to the gate-off voltage.

도1은 액정 표시 장치 패널의 한 화소의 등가회로를 나타내는 도면이다.1 is a diagram showing an equivalent circuit of one pixel of a liquid crystal display panel.

도2는 화소에 인가되는 전압의 파형을 나타내는 도면이다.2 is a diagram illustrating waveforms of voltages applied to pixels.

도3은 본 발명의 실시예에서 사용되는 계단 모양의 데이터 전압을 나타내는 도면이다.3 is a diagram showing a stepped data voltage used in the embodiment of the present invention.

도4는 도3의 데이터 전압을 인가하기 위한 액정 표시 장치의 블록도이다.FIG. 4 is a block diagram of a liquid crystal display for applying the data voltage of FIG. 3.

도5는 도4의 계단 전압 발생부를 개략적으로 나타내는 도면이다.FIG. 5 is a diagram schematically illustrating the step voltage generator of FIG. 4. FIG.

도6은 도4의 계단 전압 발생부를 상세하게 나타내는 도면이다.FIG. 6 is a diagram illustrating in detail a step voltage generator of FIG. 4.

상기한 목적을 달성하기 위한 본 발명의 액정 표시 장치에 의하면,According to the liquid crystal display device of the present invention for achieving the above object,

다수의 게이트선과, 게이트선에 절연되어 교차하는 다수의 데이터선과, 게이트선, 데이터선, 화소 전극에 각각 게이트 전극, 소스 전극, 드레인 전극이 연결되는 다수의 박막 트랜지스터를 포함하며, 또한 게이트 구동부, 계단 전압 발생부, 소스 구동부를 포함한다.A plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, a plurality of thin film transistors each having a gate electrode, a source electrode, and a drain electrode connected to the gate line, the data line, and the pixel electrode; And a step voltage generator and a source driver.

게이트 구동부는 박막 트랜지스터를 온 또는 오프시키기 위한 게이트 온/오프 전압을 게이트선에 인가하며, 계단 전압 발생부는 데이터선에 인가하기 위한 계단 전압을 발생시킨다. 이 계단 전압은 소스 구동부에 입력되며 소스 구동부는 이 계단 전압을 데이터선에 인가한다.The gate driver applies a gate on / off voltage for turning on or off the thin film transistor to the gate line, and the step voltage generator generates a step voltage for applying the data line. This step voltage is input to the source driver, and the source driver applies this step voltage to the data line.

여기서, 계단 전압은 제1 전압과 제2 전압으로 이루어지는데, 제1 전압은 화소 전극에 먼저 인가되어 화소 전극을 미리 충전시키기 위한 것이며, 제2 전압은 화소 전극에 최종적으로 인가되는 전압이다.Here, the step voltage is composed of a first voltage and a second voltage. The first voltage is applied to the pixel electrode first to charge the pixel electrode in advance, and the second voltage is the voltage applied finally to the pixel electrode.

이때, 계단 전압 발생부는 제1 전압을 발생하기 위한 충전 전압 발생부, 제2 전압을 발생하기 위한 계조 전압 발생부와, 제1 전압과 제2 전압을 선택하기 위한 선택부를 포함하는 것이 바람직하다.In this case, the step voltage generator may include a charging voltage generator for generating the first voltage, a gray voltage generator for generating the second voltage, and a selection unit for selecting the first voltage and the second voltage.

한편, 본 발명의 액정 표시 장치의 구동 방법에 의하면,On the other hand, according to the driving method of the liquid crystal display device of this invention,

각각 박막 트랜지스터를 온 또는 오프시키기 위한 게이트 온/오프 전압을 게이트선에 인가하는 단계와, 계단 전압을 발생시키는 단계와, 계단 전압을 데이터선에 인가하는 단계를 포함한다.Applying a gate on / off voltage to the gate line for turning the thin film transistor on or off, generating a step voltage, and applying a step voltage to the data line, respectively.

여기서, 계단 전압을 발생시키는 단계는 화소 전극에 먼저 인가되어 화소 전극을 미리 충전시키기 위한 제1 전압을 발생하는 단계와, 상기 화소 전극에 최종적으로 인가되는 제2 전압을 발생하는 단계로 이루어진다.The generating of the staircase voltage may include generating a first voltage applied to the pixel electrode first to charge the pixel electrode in advance, and generating a second voltage finally applied to the pixel electrode.

이하, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

TFT-LCD에서 게이트 온 전압이 인가된 게이트선에 일정한 데이터 전압을 가하는 경우에, 데이터선의 RC 지연에 의해 화소에 충전되는 전압은 시간에 따른 지수함수 형태로 나타나게 된다.When a constant data voltage is applied to the gate line to which the gate-on voltage is applied in the TFT-LCD, the voltage charged to the pixel by the RC delay of the data line is expressed in the form of an exponential function over time.

이와 같은 화소에 인가되는 전압의 파형을 도1에 도시하였다.The waveform of the voltage applied to such a pixel is shown in FIG.

도2에 도시한 바와 같이, 게이트 온 전압이 인가된 게이트선에 크기가 다른 데이터 전압 V1, V2(V1 〉V2)이 인가되었다고 하면, 화소에 충전되는 전압 Vp1, Vp2은 지수 함수적으로 증가하게 된다.As shown in Fig. 2, when data voltages V1 and V2 (V1 > V2) having different magnitudes are applied to the gate line to which the gate-on voltage is applied, the voltages Vp1 and Vp2 charged to the pixels increase exponentially. do.

이때, 화소에 충전된 전압 Vp1, Vp2은 초기 전압을 0으로 가정한 경우 다음의 식으로 각각 구해진다.At this time, the voltages Vp1 and Vp2 charged in the pixel are respectively obtained by the following equations when the initial voltage is assumed to be zero.

Vp1=V1(1-e-t/τ)Vp1 = V1 (1-e -t / τ )

Vp2=V2(1-e-t/τ)Vp2 = V2 (1-e -t / τ )

여기서, τ는 시정수 값으로, 데이터선의 저항과 커패시터의 곱으로 구해진다.Τ is a time constant and is obtained by multiplying the resistance of the data line and the capacitor.

도2에서, ta 시간이 경과한 후에 각각 화소에 인가된 전압 Vp1, Vp2을 비교하면, 데이터 전압이 V1인 경우가 V2인 경우보다 더 충전되었음을 알 수 있다. 즉, 인가되는 데이터 전압이 크면 클수록 화소 전극에 충전되는 전압이 크다는 것을 알 수 있다.In FIG. 2, when the voltages Vp1 and Vp2 applied to the pixels after the ta time have elapsed, it can be seen that the case where the data voltage is V1 is more charged than when the case is V2. That is, the larger the data voltage applied, the larger the voltage charged to the pixel electrode.

이러한 점을 고려하여, 도3에 도시한 바와 같이 데이터 전압을 계단형으로 인가하면 계조 전압이 화소 전극에 충전되는 시간을 줄일 수 있다.In consideration of this, as shown in FIG. 3, when the data voltage is applied in a stepped manner, the time for charging the gray voltage to the pixel electrode can be reduced.

도3에서, 화소에 인가하고자 하는 계조 전압 Va 보다 큰 전압 Vt를 먼저 t1 시간 동안 데이터선에 인가한다. 그러면, 처음부터 계조 전압 Va를 인가한 경우보다 빨리 화소 전압이 충전된다. 그리고 나서, 적당한 전압이 화소에 충전되면, t2 시간동안 계조 전압 Va를 인가해 준다.In FIG. 3, a voltage Vt larger than the gray voltage Va to be applied to the pixel is first applied to the data line for t1 time. Then, the pixel voltage is charged faster than when the gray voltage Va is applied from the beginning. Then, when the appropriate voltage is charged in the pixel, the gradation voltage Va is applied for t2 time.

이와 같이, 데이터 전압을 초기에는 높은 전압 Vt로 인가하고, 그 후 화소전극에 계조 전압 Va을 인가하면, 처음부터 Va를 인가하는 경우에 비해 더 빨리 화소 전압을 충전시킬 수 있기 때문에 게이트 온 시간을 적게 하더라도 계조 전압으로 화소 전압을 충전시킬 수 있다. 따라서, 그 만큼 게이트 오프 시간을 길게 가질 수 있다.In this way, if the data voltage is initially applied at a high voltage Vt and then the gray voltage Va is applied to the pixel electrode, the pixel voltage can be charged faster than when Va is applied from the beginning. Even if it is small, the pixel voltage can be charged with the gray scale voltage. Therefore, the gate off time can be extended by that much.

도4는 이와 같은 계단식 모양의 데이터 전압(이하 '계단 전압'이라 함)을 인가하기 위한 액정 표시 장치의 실시예를 나타내는 도면이다.FIG. 4 is a diagram illustrating an embodiment of a liquid crystal display device for applying such a stepped data voltage (hereinafter, referred to as a "stepped voltage").

도4에서, 본 발명의 실시예의 액정 표시 장치는 LCD 패널(100), 게이트 온/오프 전압 발생부(200), 게이트 구동부(300), 소스 구동부(400)와 계단 전압 발생부(500)로 이루어진다.In FIG. 4, the liquid crystal display according to the exemplary embodiment of the present invention includes an LCD panel 100, a gate on / off voltage generator 200, a gate driver 300, a source driver 400, and a step voltage generator 500. Is done.

LCD 패널(100)은 다수의 데이터선과 이 데이터선에 절연되어 교차하는 다수의 게이트선을 포함한다. 이 다수의 게이트선과 다수의 게이트선에 의해 둘러싸이는 영역이 하나의 화소 영역을 이루며, 화소 영역에는 박막 트랜지스터가 형성된다. 이 박막 트랜지스터의 게이트 전극에는 게이트선이 각각 연결되며, 소스 전극에는 데이터선이 각각 연결된다.The LCD panel 100 includes a plurality of data lines and a plurality of gate lines insulated from and intersecting the data lines. The plurality of gate lines and the region surrounded by the plurality of gate lines form one pixel region, and a thin film transistor is formed in the pixel region. Gate lines are respectively connected to gate electrodes of the thin film transistor, and data lines are respectively connected to source electrodes.

게이트 온/오프 전압 발생부(200)는 박막 트랜지스터를 각각 온, 오프시키는 게이트/오프 전압을 발생시키며, 이 게이트 온/오프 전압은 게이트 구동부(300)를 통해 게이트선에 각각 인가된다. 계단 전압 발생부(500)는 도3에 도시한 계단 전압을 발생시키며, 소스 구동부(400)는 이 계단 전압을 입력받아 각 데이터선에 인가한다.The gate on / off voltage generator 200 generates a gate / off voltage for turning on and off the thin film transistor, respectively, and the gate on / off voltage is applied to the gate line through the gate driver 300, respectively. The step voltage generator 500 generates the step voltage shown in FIG. 3, and the source driver 400 receives the step voltage and applies it to each data line.

도5는 계단 전압 발생부(500)를 개략적으로 나타내는 도면이다.5 is a diagram schematically illustrating the step voltage generator 500.

도5에 도시한 바와 같이, 계단 전압 발생부(500)는 충전 전압 발생부(510), 계조 전압 발생부(520)와 선택부(530)로 이루어진다.As shown in FIG. 5, the step voltage generator 500 includes a charge voltage generator 510, a gray voltage generator 520, and a selector 530.

충전 전압 발생부(520)는 도3에 도시한 계조 전압 Va를 발생시키기 위한 것이다. 즉, 미리 화소 전극에 인가되어 화소 전압을 빠르게 충전시키기 위한 것이다. 계조 전압 발생부(520)는 도3에 도시한 Va 전압을 발생시키기 위한 것이다. 계조 전압 발생부(520)는 다수의 계조 레벨을 가지는 전압들을 발생시키며, 이 중 하나의 전압을 선택하여 Va를 화소 전극에 인가한다.The charging voltage generator 520 is for generating the gray voltage Va shown in FIG. 3. That is, it is applied to the pixel electrode in advance to charge the pixel voltage quickly. The gray voltage generator 520 is for generating the Va voltage shown in FIG. The gray voltage generator 520 generates voltages having a plurality of gray levels, and selects one of the voltages and applies Va to the pixel electrode.

충전 전압 발생부(510)로부터 출력되는 전압 Vt와 계조 전압 발생부(520)로부터 출력되는 전압 Va는 선택부(530)부에 입력된다. 선택부(530)는 이들 두 전압(Va, Vt) 중의 하나의 전압을 선택하여 소스 구동부에 전달한다. 즉, 선택부(530)는 처음 t1 시간 동안에는 전압 Vt을 선택하고, 그 후 t2 시간 동안에는 전압 Va를 선택하고, 각각 선택한 전압을 소스 구동부로 전달한다.The voltage Vt output from the charging voltage generator 510 and the voltage Va output from the gray voltage generator 520 are input to the selector 530. The selector 530 selects one of these two voltages Va and Vt and transfers it to the source driver. That is, the selector 530 selects the voltage Vt during the first t1 time, selects the voltage Va during the t2 time, and transfers the selected voltages to the source driver.

도6은 계단 전압 발생부(500)를 상세하게 나타낸 도면이다.6 is a diagram illustrating in detail the step voltage generator 500.

도6에서, 계단 전압 발생부(500)는 기준 전압(Vref)과 접지점 사이에 직렬로 연결된 다수의 저항 (Ra, Rb, R1, R2, R3, ..., Rn-1, Rn)(540), 저항 사이의 접점에 각각 연결되는 다수의 멀티플렉서(MUX)(550), 멀티플렉서의 일단에 각각 연결되는 다수의 버퍼(560)와, 전압을 선택하기 위한 전압 선택 신호(Sv)로 이루어진다.In FIG. 6, the step voltage generator 500 includes a plurality of resistors Ra, Rb, R1, R2, R3, ..., Rn-1, Rn 540 connected in series between the reference voltage Vref and the ground point. ), A plurality of multiplexers (MUX) 550 respectively connected to the contacts between the resistors, a plurality of buffers 560 respectively connected to one end of the multiplexer, and a voltage selection signal Sv for selecting a voltage.

도6에서, 직렬로 연결된 저항들(540)은 기준 전압(Vref)과 접지 전압사이를 분배하기 위한 분배 저항들이며, 예컨대, 저항 Ra와 저항 Rb와의 접점의 전위는 다음의 식에 위해 구해진다.In Fig. 6, the resistors 540 connected in series are distribution resistors for distributing between the reference voltage Vref and the ground voltage. For example, the potential of the contact point of the resistor Ra and the resistor Rb is obtained by the following equation.

이와 비슷한 방식으로, 각 저항들 사이의 접점의 전위를 기준 전압과 분배 저항들을 이용하여 구할 수 있다.In a similar manner, the potential of the contact between each resistor can be found using the reference voltage and the distribution resistors.

도6에서, 저항 Ra 와 Rn-1 사이의 접점의 전위는 도3에 도시한 충전용 전압 Vt를 생성하며, Rb와 Rn 사이의 접점의 전위는 계조 전압을 생성한다. 이들 계조 전압 중 하나가 도3의 전압 Va를 생성한다.In FIG. 6, the potential of the contact between the resistors Ra and Rn-1 produces the charging voltage Vt shown in FIG. 3, and the potential of the contact between Rb and Rn produces the gray scale voltage. One of these gray voltages produces the voltage Va of FIG.

전압 선택 신호(Sv)는 멀티플렉서에 각각 연결되며, 멀티플렉서의 동작에 따라 충전 전압과 계조 전압 중 하나를 선택하여 출력시킨다. 이 때, 먼저 충전 전압(Vt)을 출력한 뒤에 계조 전압 Va를 출력한다.The voltage selection signal Sv is connected to the multiplexer, respectively, and selects one of a charging voltage and a gray voltage according to the operation of the multiplexer. At this time, the charging voltage Vt is first output, and then the gradation voltage Va is output.

각각의 계조 전압 예컨대 V1과 V2에 대한 충전 전압은 서로 다르며, 충전 전압 Vt는 필요에 따라 더 높거나 더 낮은 전압을 연결하여 사용할 수 있다.The charging voltages for the respective gradation voltages V1 and V2 are different from each other, and the charging voltage Vt may be used by connecting a higher or lower voltage as necessary.

이상에서 설명한 바와 같이, 본 발명에 의하면 계단 전압을 화소에 인가하여 원하는 계조 전압이 화소 전극에 충전되는 시간을 단축시킴으로써, 게이트 온 구간을 적게 할 수 있으며, 이에 따라 게이트 온 전압에서 게이트 오프 전압에 이르는 시간을 길게 함으로써 게이트 온 전압에서 게이트 오프 전압으로 전환하는 단계를 충분히 할 수 있으므로 킥백 전압에 의한 영향을 최소화할 수 있다.As described above, according to the present invention, the gate-on period can be reduced by applying the step voltage to the pixel to shorten the time for which the desired gray-scale voltage is charged to the pixel electrode, thereby reducing the gate-on voltage to the gate-off voltage. By prolonging the time, it is possible to sufficiently convert the gate on voltage to the gate off voltage, thereby minimizing the influence of the kickback voltage.

Claims (6)

다수의 게이트선과,Multiple gate lines, 상기 게이트선에 절연되어 교차하는 다수의 데이터선과,A plurality of data lines insulated from and intersecting the gate lines; 상기 게이트선에 연결되는 게이트 전극, 상기 데이터선에 연결되는 소스 전극과 화소 전극에 연결되는 드레인 전극을 가지는 다수의 박막 트랜지스터와,A plurality of thin film transistors having a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode; 상기 박막 트랜지스터를 온 또는 오프시키기 위한 게이트 온/오프 전압을 상기 게이트선에 인가하는 게이트 구동부와,A gate driver configured to apply a gate on / off voltage to the gate line to turn the thin film transistor on or off; 상기 데이터선에 인가하기 위한 계단 전압을 발생시키기 위한 계단 전압 발생부와,A step voltage generator for generating step voltages to be applied to the data lines; 상기 계단 전압을 상기 데이터선에 인가하기 위한 소스 구동부를 포함하는 액정 표시 장치.And a source driver for applying the step voltage to the data line. 제1항에서,In claim 1, 상기 계단 전압은 상기 화소 전극에 먼저 인가되어 상기 화소 전극을 미리 충전시키기 위한 제1 전압과, 상기 화소 전극에 최종적으로 인가되는 제2 전압을 포함하는 액정 표시 장치.And the staircase voltage is first applied to the pixel electrode to previously charge the pixel electrode, and a second voltage finally applied to the pixel electrode. 제2항에서,In claim 2, 상기 계단 전압 발생부는The step voltage generation unit 상기 제1 전압을 발생하기 위한 충전 전압 발생부와,A charging voltage generator for generating the first voltage; 상기 제2 전압을 발생하기 위한 계조 전압 발생부와,A gradation voltage generator for generating the second voltage; 상기 제1 전압과 상기 제2 전압을 선택하기 위한 선택부를 포함하는 액정 표시 장치.And a selector for selecting the first voltage and the second voltage. 제2항에서,In claim 2, 상기 계단 전압 발생부는The step voltage generation unit 기준 전압에 연결되는 제1 저항과 상기 제1 저항에 직렬로 연결되는 제2저항을 포함하는 제1 전압 발생수단과,First voltage generating means including a first resistor connected to a reference voltage and a second resistor connected in series with the first resistor; 상기 제2 저항과 접지점 사이에 직렬로 연결된 다수의 저항들을 포함하는 제2 전압 발생수단과,Second voltage generating means including a plurality of resistors connected in series between the second resistor and the ground point; 상기 제1 저항과 제2 저항 사이의 접점과, 상기 저항들 사이의 다수의 접점에 각각 연결되는 다수의 버퍼와,A plurality of buffers each connected to a contact between the first and second resistors, and a plurality of contacts between the resistors; 전압 선택 신호에 따라 상기 다수 접점의 전위 중 하나를 선택하기 위한 멀티플렉서를 포함하며,A multiplexer for selecting one of the potentials of the plurality of contacts according to a voltage selection signal, 상기 제1 전압은 상기 제1 저항과 상기 제2 저항 사이의 접점의 전위이며,The first voltage is a potential of a contact between the first resistor and the second resistor, 상기 제2 전압은 상기 다수의 저항들 사이의 접점 전압 중 하나인 액정 표시 장치.And the second voltage is one of contact voltages between the plurality of resistors. 게이트선에 연결되는 소스 전극, 데이터선에 연결되는 게이트 전극과 화소 전극에 연결되는 드레인 전극을 가지는 박막 트랜지스터를 포함하는 액정 표시 장치의 구동 방법에 있어서,A driving method of a liquid crystal display device comprising a thin film transistor having a source electrode connected to a gate line, a gate electrode connected to a data line, and a drain electrode connected to a pixel electrode. 상기 박막 트랜지스터를 온 또는 오프시키기 위한 게이트 온/오프 전압을 상기 게이트선에 인가하는 단계와,Applying a gate on / off voltage to the gate line for turning on or off the thin film transistor; 상기 데이터선에 인가하기 위한 계단 전압을 발생시키는 단계와,Generating a step voltage for applying to the data line; 상기 계단 전압을 상기 데이터선에 인가하는 단계를 포함하는 액정 표시 장치 구동 방법.And applying the step voltage to the data line. 제5항에서,In claim 5, 상기 계단 전압을 발생시키는 단계는The step of generating the step voltage 상기 화소 전극에 먼저 인가되어 상기 화소 전극을 미리 충전시키기 위한 제1 전압을 발생하는 단계와,Generating a first voltage applied to the pixel electrode first to charge the pixel electrode in advance; 상기 상기 화소 전극에 최종적으로 인가되는 제2 전압을 발생하는 단계를 포함하는 액정 표시 장치 구동 방법.And generating a second voltage finally applied to the pixel electrode.
KR1019970080214A 1997-12-31 1997-12-31 Liquid crystal display device and driving method thereof KR100476598B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080214A KR100476598B1 (en) 1997-12-31 1997-12-31 Liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080214A KR100476598B1 (en) 1997-12-31 1997-12-31 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR19990059996A true KR19990059996A (en) 1999-07-26
KR100476598B1 KR100476598B1 (en) 2005-07-07

Family

ID=37303405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080214A KR100476598B1 (en) 1997-12-31 1997-12-31 Liquid crystal display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100476598B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669460B1 (en) * 2004-10-28 2007-01-15 삼성에스디아이 주식회사 A liquid crystal display
KR100861270B1 (en) * 2001-12-24 2008-10-01 엘지디스플레이 주식회사 Liquid crystal display apparatus and mehtod of driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037897A (en) 2018-10-01 2020-04-10 삼성디스플레이 주식회사 Display device including a data line alternately connected to adjacent pixel columns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861270B1 (en) * 2001-12-24 2008-10-01 엘지디스플레이 주식회사 Liquid crystal display apparatus and mehtod of driving the same
KR100669460B1 (en) * 2004-10-28 2007-01-15 삼성에스디아이 주식회사 A liquid crystal display

Also Published As

Publication number Publication date
KR100476598B1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100188112B1 (en) Tft-lcd device
US6867760B2 (en) Display device and display method
KR101390315B1 (en) LCD including Discharging circuit and driving method of the same
JP2008304513A (en) Liquid crystal display device and driving method thereof
KR100864495B1 (en) A liquid crystal display apparatus
KR101255705B1 (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
KR100862945B1 (en) A liquid crystal display device of chip on glass type
WO2009116200A1 (en) Display device and drive method for the same
JP3182350B2 (en) Driving method of liquid crystal display
JP2003208141A (en) Display device and display method
JP4373914B2 (en) Driving device for liquid crystal display device
KR100476598B1 (en) Liquid crystal display device and driving method thereof
KR100430098B1 (en) Apparatus of Driving Liquid Crystal Panel
KR20060023138A (en) Active matrix display device
JP4137957B2 (en) Display device and scanning signal line driving circuit used in the display device
JP2003345317A (en) Display device and display method
KR100521270B1 (en) Driving circuit of liquid crystal display enabling common voltages to control alternatively
KR20070068098A (en) Liquid crystal display for reducing kickback noise
KR100767368B1 (en) liquid crystal device and driving method thereof
KR100309924B1 (en) How to Operate Liquid Crystal Display and Liquid Crystal Display
JPH08297302A (en) Method for driving liquid crystal display device
KR20040048623A (en) Liquid crystal display and method of dirving the same
JP2000292771A (en) Device and method for driving column of liquid crystal display device
JPH09179098A (en) Display device
KR20070063737A (en) Apparatus and method for driving lcd

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee