KR19990057885A - Pattern forming mask to prevent spacer collapse - Google Patents

Pattern forming mask to prevent spacer collapse Download PDF

Info

Publication number
KR19990057885A
KR19990057885A KR1019970077964A KR19970077964A KR19990057885A KR 19990057885 A KR19990057885 A KR 19990057885A KR 1019970077964 A KR1019970077964 A KR 1019970077964A KR 19970077964 A KR19970077964 A KR 19970077964A KR 19990057885 A KR19990057885 A KR 19990057885A
Authority
KR
South Korea
Prior art keywords
pattern
mask
forming
film
mark
Prior art date
Application number
KR1019970077964A
Other languages
Korean (ko)
Inventor
김완호
윤종태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077964A priority Critical patent/KR19990057885A/en
Publication of KR19990057885A publication Critical patent/KR19990057885A/en

Links

Abstract

본 발명은 셀 영역에 실린더형 캐패시터를 형성함으로 인하여, 스크라이브 라인 영역에 형성되는 패턴 측벽에 형성되는 스페이서의 무너짐을 방지할 수 있는 패턴 형성을 위하여, 패턴 영역을 정의하는 주 마스크 패턴 및 주 마스크 패턴 내에 형성되는 보조 마스크 패턴으로 이루어지는 마스크를 제공한다.The present invention provides a main mask pattern and a main mask pattern defining a pattern region for forming a pattern capable of preventing the collapse of a spacer formed on a pattern sidewall formed in the scribe line region by forming a cylindrical capacitor in the cell region. A mask made of an auxiliary mask pattern formed therein is provided.

Description

스페이서 무너짐을 방지할 수 있는 패턴 형성용 마스크Pattern forming mask to prevent spacer collapse

본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 셀 영역에 실린더형 캐패시터를 형성함으로 인하여, 스크라이브 라인 영역에 형성되는 패턴에 스페이서 형태로 남는 전도막 패턴의 무너짐을 방지할 수 있는 패턴을 형성하기 위한 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to forming a pattern capable of preventing the conductive film pattern remaining in the form of a spacer in the pattern formed in the scribe line region by forming a cylindrical capacitor in the cell region. It is about a mask.

반도체 소자의 고집적화에 따라, 작은 면적에서도 큰 전기용량을 얻기 위한 캐패시터 구조가 이용되고 있다. 그 예로써, 측벽을 형성하여 전하저장 전극 면적을 증가시키는 방법이 이용되고 있는데, 전하저장 전극에 측벽을 형성하기 위한 공정에서 스크라이브 라인(scribe line)의 중첩마크(overlay box) 등과 같은 큰 패턴에도 측벽이 형성된다. 중첩마크의 측벽에 형성되는 측벽은 종횡비(aspect ratio)가 커서 쉽게 파괴되어 오염의 원인이 된다.With high integration of semiconductor devices, a capacitor structure for obtaining large capacitance even in a small area has been used. As an example, a method of forming sidewalls to increase the area of the charge storage electrode is used. In a process for forming the sidewalls of the charge storage electrode, a large pattern such as an overlay box of a scribe line is used. Sidewalls are formed. The sidewalls formed on the sidewalls of the overlap marks have a large aspect ratio and are easily broken to cause contamination.

도1a 내지 도1d는 종래 기술에 따른 반도체 장치 제조 공정 단면도이다. 종래 기술에 따른 반도체 장치 제조 방법은 다음과 같이 이루어진다.1A to 1D are cross-sectional views of a semiconductor device manufacturing process according to the prior art. The semiconductor device manufacturing method according to the prior art is made as follows.

먼저, 도1a에 도시한 바와 같이 반도체 기판(10) 상에 층간절연막(11)을 형성하고 선택적으로 식각하여 전하 저장 전극 콘택홀(c)을 형성한 후, 전하 저장 전극 콘택홀(c) 내부 및 층간절연막(11) 상에 제1 폴리실리콘막(12)을 증착하고, 산화막(13)을 형성한 후 감광막 패턴(14)을 형성한다. 상기 감광막 패턴(14)은 셀 영역에서 전하 저장 전극 영역을 정의하고, 스크라이브 라인에서는 중첩마크 영역을 정의한다.First, as shown in FIG. 1A, the interlayer insulating layer 11 is formed on the semiconductor substrate 10 and selectively etched to form a charge storage electrode contact hole c, and then inside the charge storage electrode contact hole c. And a first polysilicon film 12 is deposited on the interlayer insulating film 11, an oxide film 13 is formed, and a photosensitive film pattern 14 is formed. The photoresist pattern 14 defines a charge storage electrode region in a cell region and an overlap mark region in a scribe line.

다음으로, 도1b에 도시한 바와 같이 상기 감광막 패턴(14)을 식각마스크로 상기 산화막(13) 및 제1 폴리실리콘막(12)을 선택적으로 식각하여 셀 영역 및 스크라이브 라인에 각각 전하저장전극(12A) 및 중첩마크(12B) 패턴을 형성하고, 감광막 패턴(14)을 제거한다.Next, as illustrated in FIG. 1B, the oxide layer 13 and the first polysilicon layer 12 are selectively etched using the photoresist pattern 14 as an etch mask, and the charge storage electrode (eg, a charge storage electrode) may be formed in the cell region and the scribe line, respectively. 12A) and the overlap mark 12B pattern are formed, and the photosensitive film pattern 14 is removed.

다음으로, 도1c에 도시한 바와 같이 전체 구조 상에 제2 폴리실리콘막(15)을 형성한 후 전면식각하여 전하저장전극(12A) 측면에 제2 폴리실리콘막(15)이 남도록 한다. 이때, 스크라이브 라인의 중첩마크(12B) 패턴 측면에도 제2 폴리실리콘막(15) 남게된다.Next, as shown in FIG. 1C, after forming the second polysilicon film 15 on the entire structure, the second polysilicon film 15 remains on the charge storage electrode 12A side by etching the entire surface. At this time, the second polysilicon film 15 remains on the pattern mark side surface of the overlap mark 12B of the scribe line.

다음으로, 도1d에 도시한 바와 같이 산화막을 제거하여 셀 영역의 전하저장전극(12A) 패턴 측면에 측벽 형태로 제2 폴리실리콘막(15)이 남도록 한다. 이때, 스크라이브 라인의 중첩마크(12B) 패턴 측면에도 측벽 형태로 제2 폴리실리콘막(15)이 남는다.Next, the oxide film is removed as shown in FIG. At this time, the second polysilicon film 15 remains in the form of sidewalls on the side surface of the overlap mark 12B of the scribe line.

도2a 내지 도2d는 각각 상기와 같이 스크라이브 라인에 형성되는 중첩마크의 사시도, 저면도, 단면도 및 평면도로, 도2c는 도2a의 A-A' 선을 따른 단면도이다.2A to 2D are respectively a perspective view, a bottom view, a sectional view, and a plan view of an overlap mark formed on the scribe line as described above, and FIG. 2C is a cross-sectional view along the line AA ′ of FIG. 2A.

상기와 같이 10 ㎛ 정도로 크기가 큰 중첩마크 패턴에 측벽 형태로 남는 폴리실리콘막(15)은 그 높이(h)가 보통 수천 Å인데 폭(w)이 수십 Å에 불과하여 종횡비가 커서 불안정하다.As described above, the polysilicon film 15 that remains in the form of sidewalls in the superimposed mark pattern having a size of about 10 μm is unstable because its height h is usually several thousand Å but its width w is only several tens 수십.

도3은 상기와 같은 중첩마크의 측벽을 이루는 폴리실리콘막이 후속 공정에서 파괴된 것을 나타내는 SEM 사진으로, 파괴된 폴리실리콘막은 오염 원인이 되어 소자 특성을 저하시키는 문제점이 있다.3 is a SEM photograph showing that the polysilicon film forming the sidewalls of the overlap marks as described above is destroyed in a subsequent process, and the broken polysilicon film is a cause of contamination and deteriorates device characteristics.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 셀 영역에 실린더형 캐패시터를 형성함으로 인하여, 스크라이브 라인 영역에 형성되는 패턴 측면에 연결되는 스페이서 무너짐을 방지할 수 있는 패턴을 형성하기 위한 마스크를 제공하는데 그 목적이 있다.The present invention devised to solve the above problems provides a mask for forming a pattern that can prevent spacer collapse connected to the pattern side formed in the scribe line region by forming a cylindrical capacitor in the cell region. Its purpose is to.

도1a 내지 도1d는 종래 기술에 따른 반도체 장치 제조 공정 단면도1A to 1D are cross-sectional views of a semiconductor device manufacturing process according to the prior art.

도2a 내지 도2d는 각각 종래 기술에 따른 반도체 장치 제조 공정에서 스크라이브 라인에 형성되는 중첩마크의 사시도, 저면도, 단면도 및 평면도.2A to 2D are respectively a perspective view, a bottom view, a sectional view, and a plan view of superimposed marks formed on a scribe line in a semiconductor device manufacturing process according to the prior art;

도3은 종래 기술에 따라 형성된 중첩마크의 측벽을 이루는 폴리실리콘막이 후속 공정에서 파괴된 것을 나타내는 SEM 사진.3 is a SEM photograph showing that the polysilicon film forming the sidewalls of the overlap marks formed according to the prior art has been destroyed in a subsequent process;

도4a 및 도4b는 각각 양성 감광막을 노광하여 중첩마크를 형성하는 경우에 이용되는 종래의 마스크 패턴 및 본 발명의 일실시예에 따른 마스크 패턴 평면도.4A and 4B are conventional mask patterns used when exposing positive photoresist films to form overlap marks, respectively, and mask pattern plan views according to one embodiment of the present invention;

도5a 내지 도5d는 본 발명의 일실시예에 따른 중첩마크 패턴을 정의하는 마스크를 이용하여 형성된 중첩마크를 나타내는 사시도, 저면도, 단면도 및 평면도.5A to 5D are a perspective view, a bottom view, a sectional view, and a plan view showing an overlap mark formed by using a mask defining an overlap mark pattern according to an embodiment of the present invention.

도6a 내지 도6d는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도.6A through 6D are cross-sectional views of a semiconductor device manufacturing process in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

a: 차광막 패턴 b: 차광막 패턴이 형성되지 않은 영역a: Light shielding film pattern b: Area in which no light shielding film pattern is formed

s: 중첩마크 패턴의 측벽 g: 중첩마크를 이루는 격자 패턴s: sidewall of the overlapping mark pattern g: grid pattern forming the overlapping mark

c: 전하저장 전극 콘택홀 20: 반도체 기판c: charge storage electrode contact hole 20: semiconductor substrate

21: 층간절연막 22, 25: 폴리실리콘막21: interlayer insulating film 22, 25: polysilicon film

23: 산화막 24: 감광막 패턴23: oxide film 24: photosensitive film pattern

22A: 전하저장전극 패턴 22B: 중첩마크 패턴22A: charge storage electrode pattern 22B: overlap mark pattern

23A, 23B: 산화막 패턴23A, 23B: oxide film pattern

상기 목적을 달성하기 위한 본 발명은, 패턴의 측면에 연결되는 스페이서의 무너짐을 방지할 수 있는 패턴을 형성하기 위한 마스크에 있어서, 상기 패턴 영역을 정의하는 주 마스크 패턴; 및 상기 주 마스크 패턴이 정의하는 영역 내에 형성되어 상기 패턴에 다수의 홈을 형성하기 위한 보조 마스크 패턴을 포함하여 이루어지는 마스크를 제공한다.According to an aspect of the present invention, there is provided a mask for forming a pattern capable of preventing collapse of a spacer connected to a side of a pattern, the mask comprising: a main mask pattern defining the pattern region; And an auxiliary mask pattern formed in a region defined by the main mask pattern to form a plurality of grooves in the pattern.

본 발명은 스크라이브 라인에 형성되는 중첩마크 등의 큰 패턴에 측벽 형태로 형성되는 전도막의 무너짐을 방지하기 위하여 측벽 형태의 전도막을 지지할 수 있는 패턴을 형성하여 전도막의 무너짐을 방지하는 방법이다.The present invention is a method for preventing the collapse of the conductive film by forming a pattern capable of supporting the conductive film in the form of side walls in order to prevent the conductive film formed in the side wall form in the large pattern, such as the overlap mark formed on the scribe line.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도4a 및 도4b는 각각 양성 감광막을 노광하여 중첩마크를 형성하는 경우에 이용되는 마스크 패턴 및 본 발명의 일실시예에 따른 마스크 패턴을 나타내는 것이다. 종래 기술의 경우는 중첩마크에 대응하는 마스크 영역에 직사각형 모양의 차광막 패턴이 형성되고, 본 발명의 일실시예의 경우는 중첩마크 내부에 격자 형태의 패턴을 갖도록 중첩마크에 대응하는 마스크 영역이, 차광막 패턴(a)이 형성되는 영역과 차광막 패턴이 형성되지 않는 영역(b)으로 나뉘어진다.4A and 4B show a mask pattern used when exposing a positive photosensitive film to form an overlap mark, and a mask pattern according to an embodiment of the present invention, respectively. In the prior art, a light shielding film pattern having a rectangular shape is formed in a mask area corresponding to a superimposed mark, and in an embodiment of the present invention, a mask area corresponding to the superimposed mark has a light shielding film so as to have a lattice pattern inside the superimposed mark. It is divided into a region in which the pattern a is formed and a region b in which the light shielding film pattern is not formed.

즉, 본 발명의 일실시예에 따른 중첩마크 형성을 위한 마스크 패턴은, 직사각 모양을 갖는 다수의 차광막 패턴(a)이 행과 열을 반복하여 주기적으로 형성되어, 다수의 차광 패턴 사이의 투광영역이 연결되어 다수의 직교하는 막대 형상을 이루도록 한다.That is, in the mask pattern for forming an overlap mark according to an embodiment of the present invention, a plurality of light shielding film patterns (a) having a rectangular shape are periodically formed by repeating rows and columns, and thus a light transmitting area between the plurality of light shielding patterns. These are connected to form a plurality of orthogonal rod shapes.

도5a 내지 도5d는 각각 도4b와 같은 중첩마크 패턴을 정의하는 마스크를 이용하여 형성된 중첩마크를 나타내는 사시도, 저면도, 단면도 및 평면도로, 도5c는 도5a의 A-A' 선을 따른 단면도이다. 도5a 내지 도5d에서 알 수 있듯이 중첩마크 패턴의 측벽(s)을 이루는 전도막이 중첩마크를 이루는 격자 패턴(g)에 연결됨을 알 수 있다.5A to 5D are a perspective view, a bottom view, a sectional view, and a plan view showing overlapping marks formed by using a mask defining an overlapping mark pattern as shown in FIG. 4B, respectively. FIG. 5C is a cross-sectional view taken along the line AA ′ of FIG. 5A. As can be seen in Figures 5a to 5d it can be seen that the conductive film forming the side wall (s) of the overlap mark pattern is connected to the grid pattern (g) forming the overlap mark.

도6a 내지 도6d는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도이다. 본 발명의 일실시예에 따른 반도체 장치 제조 방법은 다음과 같이 이루어진다.6A through 6D are cross-sectional views illustrating a semiconductor device manufacturing process in accordance with an embodiment of the present invention. A semiconductor device manufacturing method according to an embodiment of the present invention is performed as follows.

먼저, 도6a에 도시한 바와 같이 반도체 기판(20) 상에 층간절연막(21)을 형성하고 선택적으로 식각하여 전하 저장 전극 콘택홀(c)을 형성한 후, 전하 저장 전극 콘택홀(c) 내부 및 층간절연막(21) 상에 제1 폴리실리콘막(22)을 증착하고, 산화막(23)을 형성한 후 감광막 패턴(24)을 형성한다. 상기 감광막 패턴(24)은 셀 영역에서 전하 저장 전극 영역을 정의하고, 스크라이브 라인에서는 중첩마크 영역을 정의하는데, 본 발명에서 상기 중첩마크 영역을 정의하는 감광막 패턴(24')은 다수의 직교하는 막대 패턴이다.First, as shown in FIG. 6A, the interlayer insulating layer 21 is formed on the semiconductor substrate 20 and selectively etched to form the charge storage electrode contact hole c. Then, the inside of the charge storage electrode contact hole c is formed. And a first polysilicon film 22 is deposited on the interlayer insulating film 21, an oxide film 23 is formed, and a photosensitive film pattern 24 is formed. The photoresist pattern 24 defines a charge storage electrode region in a cell region and an overlap mark region in a scribe line. In the present invention, the photoresist pattern 24 ′ defining the overlap mark region includes a plurality of orthogonal bars. Pattern.

다음으로, 도6b에 도시한 바와 같이 상기 감광막 패턴(24, 24')을 식각마스크로 상기 산화막(23) 및 제1 폴리실리콘막(22)을 선택적으로 식각하여 셀 영역 및 스크라이브 라인에 각각 전하저장전극패턴 (22A) 및 중첩마크 패턴(22B)을 형성하고, 감광막 패턴(24, 24')을 제거한다. 이때, 전하저장전극 패턴(22A) 및 중첩마크 패턴(22B) 상에 각각의 패턴과 동일한 산화막 패턴(23A, 23B)이 남게 된다.Next, as illustrated in FIG. 6B, the oxide layer 23 and the first polysilicon layer 22 are selectively etched using the photoresist patterns 24 and 24 ′ as etch masks to charge the cell region and the scribe line, respectively. The storage electrode pattern 22A and the overlap mark pattern 22B are formed, and the photosensitive film patterns 24 and 24 'are removed. In this case, the same oxide film patterns 23A and 23B as the respective patterns remain on the charge storage electrode pattern 22A and the overlap mark pattern 22B.

다음으로, 도6c에 도시한 바와 같이 전체 구조 상에 제2 폴리실리콘막(25)을 형성한 후 전면식각하여 전하저장전극 패턴(22A) 측면 및 중첩마크 패턴(22B) 측면에 제2 폴리실리콘막(25)이 측벽 형태로 남도록 한다. 이때, 중첩마크 패턴(22B) 및 중첩마크 패턴(22B) 상에 형성된 산화막 패턴(23B) 사이에 폴리실리콘막(25)이 남게된다. 따라서, 중첩마크(22B) 패턴 측면에 측벽 형태로 남은 제2 폴리실리콘막(25)이 중첩마크 패턴(22B)을 이루는 제1 폴리실리콘막과 연결되어 지지받게 됨으로써 후속 공정에서 무너짐을 방지할 수 있다.Next, as shown in FIG. 6C, the second polysilicon layer 25 is formed on the entire structure, and then etched to form a second polysilicon layer on the side of the charge storage electrode pattern 22A and the side of the overlap mark pattern 22B. The film 25 is left in the form of a side wall. At this time, the polysilicon film 25 remains between the overlap mark pattern 22B and the oxide film pattern 23B formed on the overlap mark pattern 22B. Accordingly, the second polysilicon film 25 remaining in the sidewall shape on the side of the overlap mark 22B pattern is connected to and supported by the first polysilicon film forming the overlap mark pattern 22B, thereby preventing collapse in a subsequent process. have.

다음으로, 도6d에 도시한 바와 같이 산화막 패턴(23A, 23 B)을 제거하여 셀 영역의 전하저장전극 패턴(22A) 측면 및 중첩마크 패턴(22B) 측면에 측벽 형태로 제2 폴리실리콘막(25)이 남도록 한다. 이때, 스크라이브 라인의 중첩마크는 격자 형태로 남게 되어, 스크라이브 라인의 중첩마크 패턴에 스페이서 형태로 남는 폴리실리콘막이 후속 공정에서 무너지는 것을 방지할 수 있다.Next, as shown in FIG. 6D, the second polysilicon film (in sidewall form) is removed on the side of the charge storage electrode pattern 22A and the overlap mark pattern 22B of the cell region by removing the oxide layer patterns 23A and 23B. 25) is left. At this time, the overlap mark of the scribe line is left in a lattice form, thereby preventing the polysilicon film remaining in the spacer form in the overlap mark pattern of the scribe line from collapsing in a subsequent process.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 스크라이브 라인의 중첩마크 패턴에 측벽형태로 돌출되는 폴리실리콘막을 지지할 수 있도록 중첩마크를 격자 형태로 형성하여, 스크라이브 라인의 측벽을 이루는 폴리실리콘막이 후속 공정에서 무너지는 것을 방지할 수 있어 오염 원인을 제거함으로써 소자 특성 저하를 방지할 수 있다.According to the present invention, the overlap mark is formed in a lattice form so as to support the polysilicon film protruding in the sidewall shape to the overlap mark pattern of the scribe line so that the polysilicon film forming the sidewall of the scribe line collapses in a subsequent process. It is possible to prevent the deterioration of device characteristics by removing the cause of contamination.

Claims (5)

패턴의 측면에 연결되는 스페이서의 무너짐을 방지할 수 있는 패턴을 형성하기 위한 마스크에 있어서,In the mask for forming a pattern that can prevent the collapse of the spacer connected to the side of the pattern, 상기 패턴 영역을 정의하는 주 마스크 패턴; 및A main mask pattern defining the pattern area; And 상기 주 마스크 패턴이 정의하는 영역 내에 형성되어 상기 패턴에 다수의 홈을 형성하기 위한 보조 마스크 패턴을 포함하여 이루어지는 마스크.And an auxiliary mask pattern formed in an area defined by the main mask pattern to form a plurality of grooves in the pattern. 제 1 항에 있어서,The method of claim 1, 상기 주 마스크 패턴은 차광부이고, 상기 보조 마스크 패턴은 투광부인 마스크.The main mask pattern is a light shielding portion, and the auxiliary mask pattern is a light transmitting portion. 제 1 항에 있어서,The method of claim 1, 상기 주 마스크 패턴은 투광부이고, 상기 보조마스크 패턴은 투광부인 마스크.The main mask pattern is a light transmitting portion, and the auxiliary mask pattern is a light transmitting portion. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 보조 패턴이 행과 열을 반복하여 다수개 형성된 마스크.And a plurality of auxiliary patterns formed by repeating rows and columns. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 보조 패턴은 격자를 이루는 마스크.The auxiliary pattern is a mask forming a grid.
KR1019970077964A 1997-12-30 1997-12-30 Pattern forming mask to prevent spacer collapse KR19990057885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077964A KR19990057885A (en) 1997-12-30 1997-12-30 Pattern forming mask to prevent spacer collapse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077964A KR19990057885A (en) 1997-12-30 1997-12-30 Pattern forming mask to prevent spacer collapse

Publications (1)

Publication Number Publication Date
KR19990057885A true KR19990057885A (en) 1999-07-15

Family

ID=66172200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077964A KR19990057885A (en) 1997-12-30 1997-12-30 Pattern forming mask to prevent spacer collapse

Country Status (1)

Country Link
KR (1) KR19990057885A (en)

Similar Documents

Publication Publication Date Title
KR100942075B1 (en) Method of forming a micro pattern in a semiconductor device
KR19990079780A (en) DRAM cell capacitor and method of manufacturing the same
US5668412A (en) Capacitor of a semiconductor device
KR100950480B1 (en) Method for fabricating active region in semiconductor device using space patterning tech
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
TWI744189B (en) Patterning method
CN111755423A (en) Embedded word line structure
KR19990057885A (en) Pattern forming mask to prevent spacer collapse
KR100529391B1 (en) Semiconductor memory device and method for fabrication thereof
KR102609924B1 (en) Method of fabricating a semiconductor device
KR100290588B1 (en) Method for forming conductive film pattern in semiconductor device
KR100271786B1 (en) Method for forming capacitor electrode of semiconductor device
JP3152195B2 (en) Method for producing conductor and electrode pattern
KR0135246B1 (en) Method of semiconductor memory
KR100223865B1 (en) Capacitor structure and fabricating method thereof
US10290543B1 (en) Method for manufacturing semiconductor device
KR100275934B1 (en) A method for forming fine concuctive line of semiconductor device
KR100382536B1 (en) Capacitor structure and manufacturing method thereof
KR100218730B1 (en) Fabricating method of semiconductor device
KR100557922B1 (en) Method of manufacturing semiconductor memory device
KR950013900B1 (en) Dram cell manufacturing process
KR100344822B1 (en) Method for forming capacitor electrode in semiconductor device
KR100674898B1 (en) Method for manufacturing semiconductor memory device
KR960006747B1 (en) Stacted capacitor fabrication process
KR970000223B1 (en) Dram cell capacitor structure and the same method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid