KR19990055143A

KR19990055143A - Lithography Process for Semiconductor Device Manufacturing

Info

Publication number: KR19990055143A
Application number: KR1019970075055A
Authority: KR
Inventors: 김선근; 길명군; 권원택
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-27
Filing date: 1997-12-27
Publication date: 1999-07-15

Abstract

본 발명은 서로 다른 2개 이상의 패턴 사이즈가 존재하는 층(layer)을 동시에 형성하고자 할 때, 큰 사이즈를 갖는 패턴은 사이드로브 효과를 제거하여 패턴 불량을 방지하고, 적은 사이즈를 갖는 패턴은 해상력 및 초점심도를 증가시켜 미세 패턴 형성이 가능하도록 하여주는 반도체 소자 제조방법을 제공하고자 하는 것으로, 이를 위해 본 발명의 반도체 소자 제조 방법은, 상대적으로 큰 사이즈를 갖는 패턴 영역에 대응되는 크롬 패턴을 갖는 제1 마스크를 사용하여 포토레지스트를 제1 노광하는 단계; 상대적으로 적은 사이즈를 갖는 패턴 영역에 대응되는 위상쉬프터 패턴을 갖는 제2 마스크를 사용하여 상기 포토레지스트를 제2 노광하는 단계; 및 상기 포토레지스트를 현상하는 단계를 포함하여 이루어진다.According to the present invention, when a layer having two or more different pattern sizes are formed at the same time, a pattern having a large size eliminates side lobe effects, thereby preventing a pattern defect, and a pattern having a small size has a resolution and The present invention provides a method for manufacturing a semiconductor device that increases the depth of focus to enable fine pattern formation. To this end, the method for manufacturing a semiconductor device of the present invention includes a material having a chrome pattern corresponding to a pattern area having a relatively large size. First exposing the photoresist using one mask; Second exposing the photoresist using a second mask having a phase shifter pattern corresponding to a pattern region having a relatively small size; And developing the photoresist.

Description

Lithography Process for Semiconductor Device Manufacturing

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 서로 다른 2개 이상의 패턴 사이즈가 존재하는 층(layer)을 동시에 형성하고자 할 때, 사이드로브 효과(sidelobe Effect)를 제거하여 패턴 불량을 방지할 수 있는 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, when it is desired to simultaneously form a layer in which two or more different pattern sizes exist, a sidelobe effect can be removed to prevent a pattern defect. A method for manufacturing a semiconductor device.

I-라인(line) 노광장비를 사용하여 0.35㎛ 이하의 콘택홀(Contact Hole)을 패터닝하기 위해서는 해상력이 뛰어난 하프톤(halftone) 위상반전마스크(PSM)의 적용이 필수적인데, 셀(cell) 영역에서의 콘택홀에 비해 상대적으로 큰 콘택홀이 뚫리는 주변영역(periphery region)에서는 사이드로브 효과와 기판 타포로지(topology)에 따른 오목 렌즈 효과(Concave Mirror Effect)가 상승 작용을 일으켜 웨이퍼상의 포토레지스트 패턴이 손상되어 이상(abnormal) 프로파일(profile)이 형성되므로써 공정 마진(Margin)을 줄이게 된다.In order to pattern contact holes of 0.35㎛ or less using I-line exposure equipment, application of a halftone phase inversion mask (PSM) with excellent resolution is essential. In the periphery region where relatively large contact holes are drilled compared to the contact holes in, the side-lobe effect and the concave mirror effect due to substrate topology are synergistic, resulting in photoresist on the wafer. Damage to the pattern results in an abnormal profile, which reduces process margins.

이러한 문제점을 도면을 통해 보다 구체적으로 설명한다.This problem will be described in more detail with reference to the drawings.

도 1은 셀영역과 주변영역으로 구분된 하프톤 위상반전 마스크의 평면도로서, 셀 영역과 주변영역이 어떻게 배열되었는지를 보여준다. 도면에서 빗금친 부분이 셀 지역이고, 도면부호 "1" 영역이 감지증폭기가 형성되는 영역, "2" 영역이 서브 워드라인이 형성되는 영역, "3" 영역이 X-디코더가 형성되는 영역, "4" 영역이 Y-디코더가 형성되는 영역을 각각 나타낸다.1 is a plan view of a halftone phase shift mask divided into a cell region and a peripheral region, and shows how the cell region and the peripheral region are arranged. In the drawing, the hatched portion is the cell region, the region “1” is the region where the sensing amplifier is formed, the region “2” is the region where the sub word line is formed, the region “3” is the region where the X-decoder is formed, "4" areas each represent an area where a Y-decoder is formed.

도 2는 종래의 하프톤 위상반전 마스크의 단면도로서, 하프톤 위상반전 마스크는 투명기판(21) 상에 웨이퍼상에 그 이미지를 전사하여야할 패턴으로 위상쉬프터 패턴(22)이 형성된다. 위상쉬프터 물질은 위상이 180°이고 광투과율이 6-10%인 물질을 사용한다.2 is a cross-sectional view of a conventional halftone phase shift mask, in which a phase shifter pattern 22 is formed on a transparent substrate 21 in a pattern to transfer the image onto a wafer. The phase shifter material uses a material having a phase of 180 ° and a light transmittance of 6-10%.

도 2를 참조하면, 종래의 하프톤 위상반전 마스크는 셀 영역과 주변영역에서 모두 위상쉬프터 패턴(22)에 의해 콘택홀(웨이퍼상에서의)이 정의된다. 그리고, 통상 셀 영역에는 작은 사이즈(a)의 콘택홀이 형성되고, 주변 영역은 상대적으로 큰 사이즈(b)의 콘택홀이 형성된다. 따라서, 도 2에 도시된 광 강도 분포 곡선(결상계에서)에 나타난 바와 같이, 광 투과 지역의 에지 부위에서 사이드로브가 발생되는데, 셀 영역에서는 비교적 사이드로브(23)가 약하게 발생되나 주변 영역에서는 사이드로브(24)가 크게 형성됨을 알 수 있다.Referring to FIG. 2, in the conventional halftone phase shift mask, a contact hole (on a wafer) is defined by a phase shifter pattern 22 in both a cell region and a peripheral region. In general, a small size (a) contact hole is formed in the cell region, and a relatively large size (b) contact hole is formed in the peripheral region. Therefore, as shown in the light intensity distribution curve (in the imaging system) shown in FIG. 2, sidelobe is generated at the edge portion of the light transmitting region, while relatively low sidelobe 23 is generated in the cell region. It can be seen that the side lobe 24 is formed large.

주변 영역에서 셀 영역보다 사이드로브가 크게 형성되는 이유는 다음과 같다.The reason why the side lobe is formed larger than the cell area in the peripheral area is as follows.

셀 영역과 주변 영역 모두 위상쉬프터 처리를 해서 만든 하프톤 위상반전마스크를 사용할 경우, 콘택홀 에지 부근에서의 광 집중으로 해상력 및 초점심도의 증가를 가져오지만, 셀 영역에서의 콘택홀보다 0.1㎛정도 더 큰 콘택홀을 갖는 주변 영역에서는 그 만큼 더 많은 광량(빛에너지)이 투과하여 사이드로브가 심해져 궁극적으로 포토레지스트 패턴의 이상 프로파일이 유발된다.In the case of using the half-tone phase inversion mask made by performing phase shifter processing in both the cell region and the peripheral region, light concentration near the contact hole edge increases the resolution and the depth of focus, but it is about 0.1 μm higher than the contact hole in the cell region. In the peripheral area having a larger contact hole, more light quantity (light energy) is transmitted, causing side lobes to be severe, ultimately causing an abnormal profile of the photoresist pattern.

또한, 도 3에 도시된 바와 같이, 오목한 단차를 갖는 곳에 콘택홀이 형성될 경우에는 도면의 "c"와 같이 8% 투과된 빛이 포토레지스트(32) 하부층(31)에 반사되어 빛이 모아지는 오목렌즈 효과가 발생하는데, 이 오목렌즈 효과가 사이드로브 효과와 겹치면 도저히 패턴을 형성할 수 없을 정도로 공정마진이 적어지게 된다.In addition, as shown in FIG. 3, when a contact hole is formed at a concave step, 8% transmitted light is reflected by the lower layer 31 of the photoresist 32 as shown in FIG. The concave lens effect occurs, and when the concave lens effect overlaps the side lobe effect, the process margin is reduced so that a pattern cannot be formed.

이상에서 설명한 바와 같이, 종래의 하프톤 위상반전마스크를 사용한 미세 패턴 형성 공정에서는, 주변 영역에서 사이드로브 효과 및 오목렌즈 효과가 극대화되어 패턴 불량을 나타나게 되는데, 이러한 문제점은 서로 다른 2개 이상의 패턴 사이즈가 존재하는 층(layer)을 동시에 형성하고자 할 때 모두 나타나게 된다.As described above, in the conventional fine pattern forming process using the halftone phase inversion mask, the side lobe effect and the concave lens effect are maximized in the peripheral area, resulting in pattern defects. This problem is caused by two or more different pattern sizes. Both appear when the same layer is to be formed simultaneously.

본 발명은 서로 다른 2개 이상의 패턴 사이즈가 존재하는 층(layer)을 동시에 형성하고자 할 때, 사이드로브 효과를 제거하여 패턴 불량을 방지할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing a pattern defect by removing a side lobe effect when simultaneously forming a layer in which two or more different pattern sizes exist.

도 1은 셀영역과 주변영역으로 구분된 하프톤 위상반전 마스크의 평면도.1 is a plan view of a halftone phase shift mask divided into a cell region and a peripheral region.

도 2는 종래의 하프톤 위상반전 마스크의 단면도.2 is a cross-sectional view of a conventional halftone phase shift mask.

도 3은 오목렌즈 효과를 설명하기 위한 개념도.3 is a conceptual diagram for explaining the concave lens effect.

도 4는 본 발명의 일실시예에 따른 셀 영역을 위한 마스크 단면도.4 is a cross-sectional view of a mask for a cell region according to an embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 주변 영역을 위한 마스크 단면도.5 is a cross-sectional view of a mask for a peripheral region according to an embodiment of the present invention.

상기 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은, 한 층(layer) 내에서 서로 다른 두개 이상의 패턴 사이즈를 갖는 반도체 소자 제조 방법에 있어서, 상기 상대적으로 큰 사이즈를 갖는 패턴 영역에 대응되는 크롬 패턴을 갖는 제1 마스크를 사용하여 포토레지스트를 제1 노광하는 단계; 상기 상대적으로 적은 사이즈를 갖는 패턴 영역에 대응되는 위상쉬프터 패턴을 갖는 제2 마스크를 사용하여 상기 포토레지스트를 제2 노광하는 단계; 및 상기 포토레지스트를 현상하는 단계를 포함하여 이루어진다.A semiconductor device manufacturing method of the present invention for achieving the above object, in the semiconductor device manufacturing method having two or more different pattern sizes in one layer, chromium corresponding to the pattern area having a relatively large size First exposing the photoresist using a first mask having a pattern; Second exposing the photoresist using a second mask having a phase shifter pattern corresponding to the pattern region having a relatively small size; And developing the photoresist.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

본 발명은 콘택홀 사이즈가 다른 셀 영역과 주변 영역을 동시에 위상쉬프터로 처리하여 만든 하프톤 위상반전마스크의 문제점, 사이드로브 효과 및 오목렌즈 효과를 제거하기 위하여, 주변 영역을 제외한 셀 영역은 해상력 및 초점심도가 높은 위상쉬프터로 처리하여 하프톤 위상반전마스크로 제작하고, 감지증폭기가 형성되는 영역을 포함하는 주변 영역은 일반적인 크롬 마스크로 제작한 다음, 이 두 마스크를 사용하여 연속적으로 노광 공정을 실시한 다음, 한번의 현상으로 포토레지스트 패턴을 형성한다.According to the present invention, in order to remove the problem, the side lobe effect, and the concave lens effect of a halftone phase shift mask made by simultaneously processing a cell region and a peripheral region having different contact hole sizes with a phase shifter, the cell region except the peripheral region has a resolution and A half-tone phase inversion mask is processed by a high depth-of-focus shifter, and the peripheral area including the area where the detection amplifier is formed is made of a general chrome mask, and then the exposure process is continuously performed using these two masks. Next, a photoresist pattern is formed by one development.

도 4는 셀 영역의 콘택홀 형성을 위한 마스크 단면도로서, 투명기판(41) 상에 위상이 180°이고 광투과율이 6-10%인 위상쉬프터가 형성된다. 주변 영역은 위상쉬프터(42b)로 오픈 영역 없이 모두 덮혀 있고, 셀 영역은 종래와 동일하게 콘택홀에 대응되는 지역이 오픈된 위상쉬프터(42a) 패턴이 형성되어 있다. 따라서, 주변영역보다 미세한 패턴 사이즈를 갖는 셀 영역은 해상력 및 초점심도가 높다.4 is a cross-sectional view of a mask for forming a contact hole in a cell region, and a phase shifter having a phase of 180 ° and a light transmittance of 6-10% is formed on the transparent substrate 41. The peripheral area is covered by the phase shifter 42b without an open area, and the cell area is formed with the pattern of the phase shifter 42a in which the area corresponding to the contact hole is opened as in the prior art. Therefore, a cell region having a finer pattern size than the peripheral region has high resolution and depth of focus.

도 5는 주변 영역의 콘택홀 형성을 위한 마스크 단면도로서, 투명기판(51) 상에 광투과율이 0%인 크롬이 형성된다. 셀 영역은 크롬(52a)으로 오픈 영역 없이 모두 덮혀 있고, 주변 영역은 콘택홀에 대응되는 지역이 오픈된 크롬(52b) 패턴이 형성되어 있다. 주변 영역에서의 콘택홀 사이즈는 셀 영역에서 보다 상대적으로 충분히 크므로 해상력이 떨어지더라도 그리 큰 문제가 되지 않으며, 해상력이 떨어지는 대신에 사이드로브 효과를 완전히 제거할 수 있으므로, 공정 마진 면에서 더 큰 이득을 가져온다.5 is a cross-sectional view of a mask for forming a contact hole in a peripheral region, and chromium having a light transmittance of 0% is formed on the transparent substrate 51. The cell region is entirely covered by chrome 52a without an open region, and a chromium 52b pattern in which a region corresponding to the contact hole is opened is formed. The contact hole size in the periphery area is relatively large enough in the cell area, so it does not matter much if the resolution drops, and the side lobe effect can be completely removed instead of the resolution decreases, resulting in greater gain in process margins. Bring it.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가지 자에게 있어 명백할 것이다.The present invention is not limited to the above-described embodiment and the accompanying drawings, and various permutations, modifications, and changes can be made without departing from the spirit of the present invention. It will be obvious to the bearer.

본 발명은 셀 영역 및 주변 영역에 각각 다른 마스크를 적용하여, 셀 영역의 작은 패턴은 해상력 및 초점심도가 높여 미세 패턴의 형성이 가능하도록 하고, 주변 영역의 큰 패턴 형성할 때는 사이드로브 효과를 완전히 제거하는 것에 의해 패턴 불량을 방지한다.According to the present invention, different masks are applied to the cell region and the peripheral region, so that the small pattern of the cell region can be formed with a fine pattern with high resolution and depth of focus, and the side lobe effect is completely reduced when forming a large pattern of the peripheral region. By removing, a pattern defect is prevented.

Claims

In the method of manufacturing a semiconductor device having two or more different pattern sizes in one layer,

First exposing the photoresist using a first mask having a chrome pattern corresponding to the pattern region having a relatively large size;

Second exposing the photoresist using a second mask having a phase shifter pattern corresponding to the pattern region having a relatively small size; And

Developing the photoresist

Semiconductor device manufacturing method comprising a.

The method of claim 1,

The first mask is a method for manufacturing a semiconductor device is a mask for forming a pattern of the peripheral region.

The method of claim 2,

And the second mask is a mask for forming a pattern of a cell region.

The method of claim 1,

The first mask is a method of manufacturing a semiconductor device, characterized in that the cell region is covered with chromium without an open region, the peripheral region is formed with a chrome pattern is opened in a region corresponding to the contact hole.

The method of claim 1,

The second mask is a semiconductor device manufacturing method characterized in that the peripheral region is covered with a phase shifter, all without an open region, the cell region is formed with a phase shifter pattern in which the region corresponding to the contact hole is open.