KR19990051227A - Array inspection method of liquid crystal panel - Google Patents
Array inspection method of liquid crystal panel Download PDFInfo
- Publication number
- KR19990051227A KR19990051227A KR1019970070508A KR19970070508A KR19990051227A KR 19990051227 A KR19990051227 A KR 19990051227A KR 1019970070508 A KR1019970070508 A KR 1019970070508A KR 19970070508 A KR19970070508 A KR 19970070508A KR 19990051227 A KR19990051227 A KR 19990051227A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- pad
- pads
- common
- array
- Prior art date
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 액정 패널의 어레이 검사를 위하여, 동일층상에 형성된 어레이 배선을 홀수번째 배선과 짝수 번째 배선으로 분리하여, 상기 홀수 번째 배선의 양단에 형성된 각각의 패드를 한 쌍의 제 1 공통 패드에 각각 연결하고, 상기 짝수 번째 배선의 양단에 형성된 각각의 패드를 한 쌍의 제 2 공통 패드에 연결하여, 상기 제 1 또는 상기 제 2 공통 패드의 한쪽에 전기적 신호를 인가하고 다른 한쪽에서 센싱하므써 상기 제 1 또는 제 2 공통 패드에 연결된 배선의 단락 및 단선을 검사하며, 서로 다른 층상에 위치하는 상기 공통 패드를 하나씩 선택하여 전기적 신호를 인가하고 센싱하므로써 상기 공통 패드에 연결된 배선간의 단선을 검사하는 것을 특징으로 한다.For inspecting the array of the liquid crystal panel according to the present invention, the array wiring formed on the same layer is separated into odd-numbered wiring and even-numbered wiring, and each pad formed at both ends of the odd-numbered wiring is connected to a pair of first common pads. Connecting the respective pads formed at both ends of the even-numbered wiring to a pair of second common pads, thereby applying an electrical signal to one side of the first or second common pads and sensing the other side. Inspecting the short circuit and disconnection of the wiring connected to the first or second common pad, and checking the disconnection between the wiring connected to the common pad by applying and sensing an electrical signal by selecting the common pads located on different layers one by one. It is characterized by.
Description
본 발명은 액정 패널의 어레이 검사 방법에 관한 것으로, 특히 액정 패널의 어레이 공정에서 배선 결함을 단시간에 검출할 수 있는 액정 패널의 어레이 검사 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array inspection method of a liquid crystal panel, and more particularly, to an array inspection method of a liquid crystal panel capable of detecting wiring defects in a short time in an array process of a liquid crystal panel.
액정 패널의 제조 공정에는 각 단계에서 제품의 양·불량을 검출하기 위하여 다양한 검사가 요구된다. 이러한 검사는, 공정 과정의 검사와 완성 어레이의 검사로 대별된다. 어레이 공정의 검사는 완성 어레이 상태에서의 검사를 말한다.In the manufacturing process of the liquid crystal panel, various inspections are required in order to detect the quantity or defect of the product at each step. These inspections are roughly divided into inspections of process procedures and inspections of completed arrays. Inspection of the array process refers to inspection of the finished array condition.
액정 패널의 어레이 공정에서 발생되는 불량의 대부분은 배선 결함이다. 이러한 배선 결함은 배선의 단선이나, 동일 층의 배선 사이의 단락 또는 다른 층간의 배선 사이의 단락에 기인한다. 그리고, 이러한 배선 결함을 검출하기 위하여, “오픈/쇼트 테스트”라고 명명된 검사 방법을 이용한다. 오픈/쇼트 테스트는 배선의 한쪽 패드에 일정한 전압을 인가하고 다른 한쪽 패드에서 전류를 센싱하므로써, 배선의 단락이나 배선간 단선을 검사한다.Most of the defects generated in the array process of the liquid crystal panel are wiring defects. Such wiring defects are caused by disconnection of wirings, short circuits between wirings of the same layer, or short circuits between wirings of different layers. In order to detect such wiring defects, a test method called "open / short test" is used. The open / short test applies a constant voltage to one pad of the wiring and senses the current on the other pad to check for short-circuits or disconnections.
도 1a 및 도 1b는 종래 박막 트랜지스터 액정 패널의 어레이 배선과 그 배선이 단선 및 단락된 상태를 각각 나타낸다.1A and 1B show an array wiring of a conventional thin film transistor liquid crystal panel and a state in which the wiring is disconnected and shorted, respectively.
각각 n개의 게이트 배선(100)과 드레인 배선(200)이 행과 열로 교차하여 배열되어 있다. 그리고, 각각의 배선에 전기적 신호를 인가할 수 있도록, 게이트 패드(G1/G′1..Gn/G′n)와 드레인 패드(D1/D′1..Dn/D′n)가 각각의 배선의 양단에 연결되어 있다. VGA 패널의 경우, 게이트 및 드레인 배선이 각각 480라인으로 (480쌍×2)개의 패드로 구성되며, SVGA 패널의 경우 (600쌍×2)개의 패드로 구성된다.Each of the n gate wirings 100 and the drain wirings 200 are arranged in a row and a column. In addition, the gate pads G1 / G'1..Gn / G'n and the drain pads D1 / D'1..Dn / D'n are respectively provided to apply electrical signals to the respective wirings. It is connected to both ends of the wiring. In the case of the VGA panel, the gate and drain wiring is composed of 480 lines of (480 pairs x 2) pads, and in the case of the SVGA panel, (600 pairs x 2) pads.
도 1a는 제 1 게이트 배선이 단선된 경우를 나타낸다.1A shows a case where the first gate wiring is disconnected.
이와 같은 배선의 단선을 검사하기 위해서는 검사하고자 하는 배선의 양단에 연결된 패드, 즉 G1 및 G′1에 프루브 핀(300)을 연결한다. 그런 다음, 두 개의 패드 중 하나의 패드(G1)를 선택하여 전압을 인가하고 나머지 패드(G′1)에서 전류를 센싱한다.In order to inspect the disconnection of the wiring, the probe pin 300 is connected to pads connected to both ends of the wiring to be inspected, that is, G1 and G′1. Then, one of the two pads (G1) is selected to apply a voltage and sense the current in the remaining pad (G'1).
배선이 단선되는 경우, 전류는 센싱되지 않는다. 드레인의 단선의 검사도 이와 동일하다. 따라서, 각 배선의 단선의 검사는 (2×n)번의 테스트 시퀀스가 필요하다.If the wiring is broken, no current is sensed. The inspection of the disconnection of the drain is the same. Therefore, inspection of the disconnection of each wiring requires (2 x n) test sequences.
도 1b는 제 1 게이트 배선과 제 2 게이트 배선이 단락된 경우를 나타낸다.1B illustrates a case where the first gate wiring and the second gate wiring are short-circuited.
이와 같은 게이트 배선간, 드레인 배선간 또는 게이트 및 드레인 배선간의 단락을 검사하는 경우, 검사하고자 하는 두 배선 중 한 배선의 패드와 그 패드 대각의 위치에 있는 나머지 배선의 패드를 선택하여 프루브 핀(300)을 설치하고, 그 중 하나의 패드에 전압을 인가하고 전류를 센싱한다.When the short circuit between the gate wirings, the drain wirings, or the gate and drain wirings is inspected, the pads of one of the two wirings to be checked and the pads of the remaining wirings at positions corresponding to the pad diagonals are selected, and then the probe pins 300 are selected. ), And apply voltage to one of the pads and sense current.
즉, 도면에 도시된 바와 같이 제 1 게이트 배선과 제 2 게이트 배선간의 단락을 검사하는 경우, G1의 패드에 전압을 인가하고 대각의 위치에 있는 G′2의 패드에서 전류를 센싱한다.That is, as shown in the drawing, when the short circuit between the first gate line and the second gate line is inspected, a voltage is applied to the pad of G1 and the current is sensed by the pad of G ′ 2 at a diagonal position.
배선이 단락되는 경우, 전류가 센싱된다. 드레인간의 단락 검사도 이와 동일하다. 각 배선의 단선의 검사는 {(n×n)+2×(n-1)}번의 테스트 시퀀스가 필요하다.If the wiring is shorted, current is sensed. The same is true for the short circuit test between the drains. Inspection of disconnection of each wiring requires a test sequence of {(n × n) + 2 × (n−1)}.
상기에서 언급한 바와 같이, 매트릭스 형태로 배열된 배선과 각각의 배선의 양단에 패드가 형성된 액정 패널의 배선의 오픈/ 쇼트 테스트를 검사하는 경우, 각 배선을 순차적으로 검사해야 하므로 테스트 시퀀스가 길어져 쓰루풋(Throughput)이 저하되는 문제가 있다. 또한, 다양한 모델의 액정 패널로 인해, 패드 피치가 달라지는 경우 그에 맞는 새로운 프루브 카드를 제작해야 하므로 제조 비용이 증가하는 문제가 있다.As mentioned above, in the case of inspecting the open / short test of the wiring arranged in a matrix form and the wiring of the liquid crystal panel in which pads are formed at both ends of each wiring, the test sequence is lengthened because each wiring must be sequentially tested. There is a problem that (Throughput) is reduced. In addition, due to various models of the liquid crystal panel, when the pad pitch is changed, a new probe card must be manufactured accordingly, thereby increasing the manufacturing cost.
따라서, 본 발명은 서로 다른 패드 피치를 갖는 다양한 모델의 액정 패널에 적용 가능하며, 전체적인 오픈/쇼트 테스트 시퀀스도 줄여 쓰루풋을 향상시킬 수 있는 액정 패널의 어레이 검사 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for inspecting an array of liquid crystal panels that can be applied to various models of liquid crystal panels having different pad pitches and can improve throughput by reducing the overall open / short test sequence.
도 1a 내지 도 1b는 종래 박막 트랜지스터 액정 패널의 어레이 배선과 그 배선이 단선 및 단락된 상태를 각각 나타내는 도면.1A to 1B are diagrams showing an array wiring of a conventional thin film transistor liquid crystal panel and a state in which the wiring is disconnected and shorted, respectively.
도 2는 본 발명에 따른 박막 트랜지스터 액정 패널의 어레이 배선을 나타내는 도면.2 is a diagram showing an array wiring of a thin film transistor liquid crystal panel according to the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100: 게이트 배선 200: 드레인 배선100: gate wiring 200: drain wiring
300: 프루브 핀300: probe pin
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널의 어레이 검사를 위하여, 동일층상에 형성된 어레이 배선을 홀수번째 배선과 짝수 번째 배선으로 분리하여, 상기 홀수 번째 배선의 양단에 형성된 각각의 패드를 한 쌍의 제 1 공통 패드에 각각 연결하고, 상기 짝수 번째 배선의 양단에 형성된 각각의 패드를 한 쌍의 제 2 공통 패드에 연결하여, 상기 제 1 또는 상기 제 2 공통 패드의 한쪽에 전기적 신호를 인가하고 다른 한쪽에서 센싱하므써 상기 제 1 또는 제 2 공통 패드에 연결된 배선의 단락 및 단선을 검사하며, 서로 다른 층상에 위치하는 상기 공통 패드를 하나씩 선택하여 전기적 신호를 인가하고 센싱하므로써 상기 공통 패드에 연결된 배선간의 단선을 검사하는 것을 특징으로 한다.In order to achieve the above object, in order to inspect the array of the liquid crystal panel according to the present invention, the array wiring formed on the same layer is separated into odd-numbered wiring and even-numbered wiring, and each pad formed at both ends of the odd-numbered wiring is used. Connecting to each of the first common pads of the pair, and connecting each pad formed at both ends of the even-numbered wiring to a pair of second common pads to apply an electrical signal to one of the first or second common pads. And checking the short circuit and disconnection of the wire connected to the first or second common pad by sensing on the other side, and selecting the common pads located on different layers one by one to apply and sense electrical signals to the common pad. It is characterized in that the disconnection between the connected wires.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 박막 트랜지스터 액정 패널의 어레이 배선을 나타낸다.2 shows an array wiring of a thin film transistor liquid crystal panel according to the present invention.
각각 n개의 게이트 배선(100)과 드레인 배선(200)이 행과 열로 교차하여 배열되어 있다. 그리고, 각각의 배선에 전기적 신호를 인가할 수 있도록, 게이트 패드(G1/G′1..Gn/G′n)와 드레인 패드(D1/D′1..Dn/D′n)가 각각의 배선의 양단에 연결되어 있다. 여기서, 이하의 설명을 용이하게 하기 위하여 n은 짝수로 한다.Each of the n gate wirings 100 and the drain wirings 200 are arranged in a row and a column. In addition, the gate pads G1 / G'1..Gn / G'n and the drain pads D1 / D'1..Dn / D'n are respectively provided to apply electrical signals to the respective wirings. It is connected to both ends of the wiring. Here, n is an even number in order to facilitate the following description.
그리고, 본 발명에 따라 게이트 배선(100)의 홀수번쩨 배선만을 분리하여, 각각의 배선의 좌단에 형성된 패드(G1, G3..G(n-1))는 공통 패드 C1에 연결하고, 각각의 배선의 좌단에 대응하여 우단에 형성된 패드(G′1, G′3..G′(n-1))는 C′1에 연결한다. 그리고, 홀수 번째 배선의 좌단 또는 우단의 각각의 패드와 이 각각의 패드가 연결된 C1 또는 C′1의 공통 패드 사이에 1MΩ의 저항을 설치한다.In addition, according to the present invention, only the odd-numbered wiring of the gate wiring 100 is separated, and the pads G1 and G3..G (n-1) formed at the left end of each wiring are connected to the common pad C1, respectively. The pads G'1 and G'3..G '(n-1) formed at the right end corresponding to the left end of the wiring are connected to C'1. Then, a resistance of 1 MΩ is provided between each pad at the left or right end of the odd-numbered wiring and the common pad of C1 or C'1 to which the respective pads are connected.
또한, 짝수 번째 배선의 패드(G2, G4..Gn)에 대해서도 동일한 방법으로 한 쌍의 공통 패드 C2와 C′2에 연결한다. 또한, 짝수 번째 배선의 좌단 또는 우단의 각각의 패드와 C2 또는 C′2의 공통 패드 사이에 1MΩ의 저항을 설치한다.The pads G2 and G4..Gn of the even-numbered wirings are also connected to the pair of common pads C2 and C'2 in the same manner. Further, a resistance of 1 MΩ is provided between each pad at the left or right end of the even-numbered wiring and the common pad of C2 or C'2.
드레인 배선(200)에도 동일하게 적용하여 홀수 번째 배선의 패드((D1/D′1..D(n-1)/D′(n-1))는 공통 패드 C3/ C′3에 각각 연결하고, 짝수번째 배선의 패드(D2, D4..Dn)는 공통 패드 C4와 C′4에 연결한다. 또한, 드레인 배선의 한단의 패드와 이들 패드와 연결된 공통 패드 사이에 1MΩ의 저항을 설치한다.The same applies to the drain wiring 200, so that the pads of the odd-numbered wiring ((D1 / D'1..D (n-1) / D '(n-1)) are connected to the common pads C3 / C'3, respectively. The pads D2 and D4..Dn of the even-numbered wirings are connected to the common pads C4 and C ′ 4. A 1 MΩ resistor is provided between one end of the drain wiring and the common pads connected to these pads. .
그런 다음, 한 쌍의 공통 패드를 선택하여 한쪽에 전기적 신호를 인가하고 다른 한쪽에서 센싱하므써, 이들 공통 패드에 연결된 배선의 단락 또는 단선을 검사한다.Then, a pair of common pads are selected to apply an electrical signal to one side and sensed on the other side to check for shorts or disconnections in the wiring connected to these common pads.
예를 들어, 게이트 배선의 단선을 검사하고자 하는 경우, C1 및 C′1 또는 C2 및 C′2의 공통 패드에 프루브 핀을 연결한 다음, 두 개의 공통 패드 중 하나의 패드를 선택하여 전압을 인가하고 나머지 패드에서 전류를 센싱한다. 이와 같이 함으로써, 게이트 배선의 홀수 번째 또는 짝수 번째 배선의 단선을 검사할 수 있다. 드레인 배선의 단선 여부에 대해서도 동일한 방법이 적용된다.For example, if you want to check the disconnection of the gate wiring, connect the probe pin to the common pad of C1 and C′1 or C2 and C′2, and then select one of the two common pads to apply voltage. And sense current from the remaining pads. By doing in this way, the disconnection of the odd-numbered or even-numbered wiring of a gate wiring can be examined. The same method applies to the disconnection of the drain wiring.
상기와 같이 외부 저항을 설치해 주는 이유는 공정 변수의 변화에 대해서도 배선에 흐르는 전류량이 미소하게 변화하게 하여 단선의 판별력을 높임으로써, 본 발명에 따른 오픈/쇼트 테스트에 대한 신뢰도를 높이기 위한 것이다.The reason why the external resistor is provided as described above is to increase the discrimination power of the disconnection by making the amount of current flowing through the wiring minutely change even with the change of the process variable, thereby increasing the reliability of the open / short test according to the present invention.
배선의 단락을 검사하고자 하는 경우, 검사하고자 하는 두 배선 중 한 배선의 패드와 그 패드 대각의 위치에 있는 나머지 배선의 패드를 선택하여 프루브 핀을 설치하고, 그 중 하나의 패드에 전압을 인가하고 전류를 센싱한다.If you want to check the short circuit of the wiring, select the pad of one of the two wirings to be tested and the pad of the remaining wiring at the pad diagonal position to install the probe pin, and apply voltage to one of the pads. Sense current.
예를 들어, 게이트 배선의 단락을 검사하고자 하는 경우 C1의 공통 패드에 전압을 인가하고 대각의 위치에 있는 C′2의 공통 패드에서 전류를 센싱한다. 하나의 배선이라도 단락이 되는 경우, 전류는 흐르게 된다.For example, when a short circuit of a gate wiring is to be checked, a voltage is applied to a common pad of C1 and a current is sensed at a common pad of C ′ 2 at a diagonal position. If a short circuit occurs even with one wiring, current flows.
또한, 홀수 번째 게이트 배선과 짝수 번째 드레인 배선의 단락 여부를 검사하고자 하는 경우 C1과 C4의 공통 패드를 선택하고 전기적 신호를 인가하고 센싱하므로써, 적어도 하나 이상의 배선의 단락 여부를 검사할 수 있다.In addition, when checking whether the odd-numbered gate line and the even-numbered drain line are short-circuited, by selecting a common pad of C1 and C4 and applying and sensing an electrical signal, it is possible to check whether the at least one wire is short-circuited.
상기와 같은 방법으로 개개의 배선의 단선 또는 단락은 검사할 수 없으나, 적어도 공통 패드 사이에 연결된 배선의 단선 및 단락은 검사할 수 있다. 따라서, 액정 패널의 어레이 공정의 양·불량을 단시간에 검사할 수 있다. 즉, n개의 게이트 배선과 드레인 배선이 매트릭스 형태로 배열된 경우, 종래에는 배선의 단선을 검사하는 경우 (2n)번의 테스트 시퀀스가, 그리고 배선간의 단락을 검사하는 경우 {(n×n)+2×(n-1)}번의 테스트 시퀀스가 요구되었다. 그러나, 본 발명의 경우 배선의 단선은 4번의 테스트 시퀀스가, 그리고 배선간의 단락은 6번의 테스트 시퀀스만이 요구된다.In the above manner, disconnection or short circuit of the individual wirings cannot be inspected, but at least disconnection and short circuits of the wirings connected between the common pads can be inspected. Therefore, the quantity and defect of the array process of a liquid crystal panel can be examined in a short time. That is, in the case where n gate wirings and drain wirings are arranged in a matrix form, conventionally, a test sequence of (2n) in the case of inspecting disconnection of wiring and {(n × n) +2 in the case of inspecting a short circuit between the wirings Test sequence x (n-1)} was required. In the present invention, however, only four test sequences are required for disconnection of wiring and six test sequences for short circuits between wirings.
이상에서 설명한 바와 같이, 본 발명은 어떤 형태의 액정 패널의 어레이에 대해서도 이와 같은 방법을 적용하면 단시간에 오픈/쇼트 테스트가 가능하다. 또한, 다양한 모델의 액정 패널로 인해 패드 피치가 달라지는 경우에도, 전 모델에 대해 일정한 위치에 공통 패드를 형성해 줌으로써 모두 동일한 프루브 카드를 사용할 수 있다.As described above, the present invention enables the open / short test in a short time by applying such a method to an array of liquid crystal panels of any type. In addition, even when the pad pitch is changed due to the liquid crystal panels of various models, the same probe card can be used by forming a common pad at a predetermined position for all models.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970070508A KR19990051227A (en) | 1997-12-19 | 1997-12-19 | Array inspection method of liquid crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970070508A KR19990051227A (en) | 1997-12-19 | 1997-12-19 | Array inspection method of liquid crystal panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990051227A true KR19990051227A (en) | 1999-07-05 |
Family
ID=66090371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970070508A KR19990051227A (en) | 1997-12-19 | 1997-12-19 | Array inspection method of liquid crystal panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990051227A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671513B1 (en) * | 2000-12-12 | 2007-01-19 | 비오이 하이디스 테크놀로지 주식회사 | Method for detecting short position of liquid crystal display device |
KR101137426B1 (en) * | 2005-06-30 | 2012-04-20 | 엘지디스플레이 주식회사 | test method of array substrate for liquid crystal display device |
-
1997
- 1997-12-19 KR KR1019970070508A patent/KR19990051227A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671513B1 (en) * | 2000-12-12 | 2007-01-19 | 비오이 하이디스 테크놀로지 주식회사 | Method for detecting short position of liquid crystal display device |
KR101137426B1 (en) * | 2005-06-30 | 2012-04-20 | 엘지디스플레이 주식회사 | test method of array substrate for liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3143714B2 (en) | LCD panel array test method | |
US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
JP4576242B2 (en) | Test pattern of semiconductor device and test method using the same | |
US7132684B2 (en) | Test structure for detecting defect size in a semiconductor device and test method using same | |
CN1996032A (en) | Method of testing wires and apparatus for doing the same | |
JPWO2006087844A1 (en) | Wiring connection state inspection device | |
KR20170113869A (en) | Test system and test controller | |
KR19990051227A (en) | Array inspection method of liquid crystal panel | |
KR100278612B1 (en) | LCD Panel | |
JP3163265B2 (en) | Inspection apparatus and inspection method for flat cable and multilayer board | |
JPH0695143A (en) | Electronic video device | |
JP2011014703A (en) | Semiconductor integrated circuit, and method of testing the same | |
JP3014915B2 (en) | Multi-panel thin film transistor array substrate and inspection method thereof | |
JPH07199220A (en) | Array substrate | |
JPH02251931A (en) | Active matrix array | |
JPH0421106Y2 (en) | ||
JP2576673B2 (en) | Inspection method of bus line of liquid crystal display element substrate | |
JP3313684B2 (en) | Liquid crystal display substrate, its wiring inspection method and its wiring repair method | |
JP2506847B2 (en) | Method for manufacturing reflective active matrix array | |
KR19980022522A (en) | Antistatic type liquid crystal display device and manufacturing method thereof | |
KR20020087931A (en) | A printed circuit assembly with configurable boundary scan paths | |
KR200285963Y1 (en) | Probe card by Parallel Probing Method | |
JP3167916B2 (en) | Semiconductor integrated circuit | |
JP2607447Y2 (en) | Display device driving semiconductor device | |
JPH0764517A (en) | Device for inspecting active matrix array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |