KR19990050396A - Loopback test circuit of time switch matching device - Google Patents
Loopback test circuit of time switch matching device Download PDFInfo
- Publication number
- KR19990050396A KR19990050396A KR1019970069515A KR19970069515A KR19990050396A KR 19990050396 A KR19990050396 A KR 19990050396A KR 1019970069515 A KR1019970069515 A KR 1019970069515A KR 19970069515 A KR19970069515 A KR 19970069515A KR 19990050396 A KR19990050396 A KR 19990050396A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- loopback
- test
- time switch
- data link
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13217—Cranckback in routing, trombone connection, loopback circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/16—Service observation; Fault circuit; Testing
Abstract
본 발명은 타임 스위치 정합장치의 루우프백 시험회로에 관한 것으로, 종래에는 데이터 링크의 시험시에 데이터 링크의 운용을 중지하고 데이터 링크를 시험해왔다. 이에 본 발명은 데이타 링크 운용중에 데이타 링크의 운용을 중지하지 않고 프로세서로 부터 루우프백 시험 제어 데이타를 받아 송신 데이터 링크로 송신되는 데이타를 수신 데이터 링크로 연결하도록 타임 스위치와 정합 하기 위한 타임 스위치 정합부와, 2.048Mbps의 데이터를 64Kbps의 데이터로 변환 및 역변환하여 주기위한 데이터 속도 변환부와, 프로세서로부터 전달 받은 루우프백 시험 데이터를 저장하는 루우프백 시험 레지스터와, 루우백 하기위한 데이터 통로를 개폐하여 주기 위한 신호를 발생하여 주는 루우프백 제어신호 발생 회로부와, 루우프백 시험 중임을 가시적으로 알려주기 위해 발광 소자를 구동하여 주는 발광 소자 구동부로 구성하여 데이터 링크의 시험시에 데이터 링크의 운용을 중지하지 않고 데이터 링크를 시험하여 이상 유무를 검증하게 함으로써 시스팀 운용의 효율성 및 타임 스위치 정합장치의 오동작유무 시험의 용이성을 크게 향상시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a loopback test circuit of a time switch matching device, and has conventionally stopped data link operation at the time of testing the data link and tested the data link. Accordingly, the present invention provides a time switch matching unit for matching the time switch to receive the loopback test control data from the processor and to connect the data transmitted through the transmission data link to the reception data link without stopping the operation of the data link during the data link operation. And a data rate converter for converting and inverting 2.048 Mbps data into 64 Kbps data, a loopback test register for storing loopback test data received from a processor, and opening and closing a data path for loopback. It consists of a loopback control signal generation circuit unit for generating a signal for generating a light emitting device driving unit for driving a light emitting device to visually indicate that the loopback test is being performed, without stopping the operation of the data link during the data link test. Test the data link to see if Verification greatly improves the efficiency of system operation and the ease of testing for malfunctions of the time switch matching device.
Description
본 발명은 타임 스위치 정합장치의 루우프백 시험회로에 관한 것으로, 상세하게는 타임 스위치 정합장치의 일부 기능 회로로서 타임 스위치 정합장치가 타임 스위치로부터 수신한 2.048Mbps 속도의 데이타를 32 링크의 64Kbps 속도의 데이터로 속도 변환 후 인터넷 스위치로 전송하기 전단의 데이터를 루우프백 시험하여 속도 변환한 데이타의 이상 유무를 검증하기 위한 루우프백 시험회로에 관한 것이다.The present invention relates to a loopback test circuit of a time switch matching device. Specifically, as a function circuit of the time switch matching device, the 2.048 Mbps data received by the time switch matching device from the time switch is transmitted at a speed of 64 Kbps of 32 links. The present invention relates to a loopback test circuit for verifying whether the data of the preceding stage is subjected to a loopback test by verifying whether there is an abnormality in the speed converted data.
인터넷 서비스 정합장치의 타임 스위치 정합장치(이하 정합장치)는 스위치에서 송신하는 32 타임 슬롯 단위의 2.048Mbps 속도의 데이터를 32 데이터 링크 단위의 64Kbps 속도의 데이터로 변환하여 송신 및 역으로 수신시에는 32데이터 링크 단위의 64Kbps 속도의 데이터를 2.048Mbps 속도의 데이터로 변환 타임 스위치로 전송하여 주는 기능을 수행한다. 상기 기능을 수행하기 위하여 정합장치는 유지 보수 기능 중 데이타 패스의 정상 동작 유무를 판별할 수 있는 기능을 필수적으로 지닌다.The time switch matching device (hereafter matching device) of the Internet service matching device converts 2.048 Mbps data in 32 time slot units transmitted from the switch into 64 Kbps data in 32 data link units, and transmits and receives 32 bytes in reverse. It transfers data of 64Kbps in data link unit to 2.048Mbps and converts it to the conversion time switch. In order to perform the above functions, the matching device essentially has a function of determining whether the data path is normally operated among the maintenance functions.
일반적으로 정합장치의 운용시에 오동작이 감지될 경우 시스템의 운용을 중지하고 정합장치를 시험하여 장치의 정상 동작 유무를 판단하기에는 어려움이 많다.In general, if a malfunction is detected during operation of the matching device, it is difficult to determine whether the device is operating normally by stopping the system operation and testing the matching device.
본 발명의 목적은 데이터 링크의 운용시에 데이타 패스의 정상 동작 유무 판별 기능중 타임 스위치 정합장치가 타임 스위치로부터 수신한 데이타를 속도 변환 후 인터넷 스위치로 전송하기 전단의 데이터를 루우프백하여 전송한 데이타의 이상 유무를 검증하기 위한 타임 스위치 정합장치의 루우프백 시험회로를 제공하는데 있다.An object of the present invention is to loop-back data transmitted from the time switch matching device to the Internet switch after speed conversion of data received from the time switch during the function of determining whether the data path is normally operated during data link operation. The present invention provides a loopback test circuit of a time switch matching device for verifying an abnormality.
도 1은 본 발명이 적용되는 타임 스위치 정합장치의 개략적인 구성도.1 is a schematic configuration diagram of a time switch matching device to which the present invention is applied.
도 2는 타임 스위치 정합장치의 기능 블럭도.2 is a functional block diagram of a time switch matching device.
도 3은 루우프백 제어 데이터의 형식도.3 is a format diagram of loopback control data.
도 4는 본 발명에 의한 루우프백 시험회로 상세 블럭도.Figure 4 is a detailed block diagram of the loopback test circuit according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 타임 스위치 12 : 타임 스위치 정합장치11: time switch 12: time switch matching device
21 : 타임 스위치 정합 회로부 22 : 속도 정합 회로부21: time switch matching circuit portion 22: speed matching circuit portion
23 : 루우프백 시험 레지스터 24 : 루우프백 제어신호 발생회로23: loopback test register 24: loopback control signal generation circuit
25 : 발광소자 구동부 41 : 루우프백 시험 레지스터25 light emitting device driver 41 loopback test register
42 : 루우프백 제어신호 발생회로 43 : 발광 소자 구동부42 loopback control signal generation circuit 43 light emitting device driver
상기 목적을 달성하기 위한 본 발명에 의한 타임 스위치 정합장치의 루우프백 시험회로는 데이타 링크 운용중에 데이타 링크의 운용을 중지하지 않고 프로세서로 부터 루우프백 시험 제어 데이타를 받아 송신 데이터 링크로 송신되는 데이타를 수신 데이터 링크로 연결하도록 타임 스위치와 정합 하기 위한 타임 스위치 정합부(21)와, 2.048Mbps의 데이터를 64Kbps의 데이터로 변환 및 역변환하여 주기위한 데이터 속도 변환부(22)와, 프로세서로부터 전달 받은 루우프백 시험 데이터를 저장하는 루우프백 시험 레지스터(23)와, 루우백 하기위한 데이터 통로를 개폐하여 주기 위한 신호를 발생하여 주는 루우프백 제어신호 발생 회로부(24)와, 루우프백 시험 중임을 가시적으로 알려주기 위해 발광 소자를 구동하여 주는 발광 소자 구동부(25)로 구성된 것을 특징으로 한다.The loopback test circuit of the time switch matching device according to the present invention for achieving the above object receives the loopback test control data from the processor and stops the data link during data link operation, and transmits the data transmitted to the transmission data link. A time switch matching unit 21 for matching with a time switch to connect to a receiving data link, a data rate converter 22 for converting and converting 2.048 Mbps data into 64 Kbps data, and a loop received from a processor A loopback test register 23 for storing the back test data, a loopback control signal generation circuit 24 for generating a signal for opening and closing a data path for loopback, and visually notifying that the loopback test is being performed Characterized in that it consists of a light emitting device driver 25 for driving a light emitting device to give Shall be.
도 1 은 본 발명에 의한 타임 스위치 정합장치의 루우프백 시험회로가 적용되는 타임 스위치 정합장치의 구성도로서, 본 발명에 의한 루우프백 시험회로는 도시된 타임 스위치 정합장치(12)의 일부 기능 회로로서 타임 스위치 정합장치(12)가 타임 스위치(11)로부터 수신한 2.048Mbps 속도의 데이타를 32 링크의 64Kbps 속도의 데이터로 속도 변환 후 인터넷 스위치로 전송하기 전단의 데이터를 루우프백 시험하여 속도 변환한 데이타의 이상 유무를 검증하기 위한 루우프백 시험을 수행하는 역할을 한다.1 is a configuration diagram of a time switch matching device to which a loopback test circuit of a time switch matching device according to the present invention is applied, and the loopback test circuit according to the present invention is a partial functional circuit of the illustrated time switch matching device 12. As a result, the time switch matching device 12 converts the 2.048 Mbps data received from the time switch 11 into 64 Kbps data of 32 links, and then transmits the data to the Internet switch. It performs the loopback test to verify the abnormality of the data.
도 2는 본 발명에 따른 블럭도로서, 도시된 바와 같이 타임 스위치로부터 수신하는 차등 신호를 정합하여 주는 타임 스위치 정합부(21)와, 상기 타임 스위치 정합부(21)로부터 수신한 데이터를 64Kbps 속도의 데이터로 변환하여 고속 스위치 네트워크로 전송 및 역으로 고속 스위치 네트워크로부터 수신한 데이터를 다중화하여 타임 스위치 정합 회로로 전송하여 주는 속도 정합 회로부(22)와 , 프로세서로부터 루우프백 시험 데이타를 받아 저장하는 루우프백 시험 레지스터(23)와 상기 루우프백 시험 레지스터(23)로부터 전달받은 데이타로 데이타 선택 회로의 선택 단자로 입력되는 루우프백 제어신호를 발생시켜 주는 루우프백 제어신호 발생 회로부(24)와, 루우프백 시험중임을 운용자에게 가시적으로 알려주는 발광 소자 구동부(25)로 구성된다.FIG. 2 is a block diagram according to the present invention, in which a time switch matching unit 21 for matching a differential signal received from a time switch and a data received from the time switch matching unit 21 are 64 Kbps speeds. A speed matching circuit section 22 that converts the data into a high speed switch network, and vice versa, and multiplexes the data received from the high speed switch network to a time switch matching circuit, and a loop for receiving and storing loopback test data from a processor. A loopback control signal generation circuit section 24 for generating a loopback control signal input to a selection terminal of a data selection circuit with data received from the back test register 23 and the loopback test register 23, and a loopback. It consists of a light emitting element driver 25 that visually informs the operator that the test.
상기 타임 스위치 정합부(21)는 송신부와 수신부가 완전히 분리되며 송신부는 스위치에서 송신하는 32 타임 슬롯 단위의 2.048Mbps 속도의 차등 신호 데이터를 TTL 레벨의 데이터 변환하여 속도 정합 회로부(22)의 송신부로 송신하여 준다. 수신부는 속도 정합 회로부(22)의 데이터 수신부로 부터 수신한 2.048Mbps 속도의 TTL 레벨 데이터를 타임 스위치로 차등 신호로 송신하게 된다.The time switch matching unit 21 is completely separated from the transmitter and the receiver. The transmitter converts the 2.048 Mbps differential signal data transmitted by the switch into TTL level data to the transmitter of the speed match circuit 22. Send it. The receiving unit transmits the TTL level data of 2.048Mbps speed received from the data receiving unit of the speed matching circuit unit 22 as a differential signal to the time switch.
상기 속도 정합 회로부(22)는 상기 타임스위치 정합 회로부(21)로부터 수신한 2.048Mbps의 데이터를 64Kbps속도의 32 채널로 역다중화하여 고속 스위치 네트워크로 송신하며, 32 채널 단위로 입력되는 64kbps 속도의 데이터를 32 채널 단위로 다중화하여 2.048Mbps 속도의 TTL 레벨 데이터로 타임 스위치 정합 회로부(21)로 송신하여 준다.The speed matching circuit section 22 demultiplexes the 2.048 Mbps data received from the time switch matching circuit section 21 into 32 channels of 64 Kbps speed and transmits the data to the high speed switch network. Is multiplexed in 32 channel units and transmitted to the time switch matching circuit section 21 as TTL level data at 2.048 Mbps.
상기 루우프백 시험 레지스터(23)는 프로세서가 써주는 루우프백 시험 데이타를 래치하여 루우프백 제어신호 발생부(24)로 전달하여 준다.The loopback test register 23 latches the loopback test data written by the processor and transfers the loopback test data to the loopback control signal generator 24.
상기 루우프백 제어신호 발생부(24)에서는 루우프백 시험 레지스터로 부터 전달받은 루우프백 시험 데이타로 데이타 선택부에서 송신 데이타를 선택하여 수신 데이타 패스로 연결하여 주는 루우프백 인에이블 신호를 만들어 준다.The loopback control signal generator 24 creates a loopback enable signal that selects transmission data from a data selector and connects the received data path with the loopback test data received from the loopback test register.
상기 발광소자 구동부(25)는 루우프백 시험중일 때 발광 소자를 구동하여 운용자에게 가시적으로 알려 주기 위한 회로로서 D5비트가 로직 1일 때 발광 소자가 구동되어 루우프백 시험 중임을 알려 주며 루우프백 시험 완료한 후 프로세서가 정합장치에 루우프백 해제 명령을 주어 D5 비트가 로직 0이 되면, 발광 소자가 꺼져 루우프백 시험이 완료되었음을 가시적으로 알려 준다.The light emitting device driver 25 is a circuit for driving the light emitting device during the loopback test and visually notifying the operator. When the D5 bit is logic 1, the light emitting device driver 25 indicates that the light emitting device is being driven and is performing the loopback test. The processor then issues a loopback release command to the matching device and when the D5 bit goes to logic 0, the light is turned off to visually indicate that the loopback test is complete.
본 발명은 속도 변환 회로부(22)의 송신부에서 64kbps 속도로 변환한 데이터를 고속 스위치 네트워크로 전송하기 전단에서 데이터를 루우프 백하여 속도 변환 회로부의 수신부와 수신 데이타 패스로 연결하여 준 후, 수신되는 데이터를 송신한 데이터와 비교하여 오류가 없는가를 검증하여 데이터 패스의 이상 유무를 검증한다.The present invention loops back data before transmitting the data converted at 64 kbps by the transmitting unit of the speed converting circuit unit 22 to the high speed switch network, connects the receiving unit of the speed converting circuit unit with the receiving data path, and then receives the data. Verifies that there is an error in the data path by verifying that there is no error by comparing with the transmitted data.
도 3은 루우프백 제어 데이타의 형식을 도시한 것으로서, D5 비트(31)는 루우프백 시험 및 해제 비트로 프로세서가 1로 셋하면 루우프백 시험 가능 상태가 되며 루우프백 시험할 링크의 데이터 값을 프로세서가 헥사데시말 값으로 루우프백 제어 레지스터에 써주어 각 링크별로 시험 가능하게 되고, D4 내지 D0 비트(32)는 루우프백 링크 선택데이터를 나타낸다.3 shows the format of the loopback control data. The D5 bit 31 is a loopback test and release bit. When the processor is set to 1, the loopback test is enabled and the data value of the link to be loopback tested is determined by the processor. A hexadecimal value is written to the loopback control register to enable testing for each link, and bits D4 to D0 32 represent loopback link selection data.
본 발명에 따른 일실시예로 링크 0을 루우프백시키는 경우 링크 0을 루우프백하기 위한 데이타는 헥사데시말 값으로 20이다.When looping back link 0 according to an embodiment of the present invention, the data for looping back link 0 is 20 as a hexadecimal value.
도 4는 루우프백 시험 레지스터(41)와 루우프백 제어신호 발생부(42) 및 발광소자 구동부(43)의 상세도이다. 프로세서가 10 데이타를 루우프백 시험 레지스터에 써주면 루우프백 제어신호 발생부의 5 × 32 주소 디코더부에서 헥사데시말 값 10에 해당하는 단자의 로직 레벨을 로직 0으로 변환하여 준다. 이 신호를 링크 0의 송신 데이타 패스를 링크 0의 수신 데이터 패스와 연결하여 주는 데이터 개폐 단자의 게이트 개폐용 신호로 사용하여 속도변환 소자의 송신부의 링크 0이 송신한 데이터를 속도 변환 소자의 수신부의 링크 0으로 데이터 패스를 연결하여 준다. 발광소자 구동부(43)는 루우프백 시험중일 때 루우프백 인에이블 비트(D5) 데이타 값으로 발광 소자(43)를 구동하여 운용자에게 루우프백 시험중임을 가시적으로 알려 준다. 속도 변환 소자의 수신부에서는 수신한 데이터를 속도 변환 소자의 송신부가 송신한 데이터와 비교하여 수행하여 루우프백 시험한 데이타의 이상 유무를 검증한다. 상기에 설명한 바와 같이 링크 1을 루우프백 시켜 주기 위한 헥사데시말 값은 21이며 상기의 과정을 거쳐 링크 1을 루우프백 시켜 주기 위한 신호가 발생되게 된다. 링크 31 을 루우프백 시켜 주기 위한 값은 3F 이며 다른 링크도 데이타 값을 달리해 줌으로써 해당 링크를 루우프백시킬 수 있다.4 is a detailed view of the loopback test register 41, the loopback control signal generator 42, and the light emitting device driver 43. When the processor writes 10 data to the loopback test register, the 5 × 32 address decoder of the loopback control signal generator converts the logic level of the terminal corresponding to the hexadecimal value 10 to logic 0. This signal is used as a gate opening / closing signal of a data opening / closing terminal connecting the transmission data path of link 0 to the reception data path of link 0, and the data transmitted by link 0 of the transmission section of the speed conversion element is used as the signal of the reception section of the speed conversion element. Link the data path with link 0. The light emitting device driver 43 drives the light emitting device 43 with the loopback enable bit (D5) data value during the loopback test to visually inform the operator that the loopback test is in progress. The receiving unit of the speed converting element compares the received data with the data transmitted by the transmitting unit of the speed converting element to verify whether there is an abnormality in the data subjected to the loopback test. As described above, the hexadecimal value for looping link 1 is 21, and a signal for looping link 1 is generated through the above process. The value to loop back link 31 is 3F, and other links can loop back the link by changing data values.
본 발명에 의하면, 데이터 링크의 시험시에 종래 시험 방식인 데이터 링크의 운용을 중지하고 데이터 링크를 시험하는 방식과 달리 데이터 링크의 운용을 중지하지 않고 데이터 링크를 시험하여 이상 유무를 검증하게 함으로써 시스팀 운용의 효율성 및 타임 스위치 정합장치의 오동작유무 시험의 용이성을 크게 향상시키는 효과를 제공한다.According to the present invention, unlike the conventional method of testing the data link and testing the data link during the test of the data link, the system can be verified by testing the data link without stopping the operation of the data link. It provides the effect of greatly improving the efficiency of operation and the ease of testing whether there is a malfunction of the time switch matching device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970069515A KR100249841B1 (en) | 1997-12-17 | 1997-12-17 | Loop back test circuit of time switch junction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970069515A KR100249841B1 (en) | 1997-12-17 | 1997-12-17 | Loop back test circuit of time switch junction apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990050396A true KR19990050396A (en) | 1999-07-05 |
| KR100249841B1 KR100249841B1 (en) | 2000-03-15 |
Family
ID=19527563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970069515A KR100249841B1 (en) | 1997-12-17 | 1997-12-17 | Loop back test circuit of time switch junction apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249841B1 (en) |
-
1997
- 1997-12-17 KR KR1019970069515A patent/KR100249841B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100249841B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7181138B1 (en) | Optical network connection test apparatus and methods | |
| WO1995015630A1 (en) | Network interface unit remote test pattern generation | |
| JP2007500458A (en) | Optical and electrical channel feedback in optical transceiver modules. | |
| US4064459A (en) | Method of automatically testing the serviceability of a data transmission system | |
| CN104239175B (en) | Debugging system, adjustment method and the debugging apparatus of chip | |
| KR100249841B1 (en) | Loop back test circuit of time switch junction apparatus | |
| US6366875B1 (en) | Event simulator for telecommunication networks and method for simulating the operation of such a network | |
| US20020118412A1 (en) | Network device including detection of link status employing auto-negotiation | |
| US4633459A (en) | Repeater for carrier subscriber communication system | |
| US4388697A (en) | Voiceband data set circuitry with dual bus architecture | |
| US7304956B2 (en) | Extended wrap mode with source/destination wrap | |
| KR0136523B1 (en) | Data link junction apparatus | |
| CN114553369B (en) | System and method for detecting digital signal cable performance based on FPGA | |
| US7415648B2 (en) | Method and system for testing a network interface | |
| SU748491A1 (en) | Device for monitoring data transmission system | |
| CN110943891A (en) | Detection apparatus for be used for switch port broadcast storm | |
| KR970009752B1 (en) | Apparatus for cable test | |
| CN116384305A (en) | Data communication method, device, system, equipment and computer storage medium | |
| KR20000039413A (en) | Method for testing exclusive terminal subscriber line using remote loop-back controller | |
| JPH07226785A (en) | Communication equipment and communication diagnostic method | |
| JP3001505B2 (en) | Test method of speech channel interface | |
| JPS59194550A (en) | Testing circuit of line adaptor | |
| JP2842184B2 (en) | Digital electronic exchange | |
| KR100417372B1 (en) | Apparatus for testing taxi port in exchange | |
| JPH05260138A (en) | Digital line terminating equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071115 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |