KR19990049843A

KR19990049843A - Phase Synchronization Loop and Its Synchronization Method for Minimizing Error of Reference Frequency

Info

Publication number: KR19990049843A
Application number: KR1019970068845A
Authority: KR
Inventors: 정성태
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 1999-07-05

Abstract

본 발명은 위상동기루프(PLL)에 관한 것으로, 기준주파수에 의해 야기되는 에러를 최소화하기 위한 위상동기루프 및 그 동기화 방법을 구현한다. 본 발명은 기준주파수와 소정 분주된 신호의 위상을 비교하여 그 비교결과에 따라 상기 기준주파수를 가변시켜 상기 위상동기루프를 구동함으로써 기준주파수의 에러에 의한 발진주파수의 에러를 최소화하는 위상동기루프를 제안한다.The present invention relates to a phase locked loop (PLL), and implements a phase locked loop and a synchronization method thereof for minimizing an error caused by a reference frequency. The present invention compares the phase of a reference frequency and a predetermined divided signal, and varies the reference frequency according to the comparison result to drive the phase synchronization loop, thereby minimizing the error of the oscillation frequency caused by the error of the reference frequency. Suggest.

Description

Phase-locked loop and its synchronization method for minimizing the error of the reference frequency

본 발명은 위상동기루프에 관한 것으로, 특히 기준주파수에 의해 야기되는 에러를 최소화하기 위한 위상동기루프 및 그 동기화 방법에 관한 것이다.The present invention relates to a phase locked loop, and more particularly, to a phase locked loop and a synchronization method thereof for minimizing an error caused by a reference frequency.

일반적으로 위상동기루프(Phase-Locked Loop; 이하 "PLL"이라 칭함)는 출력하고자 하는 발진주파수가 입력신호의 주파수 또는 기준발진기의 주파수와 완전히 동조되거나 일치하도록 처리하는 일종의 자동제어회로이다. 이러한 PLL은 통상 기준주파수 발진기(Reference Frequency Oscillator)와, 위상비교기(Phase Comparator 또는 Phase Detector)와, 루프필터(Loop Filter)와, 전압제어발진기(Voltage Controlled Oscillator; 이하 "VCO"라 칭함)로 구성되어 피드백루프를 형성한다.In general, a phase-locked loop (hereinafter referred to as "PLL") is a kind of automatic control circuit that processes an oscillation frequency to be output to be completely synchronized with or coincide with a frequency of an input signal or a reference oscillator. Such a PLL is generally composed of a reference frequency oscillator, a phase comparator or a phase detector, a loop filter, and a voltage controlled oscillator (hereinafter referred to as "VCO"). To form a feedback loop.

도 1은 일반적인 PLL의 구성을 보여주는 도면으로, VCO 40에 의해 발진된 주파수는 분주기 50에 의해 분주된 후 위상비교기 20으로 인가된다. 상기 분주기 50은 제어부에 의해 그 분주비가 제어될 수 있는 프로그램가능한 분주기(Programmable Divider)이다. 위상비교기 20은 상기 분주된 발진주파수와 기준주파수 발진기 10에 의해 발진된 기준주파수를 위상비교하고 그 비교결과에 따른 위상차를 나타내는 신호를 루프필터 30로 출력한다. 이 루프필터 30은 통상 저역통과필터(Low Pass Filter)로 구현된다. 상기 위상비교기 20에서 출력되는 신호가 루프필터 30을 통하여 VCO 40에 제공되면 VCO 40의 위상이 변하게 되고, 결과적으로 VCO 40은 기준주파수 발진기 10에 의해 발진된 기준주파수에 위상이 동기된 신호를 출력주파수 fout로서 출력한다.FIG. 1 is a diagram illustrating a configuration of a general PLL. The frequency oscillated by the VCO 40 is divided by the divider 50 and then applied to the phase comparator 20. The divider 50 is a programmable divider whose division ratio can be controlled by the controller. The phase comparator 20 compares the divided oscillation frequency with the reference frequency oscillated by the reference frequency oscillator 10 and outputs a signal representing the phase difference according to the comparison result to the loop filter 30. This loop filter 30 is usually implemented as a low pass filter. When the signal output from the phase comparator 20 is provided to the VCO 40 through the loop filter 30, the phase of the VCO 40 is changed. As a result, the VCO 40 outputs a signal whose phase is synchronized with the reference frequency oscillated by the reference frequency oscillator 10. Output as frequency fout.

이와 같이 통상의 PLL에서는 분주기 50을 사용하여 VCO 40에서 발진된 주파수를 분주하고, 이 분주된 주파수와 기준주파수 발진기 10에 의해 발진된 기준주파수를 위상비교하게 된다. 이러한 처리동작을 통해 주파수가 동기(Locking)되게 된다. 그러나 분주기만을 사용하여 주파수를 동기시키기 때문에 궁극적으로 기준주파수 발진기 10에서 발진된 기준주파수의 에러를 제거시키지 못한다는 단점이 있다. 예컨대, PLL이 무선 통신시스템의 송신단에 사용되는 경우에 최종 송신캐리어(Tx Carrier)는 기준주파수 발진기 10에서 발진된 기준주파수의 에러만큼 또는 그 이상의 에러가 존재하게 된다. 또한 PLL이 무선 통신시스템의 수신단에 사용되는 경우에도 기지국으로부터 송신된 후 페이딩(fading)이나 그밖의 조건들에 의해 발생된 주파수 에러를 정확하게 제거하기가 곤란한다. 왜냐하면, 수신주파수를 동기화시키더라도 기준주파수 발진기 10에서 발진된 기준주파수의 에러만큼 또는 그 이상의 에러가 존재하기 때문이다. 이러한 송신주파수 및 수신주파수의 에러 발생은 결과적으로 무선 통신시스템의 신뢰성을 저하시키게 된다.As described above, in the conventional PLL, the frequency divided by the VCO 40 is divided by using the divider 50, and the frequency divided by the reference frequency oscillated by the reference frequency oscillator 10 is compared. Through this processing operation, the frequency is locked. However, since the frequency is synchronized using only the divider, the error of the reference frequency oscillated in the reference frequency oscillator 10 cannot be eliminated. For example, when the PLL is used at the transmitting end of the wireless communication system, the final transmission carrier (Tx Carrier) has an error equal to or more than the error of the reference frequency oscillated by the reference frequency oscillator 10. In addition, even when a PLL is used at a receiving end of a wireless communication system, it is difficult to accurately remove a frequency error caused by fading or other conditions after being transmitted from a base station. This is because there is an error equal to or more than that of the reference frequency oscillated by the reference frequency oscillator 10 even when the reception frequencies are synchronized. The occurrence of errors in the transmission frequency and the reception frequency consequently degrades the reliability of the wireless communication system.

따라서 본 발명의 목적은 출력주파수의 에러를 최소화시키는 PLL 및 그 동기화 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a PLL and a synchronization method thereof which minimize an error of an output frequency.

본 발명의 다른 목적은 기준주파수에 의한 에러를 줄이기 위한 PLL 및 그 동기화 방법을 제공함에 있다.Another object of the present invention is to provide a PLL and a synchronization method thereof for reducing an error caused by a reference frequency.

본 발명의 또다른 목적은 무선 통신시스템의 송신캐리어에 존재하는 주파수 에러를 줄이는 PLL 및 그 동기화 방법을 제공함에 있다.It is still another object of the present invention to provide a PLL and a synchronization method for reducing a frequency error present in a transmission carrier of a wireless communication system.

본 발명의 또다른 목적은 무선 통신시스템에서 수신주파수에 존재하는 주파수에러를 줄이는 PLL 및 그 동기화 방법을 제공함에 있다.It is still another object of the present invention to provide a PLL and a synchronization method for reducing a frequency error present in a reception frequency in a wireless communication system.

본 발명의 또다른 목적은 무선 통신시스템의 신뢰성을 향상시키기 위한 PLL 및 그 동기화 방법을 제공함에 있다.Another object of the present invention is to provide a PLL and a synchronization method thereof for improving the reliability of a wireless communication system.

이러한 목적들을 달성하기 위한 본 발명은 기준주파수와 소정 분주된 신호의 위상을 비교하여 그 비교결과에 따라 상기 기준주파수를 가변시켜 상기 위상동기루프를 구동함으로써 기준주파수의 에러에 의한 발진주파수의 에러를 최소화하는 PLL을 제안한다.The present invention for achieving the above object is to compare the phase of the reference frequency and a predetermined divided signal and to vary the reference frequency according to the comparison result to drive the phase synchronization loop to reduce the error of the oscillation frequency due to the error of the reference frequency We propose a PLL to minimize.

본 발명에 따른 PLL은, 일측이 접지단에 접속되며 소정 인가되는 직류전압에 대응하여 가변되는 용량을 가지는 가변용량 다이오드와, 고유의 발진주파수를 가지며, 또한 상기 가변용량 다이오드에 직렬접속되어 상기 가변용량 다이오드에 의한 용량성분 및 상기 고유의 발진주파수에 의해 결정되는 주파수를 기준주파수로서 발진하는 수정발진기와, 인가되는 아날로그 신호의 전압값에 의존하는 주파수를 발진하는 전압제어발진기와, 상기 전압제어발진기의 출력을 소정 분주비에 따라 분주하여 출력하는 분주기와, 상기 분주기의 출력신호와 상기 기준주파수의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교기와, 상기 위상차신호를 저역통과필터링하여 필터링된 아날로그 신호를 상기 전압제어발진기로 인가하는 루프필터와, 다수의 위상차신호에 대응하는 다수의 직류전압값을 저장하고 있으며 상기 위상차신호에 대응하는 직류전압을 상기 다수의 직류전압값으로부터 선택하여 이 선택된 직류전압을 상기 가변용량 다이오드로 인가하는 제어부로 이루어진다.The PLL according to the present invention has a variable capacitance diode having one end connected to the ground terminal and having a variable capacitance corresponding to a predetermined applied DC voltage, an inherent oscillation frequency, and connected in series with the variable capacitance diode. A crystal oscillator oscillating a frequency determined by the capacitance component of the capacitive diode and the intrinsic oscillation frequency as a reference frequency, a voltage controlled oscillator oscillating a frequency depending on a voltage value of an applied analog signal, and the voltage controlled oscillator A divider for dividing and outputting the output according to a predetermined division ratio, a phase comparator for comparing the phase of the output signal of the divider with the phase of the reference frequency and outputting a phase difference signal indicating a result of the comparison; Loop fill to apply the filtered analog signal to the voltage controlled oscillator And a plurality of DC voltage values corresponding to the plurality of phase difference signals, and selecting a DC voltage corresponding to the phase difference signal from the plurality of DC voltage values to apply the selected DC voltage to the variable capacitance diode. Is made of.

도 1은 일반적인 위상동기루프의 구성을 보여주는 도면.1 is a view showing the configuration of a general phase locked loop.

도 2는 본 발명에 따른 위상동기루프의 구성을 보여주는 도면.2 is a view showing the configuration of a phase locked loop according to the present invention;

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of the user or chip designer, and the definitions should be made based on the contents throughout the present specification.

도 2는 본 발명에 따른 PLL의 구성을 보여주는 도면으로, 도 1에 도시된 PLL과 같이 위상비교기 20과, 루프필터 30과, VCO 40과, 분주기 50을 포함하여 이루어진다. 그러나 본 발명에 따른 PLL은 이러한 구성요소들 이외에 특징적으로 도 2에 도시된 바와 같이 수정발진기(X-tal; Crystal Oscillator)와, 캐패시터 C와, 가변용량 다이오드(VD)로 이루어지는 기준주파수 발진기 11을 포함하여 이루어진다.2 is a diagram illustrating a configuration of a PLL according to the present invention, and includes a phase comparator 20, a loop filter 30, a VCO 40, and a divider 50 as in the PLL shown in FIG. However, the PLL according to the present invention features a reference frequency oscillator 11 consisting of a crystal oscillator (X-tal; Crystal Oscillator), a capacitor C, and a variable capacitance diode (VD) as shown in FIG. It is made to include.

도 2를 참조하면, 기준주파수 발진기 11는 가변용량 다이오드(VD)를 포함하는데 이는 수정발진기(X-tal)와 접지단의 사이에 직렬로 접속된다. 상기 가변용량 다이오드(VD; Variable Capacitance Diode)는 등가용량이 인가되는 전압에 의해 비직선적으로 변화하는 특성을 갖는다. 즉, 제어부(도시하지 않음)로부터 인가되는 직류전압에 대응하는 용량성분을 갖게 된다. 이러한 용량성분에 의해 수정발진기(X-tal)의 발진주파수가 가변되게 된다. 상기 수정발진기(X-tal)는 고유의 발진주파수를 가지고 있으며, 또한 상기 가변용량 다이오드(VD)에 직렬접속되어 상기 가변용량 다이오드(VD)에 의한 용량성분 및 상기 고유의 발진주파수에 의해 결정되는 주파수를 기준주파수로서 발진한다. 이렇게 발진된 기준주파수는 캐패시터(C)를 통해 위상비교기 20으로 인가된다.Referring to FIG. 2, the reference frequency oscillator 11 includes a variable capacitance diode VD, which is connected in series between the crystal oscillator X-tal and the ground terminal. The variable capacitance diode (VD) has a characteristic of changing non-linearly by a voltage to which an equivalent capacitance is applied. That is, it has a capacitance component corresponding to the DC voltage applied from the control unit (not shown). The oscillation frequency of the crystal oscillator (X-tal) is changed by this capacitive component. The crystal oscillator (X-tal) has an intrinsic oscillation frequency and is connected in series with the variable capacitance diode (VD) to be determined by the capacitance component of the variable capacitance diode (VD) and the intrinsic oscillation frequency. Oscillates the frequency as the reference frequency. The oscillated reference frequency is applied to the phase comparator 20 through the capacitor C.

위상비교기 20은 제어부에 의해 제공된 분주비에 따라 VCO 40의 출력을 분주한 분주기 50의 출력과 기준주파수 발진기 11에 의해 발진된 기준주파수의 위상을 비교하여 그 비교결과를 나타내는 위상차신호를 출력한다. 이 위상차신호는 루프필터 30으로 인가되어 저역통과필터링될 뿐만 아니라 제어부로도 인가된다. VCO 40은 상기 저역통과필터링된 아날로그 신호의 전압값에 의존하는 주파수를 발진하여 출력주파수 fout으로서 출력한다.The phase comparator 20 compares the phase of the frequency divider 50 which divides the output of the VCO 40 with the phase of the reference frequency oscillated by the reference frequency oscillator 11 and outputs a phase difference signal indicating the comparison result according to the division ratio provided by the controller. . This phase difference signal is applied to the loop filter 30 to not only low pass filter but also to the controller. The VCO 40 oscillates a frequency depending on the voltage value of the low pass filtered analog signal and outputs it as an output frequency fout.

한편 제어부는 상기 위상차신호를 입력하여 이 입력된 위상차신호에 대응하는 직류전압을 다수의 직류전압값으로부터 선택하여 이 선택된 직류전압을 상기 가변용량 다이오드(VD)로 인가한다. 이러한 동작을 위해 상기 제어부는 다수의 위상차신호에 대응하는 다수의 직류전압값을 저장하는 테이블을 내부에 구비하게 된다. 이 테이블은 전술한 바와 같이 위상비교기 20으로부터 출력되는 위상차신호에 대응하는 직류전압값을 저장하고 있는 것으로, 제어부가 미리 기준주파수의 에러를 알고 있게 되면 위상비교기 20으로부터 출력되는 위상차신호로부터 제어하여야 할 기준주파수를 결정할 수 있게 된다. 기준주파수 발진기 11에 의해 발진되는 기준주파수의 제어는 상기 제어부로부터 인가되는 직류전압값에 의해 이루어진다. 즉, 상기 제어부로부터 인가되는 직류전압값에 의해 수정발진기(X-tal)에 직렬접속된 가변용량 다이오드(VD)의 용량성분값이 변화되게 되고, 이에 따라 수정발진기(X-tal)의 발진주파수가 변화되게 되는 것이다.On the other hand, the control unit inputs the phase difference signal, selects a DC voltage corresponding to the input phase difference signal from a plurality of DC voltage values, and applies the selected DC voltage to the variable capacitance diode VD. For this operation, the controller includes a table storing a plurality of DC voltage values corresponding to the plurality of phase difference signals. As described above, this table stores the DC voltage values corresponding to the phase difference signals output from the phase comparator 20. When the controller knows an error of the reference frequency in advance, it should control the phase difference signals output from the phase comparator 20. The reference frequency can be determined. The control of the reference frequency oscillated by the reference frequency oscillator 11 is performed by the DC voltage value applied from the controller. That is, the capacitance component value of the variable capacitance diode VD connected in series to the crystal oscillator X-tal is changed by the DC voltage applied from the controller, and thus the oscillation frequency of the crystal oscillator X-tal is changed. Will be changed.

상술한 바와 같이 본 발명은 기준주파수를 가변시켜 PLL을 구동시키므로 기준주파수에 의한 에러를 최소화할 수 있게 된다. 이에 따라 PLL이 무선 통신시스템에 적용되는 경우에도 송신캐리어 및 수신신호에 존재하는 주파수의 에러를 최소화할 수 있으며, 결과적으로 무선 통신시스템의 신뢰성을 향상시키는 이점이 있다.As described above, since the present invention drives the PLL by varying the reference frequency, the error caused by the reference frequency can be minimized. Accordingly, even when the PLL is applied to a wireless communication system, errors in frequencies existing in the transmission carrier and the received signal can be minimized, and as a result, the reliability of the wireless communication system is improved.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

Claims

In the phase locked loop,

A variable capacitance diode having one end connected to the ground terminal and having a variable capacitance corresponding to a predetermined DC voltage;

A crystal oscillator having an intrinsic oscillation frequency and connected in series with the variable capacitance diode to oscillate as a reference frequency a frequency determined by the capacitance component of the variable capacitance diode and the intrinsic oscillation frequency;

A voltage controlled oscillator for oscillating a frequency depending on a voltage value of an applied analog signal;

A divider for dividing and outputting the output of the voltage controlled oscillator according to a predetermined division ratio;

A phase comparator for comparing an output signal of the divider with a phase of the reference frequency and outputting a phase difference signal indicating a result of the comparison;

A loop filter for low-pass filtering the phase difference signal to apply a filtered analog signal to the voltage controlled oscillator;

And a control unit which stores a plurality of DC voltage values corresponding to the plurality of phase difference signals, selects a DC voltage corresponding to the phase difference signal from the plurality of DC voltage values, and applies the selected DC voltage to the variable capacitance diode. Characterized in phase synchronization loop.

In the phase synchronization loop synchronization method,

And comparing a phase of a reference frequency with a predetermined divided signal and outputting a synchronized oscillation frequency by varying the reference frequency and driving the phase-locked loop according to the comparison result.

In the phase synchronization loop synchronization method,

A first process of oscillating and outputting a reference frequency;

A second process of oscillating a frequency depending on a voltage value of a predetermined analog signal,

A third process of dividing the oscillated frequency according to a predetermined division ratio;

A fourth step of comparing the frequency divided by the third step with the phase of the reference frequency and outputting a phase difference signal according to the comparison result;

A fifth process of low-pass filtering the phase difference signal and outputting the low-pass filtered analog signal;

And a sixth step of selecting a DC voltage corresponding to the phase difference signal from a plurality of DC voltage values and varying and oscillating the reference frequency according to the selected DC voltage.

The synchronization method as claimed in claim 3, wherein in the sixth step, the reference frequency is oscillated by varying the capacitive component of the reference frequency according to the selected DC voltage.