KR19990048296A - Reset circuit of remote system using watchdog - Google Patents
Reset circuit of remote system using watchdog Download PDFInfo
- Publication number
- KR19990048296A KR19990048296A KR1019970066952A KR19970066952A KR19990048296A KR 19990048296 A KR19990048296 A KR 19990048296A KR 1019970066952 A KR1019970066952 A KR 1019970066952A KR 19970066952 A KR19970066952 A KR 19970066952A KR 19990048296 A KR19990048296 A KR 19990048296A
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- main processor
- slave device
- watch dog
- master device
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
본 발명은 마스터장치와 슬레이브장치가 원거리로 떨어져 있는 원격시스템에서 마스터장치로부터 리세트 요구가 있을시 슬레이브장치내의 메인프로세서와 주변장치들을 리세트시킬 시 워치도그를 이용하여 리세트하는 회로에 관한 것이다.The present invention relates to a circuit for resetting by using a watch dog when resetting a main processor and peripheral devices in a slave device when there is a reset request from the master device in a remote system where the master device and the slave device are remotely located. .
마스터장치와 슬레이브장치간에 먼거리의 선로로 연결되어 있으며, 상기 슬레이브장치는 메인프로세서의 워치도그 제어단자(W_dog)에 워치도그 핸들러가 연결되도록 하고, 상기 워치도그 핸들러의 리세트 출력단자(Reset)에 상기 메인프로세서의 리세트단자(Reset)와 다수의 주변장치들 각 리세트단자(Reset)에 연결되도록 구성하여 상기 마스터장치로부터 리세트명령이 상기 슬레이브장치로 전송할 시 상기 메인프로세서에서 워치도그 제어단자(W_dog)를 통해 상기 워치도그 핸들러로 일정논리상태신호를 인가하고, 상기 워치도그 핸들러에서 리세트신호를 발생하여 상기 메인프로세서와 상기 다수의 주변장치들을 리세트시킨다.It is connected by a long distance line between the master device and the slave device, and the slave device allows a watch dog handler to be connected to the watch dog control terminal W_dog of the main processor and to the reset output terminal Reset of the watch dog handler. The reset terminal of the main processor and a plurality of peripheral devices are configured to be connected to the reset terminal (Reset) so that when a reset command is transmitted from the master device to the slave device, the watchdog control terminal in the main processor A constant logic state signal is applied to the watch dog handler through W_dog, and a reset signal is generated from the watch dog handler to reset the main processor and the plurality of peripheral devices.
Description
본 발명은 워치도그를 이용한 원격시스템의 리세트회로에 관한 것으로, 특히 마스터장치와 슬레이브장치가 원거리로 떨어져 있는 원격시스템에서 마스터장치로부터 리세트 요구가 있을시 슬레이브장치내의 메인프로세서와 주변장치들을 리세트시킬 시 워치도그를 이용하여 리세트하는 회로에 관한 것이다.The present invention relates to a reset circuit of a remote system using a watchdog. In particular, when a reset request from a master device is requested in a remote system where a master device and a slave device are remote from each other, the main processor and peripheral devices in the slave device are reset. The present invention relates to a circuit for reset using a watch dog when set.
통상적으로 마스터장치와 슬레이브장치가 원거리로 떨어져 있는 통신시스템에서 마스터장치에서 슬레이브장치를 리세트시키고자 할 때 마스터장치와 슬레이브장치사이의 프로토콜을 기준하여 슬레이브장치로 전송되어지고, 슬레이브장치에서 리세트라고 판단되면 슬레이브장치에 연결된 주변장치들을 리세트 루틴에 의해 소프트웨어적으로 초기값을 로딩시켜 리세트를 시켰다.In general, when a master device and a slave device are to be reset from a master device in a remote communication system, the slave device is transmitted to the slave device based on the protocol between the master device and the slave device, and the slave device is reset. If it is determined that the peripheral device connected to the slave device is reset by loading the initial value in software by the reset routine.
이와같이 리세트 루틴에 의해 소프트웨어적으로 주변장치를 리세트시켜 초기화하는 방법에 있어서 메인프로세서를 초기화하는데는 문제가 없으나 이 메인프로세서의 주변장치들이 자체의 콘트롤러를 가진 경우 콘트롤에 의해 제어되는 버퍼들은 소프트웨어적인 리세트방식으로 초기화하는 데 상당한 어려움이 있었다.In this way, there is no problem in initializing the main processor in the method of resetting and initializing the peripheral device in software by the reset routine. However, if the peripheral device of the main processor has its own controller, the buffers controlled by the control are There was a significant difficulty in initializing with a regular reset.
따라서 본 발명의 목적은 마스터장치와 슬레이브장치간에 먼거리에서 원격제어하는 원격시스템에서 소프트웨어적으로 리세트하지 못하는 슬레이브장치내의 메인프로세서에 연결된 주변장치들을 워치도그를 이용하여 하드웨어적으로 리세트시키는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit for hardware reset of peripheral devices connected to a main processor in a slave device that cannot be software reset in a remote system remotely controlled between a master device and a slave device using a watchdog. In providing.
도 1은 본 발명의 실시예에 따른 원격시스템에서 워치도그를 이용한 리세트회로도1 is a reset circuit diagram using a watchdog in a remote system according to an embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명은 마스터장치와 상기 슬레이브장치간에 먼거리의 선로로 연결되어 있으며, 슬레이브장치는 메인프로세서의 워치도그 제어단자(W_dog)에 워치도그 핸들러가 연결되도록 하고, 상기 워치도그 핸들러의 리세트 출력단자(Reset)에 상기 메인프로세서의 리세트단자(Reset)와 다수의 주변장치들 각 리세트단자(Reset)에 연결되도록 구성하여 상기 마스터장치로부터 리세트명령이 상기 슬레이브장치로 전송할 시 상기 메인프로세서에서 워치도그 제어단자(W_dog)를 통해 상기 워치도그 핸들러로 일정논리상태신호를 인가하고, 상기 워치도그 핸들러에서 리세트신호를 발생하여 상기 메인프로세서와 상기 다수의 주변장치들을 리세트시킴을 특징으로한다.The present invention for achieving the above object is connected by a long distance line between the master device and the slave device, the slave device so that the watch dog handler is connected to the watch dog control terminal (W_dog) of the main processor, the watch dog handler The reset output terminal (Reset) of the main processor reset terminal (Reset) and a plurality of peripheral devices are configured to be connected to each of the reset terminal (Reset) to transmit a reset command from the master device to the slave device The main processor applies a constant logic state signal to the watch dog handler through the watch dog control terminal W_dog and generates a reset signal from the watch dog handler to reset the main processor and the plurality of peripheral devices. Is characterized by
도 1은 본 발명의 실시예에 따른 원격시스템에서 워치도그를 이용한 리세트회로도이다.1 is a reset circuit diagram using a watchdog in a remote system according to an embodiment of the present invention.
마스터장치 10와 슬레이브장치 20간에 먼거리의 선로로 연결되어 있으며, 상기 슬레이브장치 20은 메인프로세서 21의 워치도그 제어단자(W_dog)에 워치도그 핸들러 22가 연결되며, 워치도그 핸들러 22의 리세트 출력단자(Reset)에 메인프로세서 21의 리스트단자(Reset)와 다수의 주변장치들 101∼10n 각 리세트단자(Reset)에 연결되어 있다.The master device 10 and the slave device 20 are connected by a long distance. The slave device 20 has a watch dog handler 22 connected to a watch dog control terminal (W_dog) of the main processor 21, and a reset output terminal of the watch dog handler 22. (Reset) is connected to the list terminal (Reset) of the main processor 21 and a plurality of peripheral devices (Reset) of each of 101 to 10n.
상술한 도 1을 참조하여 본 발명의 바람직한 실시예의 동작을 상세히 설명한다.Referring to FIG. 1 described above, the operation of the preferred embodiment of the present invention will be described in detail.
마스터장치 10와 슬레이브장치 20가 먼거리에 떨어져 있으며, 슬레이브장치 20은 마스터장치 10의 제어를 받아 통신을 할 수 있도록 되어 있다. 마스터장치 10에서 슬레이브장치 20으로 리세트명령을 보내면 슬레이브장치 20의 메인프로세서 21에서는 이 명령을 분석하여 리세트명령이 판단되면 임의의 플래그를 세트시키고, 워치도그 핸들러 22로 일정논리상태신호를 보낸다. 워치도그 핸들러 22는 일정한 기간(예를들어 수백 msec)동안 입력신호의 변화가 없으면 리세트신호를 발생하여 다수의 주변장치들 101∼10n과 메인프로세서 21로 인가하여 메인프로세서 21과 다수의 주변장치들 101∼10n을 리세트시켜 초기화한다.The master device 10 and the slave device 20 are far apart, and the slave device 20 can communicate under the control of the master device 10. When the reset command is sent from the master device 10 to the slave device 20, the main processor 21 of the slave device 20 analyzes the command, sets a random flag when the reset command is determined, and sends a constant logic signal to the watchdog handler 22. . The watchdog handler 22 generates a reset signal when there is no change in the input signal for a certain period of time (for example, several hundred msec), and applies the reset signal to the plurality of peripheral devices 101 to 10n and the main processor 21 to supply the main processor 21 and the plurality of peripheral devices. These are initialized by resetting 101 to 10n.
상술한 바와 같이 본 발명은, 마스터장치와 슬레이브장치가 원거리에 떨어져 있는 원격시스템에서 마스터장치에서 슬레이브장치를 원격으로 리세트명령을 송출하여 슬레이브장치를 리세트할 시 워치도그를 이용하여 슬레이브장치의 메인프로세서에 연결된 주변장치를 하드웨어적으로 리세트시킴으로, 메인프로세서의 로드를 줄일수 있으며, 소프트웨어적으로 리세트할 시 초기화가 제대로 이루어지지 않으므로 인한 오동작의 발생을 방지할 수 이점이 있다.As described above, in the present invention, when the master device and the slave device are remotely separated from the remote system, the master device sends a reset command to the slave device to remotely reset the slave device. By resetting the peripheral devices connected to the main processor in hardware, it is possible to reduce the load on the main processor and to prevent the occurrence of malfunction due to the incomplete initialization when the software is reset.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066952A KR19990048296A (en) | 1997-12-09 | 1997-12-09 | Reset circuit of remote system using watchdog |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066952A KR19990048296A (en) | 1997-12-09 | 1997-12-09 | Reset circuit of remote system using watchdog |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990048296A true KR19990048296A (en) | 1999-07-05 |
Family
ID=66088127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970066952A KR19990048296A (en) | 1997-12-09 | 1997-12-09 | Reset circuit of remote system using watchdog |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990048296A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101155750B1 (en) * | 2009-09-15 | 2012-06-12 | (주)한국워터테크놀로지 | A sludge treatment apparatus |
-
1997
- 1997-12-09 KR KR1019970066952A patent/KR19990048296A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101155750B1 (en) * | 2009-09-15 | 2012-06-12 | (주)한국워터테크놀로지 | A sludge treatment apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| KR920001552B1 (en) | Local area network system with a multi-computer system coupled method and method for controlling the same | |
| KR930008039B1 (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US4890219A (en) | Mode conversion of computer commands | |
| US6154785A (en) | Inter-processor communication system | |
| KR940012160A (en) | Expandable central processing unit | |
| KR19990048296A (en) | Reset circuit of remote system using watchdog | |
| AU597674B2 (en) | Multiprocessor level change synchronization apparatus | |
| KR20050046932A (en) | System for checking state of slave devices using i2c bus | |
| US9122797B2 (en) | Deterministic remote interface unit emulator | |
| JP2017068663A (en) | Programmable controller | |
| NO20032984D0 (en) | Control device based on bus technology | |
| KR970002412B1 (en) | Communication coprocessor board capable of using dma | |
| WO2024024536A1 (en) | Communication system, communication method, and program | |
| JPH0531768B2 (en) | ||
| KR100406967B1 (en) | Parallel Port Multiple Input Expansion Unit | |
| KR200379327Y1 (en) | Input-output data control unit using multi-input synchronization switch controller | |
| KR100695523B1 (en) | Input-output data control unit using multi-input synchronization switch controller | |
| JP2881489B2 (en) | Automatic sending of word processor print setting items in the network | |
| KR100222780B1 (en) | Data communication circuit in the home automation | |
| JPH06224975A (en) | Method for resetting modules connected with each other, and system using this method | |
| KR950012244A (en) | Reset Circuit in Multiprocessor System | |
| KR960014829B1 (en) | Bus requester operating method | |
| JPH03150657A (en) | Line system among input devices | |
| KR0176097B1 (en) | Communication i/o control method controlling the flow of block data of host system and video codec chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |