KR19990043850A - Field Emitter Array Formation Using Mold Transfer Technology - Google Patents
Field Emitter Array Formation Using Mold Transfer Technology Download PDFInfo
- Publication number
- KR19990043850A KR19990043850A KR1019970064896A KR19970064896A KR19990043850A KR 19990043850 A KR19990043850 A KR 19990043850A KR 1019970064896 A KR1019970064896 A KR 1019970064896A KR 19970064896 A KR19970064896 A KR 19970064896A KR 19990043850 A KR19990043850 A KR 19990043850A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- tip
- fea
- transfer technology
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
- H01J2329/0463—Semiconductor materials
Abstract
본 발명은 몰드 트랜스퍼 기술을 이용한 필드 에미터 어레이 형성방법에 관한 것으로, 실리콘 기판 상부에 증착된 Al 금속을 열처리할 시 실리콘이 Al 금속 내부로 녹아들어가는 현상을 몰드-트랜스퍼 기술을 이용한 FEA 제조 공정에 적용함에 의해 마스크 없이도 팁 형성을 용이하게 할 수 있어 원가 절감을 기할 수 있고, 동시에 열처리 온도에 따라 팁의 형상을 조절할 수 있는 특징이 있으며, 대면적의 FEA 제조를 가능하게 할 수 있다.The present invention relates to a method of forming a field emitter array using a mold transfer technique, wherein a phenomenon in which silicon melts into an Al metal when heat-treating Al metal deposited on a silicon substrate is applied to an FEA manufacturing process using a mold-transfer technique. By applying it, it is possible to easily form the tip without a mask, thereby reducing the cost, and at the same time, it is possible to adjust the shape of the tip according to the heat treatment temperature, it is possible to enable the manufacturing of a large area FEA.
Description
본 발명은 몰드 트랜스퍼(Mold-Transfer) 기술을 이용한 필드 에미터 어레이(Field Emitter Array; 이하 FEA 라 칭함.) 형성방법에 관한 것으로, 특히 실리콘 기판 상부에 증착된 Al 금속을 열처리할 시 실리콘이 Al 금속 내부로 녹아들어가는 현상을 몰드-트랜스퍼 기술을 이용한 FEA 제조 공정에 적용함에 의해 마스크 없이도 팁 형성을 용이하게 할 수 있고, 대면적의 FEA 제조를 가능하게 할 수 있는 몰드 트랜스퍼 기술을 이용한 FEA 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a field emitter array (hereinafter referred to as FEA) using mold-transfer technology. In particular, when an Al metal deposited on a silicon substrate is heat-treated, the silicon is Al. The method of forming the FEA using the mold transfer technology, which enables the formation of the tip without a mask and enables the manufacturing of a large area of the FEA by applying the melting into the metal to the FEA manufacturing process using the mold-transfer technology. It is about.
일반적으로 박막형 전계 방출소자(Field Emitter Display ; 이하 FED 라 칭함)는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.In general, a field emitter display (FED) uses a phenomenon in which an electric field is concentrated on a sharp part of a tip, and thus a relatively low voltage, for example, a voltage of about 5 to 10V, is applied by a tunnel effect. As a device for emitting cold electrons, an FED formed using the same has attracted attention as a next-generation display device because it has both the high definition of CRT and the light and thin type of liquid crystal display (hereinafter referred to as LCD).
특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.In particular, the FED can not only manufacture the thin and thin, but also solve the problems of process yield, manufacturing cost, and enlargement, which are crucial disadvantages of the LCD.
즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.That is, in case of LCD, even if one unit pixel is defective, the whole product is treated badly. However, FED has a smaller number of unit pixels in one pixel group, so even if one or two unit pixels are defective, There is no problem in operation, and the yield of the whole product is improved.
또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.In addition, FED has advantages such as simple structure, low power consumption, low unit cost, and suitable for portable display device.
초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.Initially, the FED is exposed to the outside by a cavity, and is composed of a conical cathode having a sharp part, a gate arranged on both sides of the cathode, and an anode spaced apart from the gate, each of which is a cathode and a caterpillar of the CRT. And an anode.
상기의 FED는 애노드에 전압, 예를들어 500∼10㎸ 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.In the FED, a voltage is applied to the anode, for example, a voltage of about 500 to 10 mA, and electrons are emitted by an electric field concentrated at the top of the cathode, and the emitted electrons are emitted by an anode to which a positive voltage is applied. The phosphor is guided to emit the fluorescent material applied to the anode, and the gate controls the direction and amount of electrons.
그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하는 어려움이 따른다.However, in the early FED having the conical cathode as described above, some of the emitted electrons are induced to the gate, so that the gate current flows to control the electrons, and cations formed by colliding with the electrons between the cathode and the anode, Since the device is destroyed by collision, it is difficult to maintain the inside of the device in a high vacuum state in order to prevent this.
아울러 FEA 제작시 날카로운 원뿔형 캐소드의 균일한 제작이 어려울 뿐만 아니라, 내구성이 약하여 손쉽게 팁의 단부가 손상될 소지가 있으며, 또한 방출되는 전자빔이 퍼짐으로 인해 화소간 크로스-토크(cross-talk) 되는 현상이 발생하는 등의 문제점이 있다.In addition, it is not only difficult to make a uniform conical cathode when manufacturing FEA, but also the durability is weak, which may easily damage the tip of the tip, and cross-talk between pixels due to the spreading of the emitted electron beam. There is a problem such as this occurs.
한편, 실리콘 위에 증착된 Al 금속을 열처리할 경우 실리콘이 Al 금속 내부로 녹아들어가게 된다. 이와 같은 현상은 MOS 소자 제조시 치명적인 결점을 초래하게 된다. 따라서 상기의 현상을 방지하기 위하여 MOS 공정에서는 Al 타켓에 약 1% 의 실리콘을 첨가시킨다.On the other hand, when the Al metal deposited on the silicon is heat-treated, the silicon melts into the Al metal. Such a phenomenon causes a fatal defect in manufacturing a MOS device. Therefore, in order to prevent the above phenomenon, about 1% silicon is added to the Al target in the MOS process.
도 1 은 종래의 방법에 따라 실리콘 기판(1)상에 팁 형성을 위한 스파이크(5) 형성상태를 도시한 단면도이다.1 is a cross-sectional view showing a spike 5 formation state for tip formation on a silicon substrate 1 according to a conventional method.
상기 도면에 도시된 바와 같이, 실리콘 기판(1)상에 팁 형성 홈(5)을 형성하기 위해선 별도의 마스크 도시된 예에서는 산화막 마스크(3)를 이용하여야 하기 때문에 마스크 형성에 따른 공정이 복잡해지는 문제점이 있다.As shown in the figure, in order to form the tip forming grooves 5 on the silicon substrate 1, an oxide mask 3 must be used in a separate mask illustrated example, which makes the process of forming the mask complicated. There is a problem.
한편, 열처리에 의해 실리콘이 Al 금속내로 녹아들어가는 현상은 MOS 소자 제조에는 결점이 되는 요인이지만, 이를 전계방출소자의 에미터 팁 제조에 적용할 경우 매우 유용하게 활용될 수 있다.On the other hand, the phenomenon that the silicon melt into the Al metal by heat treatment is a factor that is a defect in the manufacturing of the MOS device, it can be very useful when applied to the emitter tip manufacturing of the field emission device.
따라서 본 발명은 상기와 같은 사항을 감안하여 보다 효율적인 공정과 유용한 특성을 가진 FEA 를 형성하고자 하는 것으로서, 본 발명의 목적은 실리콘 기판 상부에 증착된 Al 금속을 열처리할 시 실리콘이 Al 금속 내부로 녹아들어가는 현상을 몰드-트랜스퍼 기술을 이용한 FEA 제조 공정에 적용함에 의해 마스크 없이도 팁 형성을 용이하게 형성하여 원가 절감과 대면적의 FEA 제조를 가능하게 하는 몰드 트랜스퍼 기술을 이용한 FEA 형성방법을 제공함에 있다.Therefore, the present invention is to form a FEA having a more efficient process and useful properties in view of the above matters, an object of the present invention is that the silicon melts into the Al metal when heat-treating the Al metal deposited on the silicon substrate The present invention provides a method for forming an FEA using a mold transfer technology by easily forming a tip without a mask by applying an entering phenomenon to an FEA manufacturing process using a mold-transfer technology, thereby enabling cost reduction and large area FEA manufacturing.
도 1은 종래의 방법에 따라 실리콘 기판상에 팁 형성을 위한 스파이크 형성상태를 도시한 단면도1 is a cross-sectional view showing a spike formation state for forming a tip on a silicon substrate according to a conventional method.
도 2a 내지 도 2g 는 본 발명의 기술에 따른 분화구형 집속전극을 구비한 금속 필드 에미터 어레이를 형성하기 위한 제조 공정단계를 도시한 단면도2A-2G are cross-sectional views illustrating fabrication process steps for forming a metal field emitter array with crater shaped focusing electrodes in accordance with the techniques of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
11 : 실리콘 기판 13 : Al 금속11 silicon substrate 13 Al metal
15 : 스파이크(홈) 17 : 열산화막15: spike (groove) 17: thermal oxide film
19 : 캐소드 금속 21 : 게이트 금속19: cathode metal 21: gate metal
23 : 감광막 25 : 팁23: photosensitive film 25: tip
상기와 같은 목적을 달성하기 위한 본 발명의 몰드 트랜스퍼 기술을 이용한 FEA 형성방법은,FEA forming method using the mold transfer technology of the present invention for achieving the above object,
실리콘 기판 상부에 Al 금속을 증착하는 단계와,Depositing Al metal on the silicon substrate;
상기 증착된 Al금속을 열처리하여 실리콘 기판에 스파이크를 형성하는 단계와,Heat-treating the deposited Al metal to form spikes on a silicon substrate;
상기 증착된 Al 금속을 제거한 후, 노출된 실리콘 표면에 열산화막을 형성하는 단계와,After removing the deposited Al metal, forming a thermal oxide film on the exposed silicon surface;
전체구조 상부에 캐소드 금속을 소정 두께로 증착하는 단계와,Depositing a cathode metal to a predetermined thickness on the entire structure;
상기 전체 구조물을 180°회전시켜 상부의 실리콘 몰드를 제거하는 단계와,Rotating the entire structure by 180 ° to remove the upper silicon mold;
전체구조 상부에 게이트 금속을 증착하는 단계와,Depositing a gate metal over the entire structure,
상기 구조물 상부에 감광막을 도포한 후 애싱하여 팁 상부의 금속만 노출시키는 단계와,Applying a photoresist film to the upper portion of the structure and ashing to expose only the metal on the tip;
상기 감광막을 마스크로 하여 상기 게이트 금속과 게이트 산화막을 차례로 식각하는 단계와,Sequentially etching the gate metal and the gate oxide film using the photosensitive film as a mask;
잔류한 감광막을 제거하여 팁을 노출시키는 단계로 구성되는 것을 특징으로 한다.And removing the remaining photoresist to expose the tip.
이하, 첨부된 도면을 참조하여 본 발명에 따른 몰드 트랜스퍼 기술을 이용한 FEA 제조의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the FEA manufacturing using the mold transfer technology according to the present invention.
도 2a 내지 도 2h 는 본 발명의 방법에 따른 몰드 트랜스퍼 기술을 이용한 FEA 제조 공정단계를 도시한 단면도이다.2A-2H are cross-sectional views illustrating FEA manufacturing process steps using mold transfer technology in accordance with the method of the present invention.
먼저, 실리콘 기판(11) 상부에 Al 금속(13)을 증착한다.(도 2a 참조)First, Al metal 13 is deposited on the silicon substrate 11 (see FIG. 2A).
다음 상기 증착된 Al금속(13)을 열처리한다. 이때 상기 열처리 공정시 Si Al 금속(13)내로 녹아들어가게 되는 데, 이 경우 실리콘 기판(11)상에는 스파이크(15)가 형성되고, 상기 스파이크(15)내로 Al 금속(13)이 채워지게 된다.Next, the deposited Al metal 13 is heat-treated. At this time, during the heat treatment process, the metal is melted into the Si Al metal 13. In this case, the spike 15 is formed on the silicon substrate 11, and the Al metal 13 is filled into the spike 15.
이때 상기 실리콘 기판(11)상에 형성되는 스파이크(15)의 폭은 1.0∼1.5㎛ 로 한다.(도 2b 참조)At this time, the width of the spike 15 formed on the silicon substrate 11 is set to 1.0 to 1.5 mu m (see Fig. 2b).
상기 증착된 Al 금속(13)을 제거한 후, 노출된 실리콘 표면을 열산화시킨다.(도 2c 참조)After removing the deposited Al metal 13, the exposed silicon surface is thermally oxidized (see FIG. 2C).
다음 전체구조 상부에 캐소드 금속(19)을 소정 두께로 증착한다. (도 2d 참조)Next, a cathode metal 19 is deposited on the entire structure to a predetermined thickness. (See FIG. 2D)
그리고 상기 전체 구조물을 180°회전시켜 상부의 실리콘 몰드(11)를 제거한다.(도 2e 참조)The entire structure is rotated 180 ° to remove the upper silicon mold 11 (see FIG. 2E).
상기 전체구조 상부에 게이트 금속(21)을 증착한다.(도 2f 참조)A gate metal 21 is deposited on the entire structure (see FIG. 2F).
상부 구조에 감광막을 도포한 후 애싱(ashing)하여 팁 상부의 금속만 노출되게 한다.(도 2g 참조)After the photoresist was applied to the superstructure, it was ashed to expose only the metal on the tip (see Figure 2g).
상기 감광막(23)을 마스크로 하여 하부의 게이트 금속(21)과 게이트 산화막(17)을 차례로 식각하고 잔류한 감광막(23)을 제거하여 팁(25)을 노출시켜 소자를 완성한다.The gate metal 21 and the gate oxide film 17 are sequentially etched using the photoresist film 23 as a mask, and the remaining photoresist film 23 is removed to expose the tip 25 to complete the device.
이상 상술한 바와 같이, 본 발명의 방법에 따라 실리콘 기판 상부에 증착된 Al 금속을 열처리할 시 실리콘이 Al 금속 내부로 녹아들어가는 현상을 이용하여 이를 FEA 제조 공정에 적용함에 따라 마스크 없이도 팁 형성을 용이하게 할 수 있고, 동시에 열처리 온도에 따라 팁의 형상을 조절할 수 있는 특징이 있으며, 대면적의 FEA 제조를 가능하게 한다.As described above, when the Al metal deposited on the silicon substrate is heat-treated according to the method of the present invention, silicon is melted into the Al metal, thereby applying the tip to the FEA manufacturing process, thereby easily forming a tip without a mask. At the same time, there is a feature that can adjust the shape of the tip according to the heat treatment temperature, and enables the large-area FEA manufacturing.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064896A KR100288078B1 (en) | 1997-11-29 | 1997-11-29 | Method for forming fea using mold transfer technique |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064896A KR100288078B1 (en) | 1997-11-29 | 1997-11-29 | Method for forming fea using mold transfer technique |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990043850A true KR19990043850A (en) | 1999-06-15 |
KR100288078B1 KR100288078B1 (en) | 2001-11-26 |
Family
ID=37517372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970064896A KR100288078B1 (en) | 1997-11-29 | 1997-11-29 | Method for forming fea using mold transfer technique |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100288078B1 (en) |
-
1997
- 1997-11-29 KR KR1019970064896A patent/KR100288078B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100288078B1 (en) | 2001-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100288078B1 (en) | Method for forming fea using mold transfer technique | |
KR100257570B1 (en) | Method for producing a volcano-type metal field emitter array of fed7351 h01j 17/49 | |
KR100260258B1 (en) | Method of manufacturing fed | |
KR100405971B1 (en) | Structure and formation method for focusing electrode in field emssion display | |
KR100288077B1 (en) | Method for forming crater type metal fea having contact electrodes | |
KR100260256B1 (en) | Method of manufacturing fed | |
KR100257571B1 (en) | Method for producing a silicide field emitter array using double-metal layer of fed | |
KR19990043854A (en) | Method for manufacturing a field emission display device having a side emitter | |
KR19990043881A (en) | Field emission device using side emitter and manufacturing method thereof | |
KR100260270B1 (en) | A field emitter array forming method of fed | |
KR100260261B1 (en) | A cathode array forming method of fed | |
KR100260260B1 (en) | Method of manufacturing fed | |
KR100260259B1 (en) | Method of manufacturing fed | |
KR19990043882A (en) | Field emitter with side emitter tip and manufacturing method thereof | |
KR100396603B1 (en) | An electrode construction in field emission display | |
KR19990043864A (en) | Manufacturing method of field emission display device | |
KR19990043879A (en) | How to make silicone tips | |
KR100260257B1 (en) | Method of manufacturing fed | |
KR100370246B1 (en) | Field emission display | |
KR100257569B1 (en) | Method for producing a volcano-type metal field emitter array of fed | |
KR19990043880A (en) | Manufacturing method of F.A. | |
KR19990043876A (en) | Method of manufacturing emitter of volcanic field emission device | |
KR20000002662A (en) | Forming field emission display having plane emitter | |
KR20000002642A (en) | Method of gate electrode formation of field emission display | |
KR20000043854A (en) | Method for forming gate hole of field emission display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |