KR19990042512A - 유전체막의 형성방법 - Google Patents

유전체막의 형성방법 Download PDF

Info

Publication number
KR19990042512A
KR19990042512A KR1019970063354A KR19970063354A KR19990042512A KR 19990042512 A KR19990042512 A KR 19990042512A KR 1019970063354 A KR1019970063354 A KR 1019970063354A KR 19970063354 A KR19970063354 A KR 19970063354A KR 19990042512 A KR19990042512 A KR 19990042512A
Authority
KR
South Korea
Prior art keywords
dielectric film
current
tio
forming
dielectric
Prior art date
Application number
KR1019970063354A
Other languages
English (en)
Other versions
KR100268921B1 (ko
Inventor
전재영
최상준
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970063354A priority Critical patent/KR100268921B1/ko
Publication of KR19990042512A publication Critical patent/KR19990042512A/ko
Application granted granted Critical
Publication of KR100268921B1 publication Critical patent/KR100268921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

누설전류를 줄이고 정전파괴 전압의 불량을 개선하기에 적당한 유전체막의 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 유전체막의 형성방법은 유전막을 증착함과 동시에 상기 유전막보다 전자가가 낮고 이온반경이 큰 불순물을 상기 유전막과 함께 주입하여 유전체막을 형성함을 특징으로 한다.

Description

유전체막의 형성방법
본 발명은 유전체막에 관한 것으로 특히, 누설전류가 작고 정전파괴전압(내압)의 불량을 개선하기에 적당한 캐패시터의 유전체막의 형성방법에 관한 것이다.
화학기상증착법으로 증착되는 고유전율의 박막의 경우 박막이 가지고 있는 내부결함에 의하여 과다한 누설전류 및 내압불량현상이 발생할 수 있다.
예를 들어 TiO2로 형성된 유전체막의 경우는 비유전상수가 25∼86으로 실리콘산화막으로 형성된 유전체막이 비유전상수가 3.9인데 비하여 7∼25배 정도 높기 때문에 작은 캐패시터 면적에서 더 많은 전하를 저장할 수 있다.
이러한 TiO2로 형성된 유전체막은 열화학기상증착법이나 플라즈마 화학기상 증착법이나 스퍼터링방식이나 이온빔 증착법이나 이온빔 스퍼터링방식이나 전자빔증착법과 같은 방법을 통하여 형성할 수 있다.
종래에는 티타늄 이소프로폭사이드(Titanium Isopropoxide)(TiOC3H7)4를 열화학기상증착법으로 형성하는 것으로 다시말해서 (TiOC3H7)4를 가열 열분해시켜서 웨이퍼상에 증착시키는 방법으로 자세히 설명하면 다음과 같다.
먼저 기상(Evaporator)에서 적정온도로 가열된 (TiOC3H7)4를 전달가스를 사용하여 반응관내로 주입시킨다. 이때 반응관내에는 (TiOC3H7)4의 열분해온도를 고려한 적정온도까지 가열된 서셉터위에 웨이퍼가 놓여 있기 때문에 이 웨이퍼상에 TiO2유전체막이 형성된다.
유전체막의 전류전도기구에는 쇼트키(Schottky) 전류나 터널전류나 풀-프렌켈(Poole-Frenkel)전류 또는 호핑(Hopping)전류발생기를 사용할 수 있는데 특히 TiO2유전체막의 경우에는 호핑전류기구에 의해 전류가 전도된다.
이와 같은 TiO2유전체막의 전류전도기구는 TiO2유전체막 내부에 비화학양론상에 의해 생성된 옥시 베이컨시(Oxygen Vacancy)와 전자들에 의해 전류가 전도되는것으로써 옥시 베이컨시를 트랩 사이트(trap site)로 하여 각 트랩사이트의 사이를 전자들이 터널링해서 전류가 흐르게 되는 두께 제한 전류양식이다.
상기 (TiOC3H7)4을 열화학기상증착법을 이용하여 증착한 TiO2유전체막은 도 1과 도 2에 도시한 바와 같이 0.1MV/㎝의 전장을 가했을 때 누설전류가 1.0(±0.24)×E-2A/㎠이었으며 정전파괴전압(내압)은 0.04(±0.011)MV/㎝이었다.
상기와 같은 종래 유전체막의 형성방법은 다음과 같은 문제가 있다.
화학기상증착법으로 증착된 TiO2유전체막은 증착시에 비화학양론상에 의해 존재하게 되는 옥시 베이컨시와 전자들에 의해서 전류가 흐르게 되며 실리콘산화막에 비하여 누설전류가 크고 정전파괴전압이 낮아서 유전체막으로서의 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 누설전류를 줄이고 정전파괴 전압의 불량을 개선하기에 적당한 유전체막의 형성방법을 제공하는 데 그 목적이 있다.
도 1은 종래 TiO2유전체막과 본 발명 Sr이온이 도핑된 유전체막의 누설전류량을 나타낸 그래프
도 2는 종래 TiO2유전체막과 본 발명 Sr이온이 도핑된 유전체막의 전류특성을 나타낸 데이터도
상기와 같은 목적을 달성하기 위한 본 발명 유전체막의 형성방법은 유전막을 증착함과 동시에 상기 유전막보다 전자가가 낮고 이온반경이 큰 불순물을 상기 유전막과 함께 주입하여 유전체막을 형성함을 특징으로 한다.
본 발명은 TiO2유전체막의 증착시 불순물 이온을 주입하여 유전체막의 전류특성을 향상시키고자 한 것이다.
Ti4+보다 전자가가 낮고 이온반경이 큰 Sr2+를 주입하여 전기적 특성을 향상시키고자 한 것으로 티타늄 이소프로폭사이드(Titanium Isopropoxide)(Ti(OC3H7)4)에 SrO의 원료물질인 비스-테트라-메틸-헤프타네디어나토 스트론튬(Bis-Tetra-Methyl-Heptanedionato-Strontium)(Sr(TMHD)2)를 반응기 내로 주입하여 열화학기상증착법으로 형성하는 것이다.
다시말해서 Ti(OC3H7)4와 Sr(TMHD)2을 가열 열분해시켜서 웨이퍼상에 증착시키는 방법으로써 보다 자세히 설명하면 다음과 같다.
먼저 원료물질인 Ti(OC3H7)4와 Sr(TMHD)2이 각각 들어있는 기상기(Evaporator)를 전달가스인 아르곤(Ar)을 사용하여 반응기 내부로 적정온도로 가열된 원료물질 (TiOC3H7)4와 Sr(TMHD)2을 반응관내로 주입한다. 이때 반응관내에는 (TiOC3H7)4의 열분해온도를 고려한 적정온도까지 가열된 서셉터위에 웨이퍼가 놓여 있고, 이 웨이퍼상에 TiO2유전체막이 형성된다.
유전체막의 전류전도기구에는 쇼트키(Schottky) 전류나 터널전류나 풀-프렌켈(Poole-Frenkel)전류 또는 호핑(Hopping)전류발생기를 사용할 수 있는데 특히 TiO2유전체막의 경우에는 호핑전류기구에 의해 전류가 전도된다.
이와 같은 TiO2유전체막의 전류전도기구는 TiO2유전체막 내부에 비화학양론상에 의해 생성된 옥시 베이컨시(Oxygen Vacancy)와 전자들에 의해 전류가 전도되는것으로써 옥시 베이컨시를 트랩 사이트(trap site)로 하여 각 트랩사이트의 사이를 전자들이 터널링해서 전류가 흐르게 되는 두께 제한 전류양식을 사용한다.
본 발명에 따라 형성된 유전체막의 전류 흐름 이론을 화학식으로 설명하면 다음과 같다.
TiO2유전체막에 2가의 금속산화물인 SrO를 유입시킬 경우 다음과 같은 관계식은 만족한다.
MO=SrTi+Oo+Vo
상기와 같은 관계식에서 볼수 있듯이 전자의 농도가 감소하여 옥시젼 베이컨시가 증가한다. 여기서 단순히 2가의 금속산화물을 첨가할 경우에는 전류특성의 개선을 기대하기가 어렵다. 본 발명에서는 이온반경이 0.64Å인 Ti4+보다 훨씬 큰 1.27Å인 Sr2+이온을 첨가하게 될 경우 Sr2+이온이 Ti4+이온을 치환하지 못하고 계면에서 SrTiO3의 2차상을 형성하게 된다. SrTiO3의 경우 역시 옥시젼 베이컨시에 의한 전류 전도기구를 갖고 있지만 Sr과 Ti의 비율에 따라서 옥시젼 베이컨시의 농도가 변하게 된다. SrTiO3내에 여분의(Excess) Ti가 존재하여 Sr/Ti의 비율이 1보다 작도록 박막을 제조할 경우는 다음의 관계를 갖는다.
TiO2=VSr+TiTi+2Oo+Vo
의 관계식을 가지면서 전자의 농도가 감소하게 된다.
호핑(Hopping) 전기전도기구에서 누설전류에 영향을 미치는 인자로는 차아지 캐리어(Charge Carrier)의 농도와 호핑 거리(Hopping distance)이며 따라서 계면에 형성된 SrTiO3이차상의 전류특성은 차아지 캐리어의 농도인 전자의 농도가 감소함에 따라 향상된다.
따라서 TiO2박막의 전류특성은 두께 제한 기구에서 계면전류제한기구로 바뀌게 되며 전류 특성이 향상된 SrTiO3가 계면에서 이차상을 형성하고 있기 때문에 유전체막의 전류특성이 향상된다.
상기와 같은 본 발명의 전류누설량과 정전파괴전압은 도 1과 도 2에 도시한 바와 같이 6(±0.64)E-4A/㎠으로 감소하였고, 정전파괴전압은 0.54(±0.078)MV/㎝로 증가하였다.
상기와 같은 본 발명 유전체막의 형성방법은 다음과 같은 효과가 있다.
종래에 따라 형성된 유전체막에 비하여 누설전류는 감소하였고, 정전파괴전압은 증가하였다. 따라서 동작특성이 좋은 신뢰성이 높은 유전체막을 형성할 수 있다.

Claims (6)

  1. 유전막을 증착함과 동시에 상기 유전막보다 전자가가 낮고 이온반경이 큰 불순물을 상기 유전막과 함께 주입하여 유전체막을 형성함을 특징으로 하는 유전체막의 형성방법.
  2. 제 1 항에 있어서, 상기 유전막은 TiO2로 형성함을 특징으로 하는 유전체막의 형성방법.
  3. 제 2 항에 있어서, 상기 유전막으로 TiO2을 사용하였을 경우 원료물질은 Ti(OC3H7)4를 사용함을 특징으로 하는 유전체막의 형성방법.
  4. 제 1 항에 있어서, 상기 불순물로는 SrO를 사용함을 특징으로 하는 유전체막의 형성방법.
  5. 제 4 항에 있어서, 상기 불순물로 SrO를 사용하였을 경우 원료물질은 Sr(TMHD)2를 사용함을 특징으로 하는 유전체막의 형성방법.
  6. 제 1 항에 있어서, 상기 유전체막의 계면에 Sr/Ti의 비가 1보다 작은 2차상의 SrTiO3가 형성되는 것을 특징으로 하는 유전체막의 형성방법.
KR1019970063354A 1997-11-27 1997-11-27 유전체막의형성방법 KR100268921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063354A KR100268921B1 (ko) 1997-11-27 1997-11-27 유전체막의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063354A KR100268921B1 (ko) 1997-11-27 1997-11-27 유전체막의형성방법

Publications (2)

Publication Number Publication Date
KR19990042512A true KR19990042512A (ko) 1999-06-15
KR100268921B1 KR100268921B1 (ko) 2000-12-01

Family

ID=19525737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063354A KR100268921B1 (ko) 1997-11-27 1997-11-27 유전체막의형성방법

Country Status (1)

Country Link
KR (1) KR100268921B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768109B2 (ja) * 1992-01-16 1998-06-25 三菱マテリアル株式会社 高純度誘電体薄膜

Also Published As

Publication number Publication date
KR100268921B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
Moon et al. Roles of buffer layers in epitaxial growth of SrTiO3 films on silicon substrates
Kukli et al. Dielectric properties of zirconium oxide grown by atomic layer deposition from iodide precursor
US7309889B2 (en) Constructions comprising perovskite-type dielectric
McKinley et al. Tantalum pentoxide for advanced DRAM applications
WO2001049896A1 (en) Methods of forming a high k dielectric layer and a capacitor
Kwon et al. Atomic layer deposition and electrical properties of SrTiO3 thin films grown using Sr (C11H19O2) 2, Ti (Oi-C3H7) 4, and H2O
US8674479B2 (en) Method for producing MIM capacitors with high K dielectric materials and non-noble electrodes
US5343353A (en) Semiconductor device and process of producing the same
Lim et al. Characteristics of TiO2 films prepared by ALD with and without plasma
JP2019532501A (ja) Ｃｅｍスイッチングデバイス
Kim et al. The effect of an annealing process on atomic layer deposited TiO2 thin films
Wang et al. Vapor deposition and characterization of metal oxide thin films for electronic applications
Song et al. Increment of the Dielectric Constant of Ta2 O 5 Thin Films by Retarding Interface Oxide Growth on Si Substrates
KR100753777B1 (ko) Ｚｒ-Ｇｅ-Ｔｉ-Ｏ 또는 Ｈｆ-Ｇｅ-Ｔｉ-Ｏ의 유전체 물질을 포함하는 물품 및 그 제조 방법
KR100268921B1 (ko) 유전체막의형성방법
Choi et al. Control of the interfacial layer thickness in hafnium oxide gate dielectric grown by PECVD
Aleskandrova et al. Poole-Frenkel conduction in Al/ZrO 2/SiO 2/Si structures
Kim et al. Improvement in electrical insulating properties of 10-nm-thick Al2O3 film grown on Al/TiN/Si substrate by remote plasma annealing at low temperatures
Yokota et al. Preparation of titanium-oxide films by solid-state reactions of titanium/silicon-oxide/silicon structures
KR100267780B1 (ko) 유전체막의형성방법
Lan et al. Physical characteristics and electrical properties of Sr0. 8Bi2+ xTa2O9 films on Al2O3/Si annealed at high temperature
KR100275330B1 (ko) 반도체소자의 캐패시터 제조방법
KR100549566B1 (ko) 반도체장치의 캐퍼시터 형성방법
Werner et al. Atomic layer deposition of Ti-HfO2 dielectrics
Park et al. Improvements in Reliability and Leakage Current Properties of HfO2 Gate Dielectric Films by In Situ O 3 Oxidation of Si Substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee