KR19990042071A - 스키메틱 편집기의 신호선 연결도 검사방법 - Google Patents

스키메틱 편집기의 신호선 연결도 검사방법 Download PDF

Info

Publication number
KR19990042071A
KR19990042071A KR1019970062774A KR19970062774A KR19990042071A KR 19990042071 A KR19990042071 A KR 19990042071A KR 1019970062774 A KR1019970062774 A KR 1019970062774A KR 19970062774 A KR19970062774 A KR 19970062774A KR 19990042071 A KR19990042071 A KR 19990042071A
Authority
KR
South Korea
Prior art keywords
signal line
signal
signal lines
points
point
Prior art date
Application number
KR1019970062774A
Other languages
English (en)
Other versions
KR100248380B1 (ko
Inventor
배영환
박인학
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970062774A priority Critical patent/KR100248380B1/ko
Publication of KR19990042071A publication Critical patent/KR19990042071A/ko
Application granted granted Critical
Publication of KR100248380B1 publication Critical patent/KR100248380B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 스키메틱 편집기 내에 구현된 신호선 연결도 검사방법에 관한 것으로서, 신호선 연결 검사기는 스키메틱 편집기 상에서 전자회로 설계자가 그림의 형태로 입력한 전자회로도로부터 기본 소자들간에 전기적 연결 관계인 네트리스트를 추출하기 위하여 신호선들의 기하학적인 상호 관계를 검사하여 각 신호선들끼리 연결된 동일한 네트의 신호선인지, 아니면 별개의 신호선인지를 판별하는 기능을 수행하는 가장 중요하고 핵심적인 기능으로, 회로도 내의 신호선 간에는 기하학적으로 매우 다양한 패턴을 가지며, 이러한 다양한 전기적, 기하학적인 신호선 패턴들로부터 정확하고 효율적으로 연결 관계를 추출하는 신호선 연결도 검사 기법을 개발함으로써, 개발된 스키메틱 편집기는 설계 현장에서 실제 전자회로의 설계에 이용되며, 기존의 편집기에 비하여 회로도를 입력하는 작업이 쉽고, 시간이 단축되어 설계의 비용과 시간을 단축할 수 있으며, 스키메틱 편집기를 개발하는 단계에서도 신호선들간의 모든 기하학적인 경우 수를 고려하고 있음에도 알고리즘 자체가 간략하여 적은 프로그램 코드수로 쉽게 구현할 수 있으며, 프로그램 디버깅에 소요된 시간을 줄일 수 있으므로 전체적인 프로그램 개발 기간과 비용을 줄일 수 있는 효과가 있다.

Description

스키메틱 편집기의 신호선 연결도 검사방법
본 발명은 스키메틱 편집기 내에 구현된 신호선 연결도 검사방법에 관한 것이다.
본 발명은 반도체 컴퓨터 이용설계(Computer Aided Design, 이하 CAD라 칭함) 분야에 속하는 기술로서 종래의 스키메틱 편집기에서 사용한 신호선 연결 관계 검사 기술은 연결 신호선들 간의 모든 경우수를 고려하지 못하여 잘못된 연결 관계를 추출하거나, 사용자 오류로 처리하여 다시 여러 신호선으로 나누어서 그려야 하는 문제점이 있었다.
상기 문제점을 해결하기 위해 본 발명은 전자회로 설계에 필수적으로 사용되고 있는 CAD 툴인 스키메틱 편집기의 가장 핵심 기능인 신호선 연결도 검사를 효율적으로 수행하는 신호선 연결도 검사기를 개발하여, 반도체 설계에 있어서 많은 시간과 비용이 드는 회로 설계 작업이 쉽고 빠르고, 정확하게 수행되도록 하는데 그 목적이 있다.
도 1은 종래의 스키메틱 회로도 구성도,
도 2는 종래의 셀포트 네트 지정 연산 구조도,
도 3은 종래의 신호선 연결 연산 구조도,
도 4는 종래의 신호선 분할 연산 구조도,
도 5는 종래의 신호선 삭제 연산 구조도,
도 6은 종래의 신호선 포함 연산 구조도,
도 7은 종래의 신호선 확장 연산 구조도,
도 8은 종래의 신호선 병합 연산 구조도,
도 9는 종래의 신호선 네트 통합 연산 구조도,
도 10은 본 발명이 적용되는 신호선 연결도 검사기의 주 흐름도,
도 11a에서 도 11d는 본 발명에 따른 신호선 그룹의 분류 구조도,
도 12는 본 발명에 따른 신호선 그룹의 영역 탐색 구조도,
도 13은 본 발명에 따른 신호선 생성영역 구조도,
도 14는 본 발명에 따른 연결 신호선 생성 구조도,
도 15는 본 발명에 따른 연결 신호선 생성 함수 흐름도,
도 16a에서 도 16c는 본 발명에 따른 신호선 연결도 검사의 제 1 예시도,
도 17a에서 도 17e는 본 발명에 따른 신호선 연결도 검사의 제 2 예시도,
도 18a에서 도 18i는 본 발명에 따른 신호선 연결도 검사의 제 3 예시도,
도 19a에서 도 19g는 본 발명에 따른 신호선 연결도 검사의 제 4 예시도.
<도면의 주요부분에 대한 부호의 설명>
1 : 셀 2,12,13,14 : 신호선 와이어
3,7 : 셀포트 4,52 : 노드
5 : 스키메틱 포트
6,9,10,13,14,15,16,17,18,19,20,21,22,23,24,25,29,30,31,32,42,43,45,46, 48,49,51,53,54,55,56,57,61,62,63,68,70,73,75,76,78,79,80,81,86 : 신호선
12,26,27 : 점 8,11,26,27,28 : 네트번호
33,34 : 영역탐색결과 교차되는 신호선
35 : GW 36 : GP
37 : GR 38 : cover되지 않은 구간
39 : cover된 구간 40 : {w1} 구간점에 연결된 신호선
41 : {w3, w4} 구간점에 연결된 신호선
50,58,66,67 : 신호선 생성구간
44,60,69,74,77,85 : 신호선 병합
64,65 : 신호선 분할 72,82,83,84 : 신호선 추가
상기 목적을 달성하기 위해 본 발명은 하나의 신호선 선분을 그리기 위해 신호선의 두점을 입력하여 이 두점과 만나는 기존 신호선 등에 분할 연산을 수행하는 과정과, 상기 입력된 두 점간의 선분 영역에 대하여 다시 영역 탐색을 수행하고, 두점과 선분영역에 교차하는 신호선들로 구성된 신호선 생성 구간에 대한 연결 신호선을 생성하는 과정과, 연결된 모든 신호선들의 네트 번호를 동일한 번호로 변경한 후 새로 생성된 신호선들을 출력하는 과정을 포함하는 것을 특징으로 한다.
스키메틱 편집기는 전자회로도를 그릴 수 있는 그래픽 편집기로, 전자회로의 기본 소자인 셀들과 이 셀들의 입출력 단자인 포트들을 등전위로 연결하는 와이어를 이용하여 회로도를 입력하면 최종적으로 셀들간의 네트리스를 출력하게 된다.
출력된 네트리스는 회로의 동작 및 타이밍을 검증해주는 시뮬레이터의 입력으로 주어지거나, 하드웨어 구현을 위하여 다른 CAD 툴의 입력으로 주어지게 된다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
상기 스키메틱 편집기의 기능은 도 1과 같이 셀(1), 신호선 와이어(2), 셀포트(3), 신호선간의 접점인 노드(4), 그리고 회로도의 입출력인 스키메틱 포트(5) 등 전자회로도를 구성하는 기본 요소들을 화면에 그릴 수 있게 해주는 그래픽 기능과 그려진 단순 도형들로부터 셀들간의 연결 관계인 네트리스를 추출하는 두가지 기능으로 크게 나눌 수 있다.
회로도 상에서 각 셀들간의 전기적인 등위점들은 와이어라 부르는 선으로 서로 연결함으로서 표현된다.
스키메틱 편집기에서의 신호선 와이어는 일반적인 직선들과는 달리 특이한 기하학적인 특성을 갖는다.
첫째, 각 신호선 와이어에는 네트 번호가 부여되며, 서로 연결되어 있는 신호선끼리는 같은 번호가 주어지며 서로 연결되지 않은 신호선끼리는 서로 다른 번호가 부여된다.
또한 신호선 와이어가 셀의 포트에 연결되면 그 포트에도 연결된 신호선의 네트번호가 부여된다.
둘째, 한 신호선 선분은 반드시 두 끝점에서만 다른 신호선 또는 셀포트와 연결이 허용된다.
따라서 기존의 한 신호선의 중간에서 새로운 신호선을 연결하여 그리면, 기존의 신호선은 연결점에서 두 개의 와이어로 분할된다.
이러한 복잡한 과정은 스키메틱 편집기 내에서 신호선 연결도 검사기라는 프로그램에 의하여 수행된다.
즉 설계자가 셀들의 입출력 단자들을 와이어로 연결하면 스키메틱 편집기 내에서 신호선 연결도 검사기라는 프로그램이 각 셀들간에 연결 관계를 추출하여 네트리스를 구성한다.
신호선 연결도 검사기는 신호선 와이어를 그리는 단계에서 기존의 신호선들과 새로 입력된 신호선 간에 기하학적인 상호 관계를 검사하여 전기적으로 연결된 동일한 신호선인지 또는 독립적인 신호선인지를 판별한다.
기존의 신호선들과 상호관계는 매우 여러 가지의 경우수가 발생할 수 있으며, 이에 따라 모든 발생 가능한 경우수를 조사하고 분류하여 연결도를 판정한다.
이러한 신호선 연결도 검사기가 새로운 신호선 와이어를 그릴 때 수행하는 와이어 연산은 도 2에서부터 도 9까지 여러 가지가 있다.
먼저 상기 도 2는 두점 p1-p2로 구성된 한 신호선(6)이 셀 포트(7)에 연결되었을 경우에 그 포트(7)의 네트번호가 신호선(6)의 네트 번호인 100으로 (8)과 같이 변경됨을 보여준다.
도 3은 기존의 신호선(9)의 끝점에 연결하여 그린 새로운 신호선(10)은 기존의 신호선과 같은 네트 번호 100을 (11)에서와 같이 부여받는 것을 보여준다.
도 4에서 (12)와 같이 기존의 신호선 w1의 중간인 점 p1에서 새로운 신호선 와이어를 새로 그릴 경우 기존의 신호선 w1은 두 개의 와이어 w1'(13)과 w1"(14)로 분할되고 이들 신호선들 간의 접합점에는 연결을 의미하는 연결점인 노드가 표시된다.
도 5의 경우 기존의 신호선 w1(15)에 완전히 포함되는 신호선(16)은 삭제된다.
이와는 반대의 경우로 도 6에서와 같이 기존의 신호선(17)을 완전히 포함하는 새로운 신호선(18)이 입력되면 기존의 와이어(17)가 없어지고 (19)와 같이 새로운 신호선이 그려지는 포함연산이 수행된다.
도 7에서는 확장 연산을 수행한 것으로서 기존의 신호선(20)에 이어서 (21)과 같이 그린 경우 새로운 와이어가 그려지는 것이 아니라, (22)와 같이 기존 신호선 (20)의 길이가 연장되는 확장 연산이 수행된다.
도 8은 두 신호선의 병합 연산을 보여주는 도면으로서 서로 같은 방향의 두 신호선(23, 24)이 만나면 (25)와 같이 하나의 신호선으로 합쳐지는 병합 연산이 수행된다.
도 9는 네트 연결 연산으로서 서로 다른 네트 번호를 갖는 그룹(26, 27)을 새로운 신호선(28)으로 연결하였을 경우 이 두 그룹의 신호선들은 상기 (28)과 같이 모두 동일한 하나의 네트 번호인 100으로 변경된다.
이와 같이 신호선들 간의 신호선 연산을 정리하면 아래 표 1과 같다.
신호선 연산
연산 이름 기능
분할 신호선을 점 p에 대하여 나누어 두 신호선으로 만든다.
확장 신호선을 점 p에 따라 늘리거나 줄인다.
추가 새로운 신호선을 추가한다.
삭제 신호선을 삭제한다.
병합 방향이 같은 두 신호선을 합쳐서 하나의 신호선으로 만든다.
본 발명에서는 복잡한 신호선 연결도 검사 기능을 효율적으로 수행하는 새로운 알고리즘을 개발하였다.
도 10의 주 흐름도에서는 연결도 검사를 위한 전체적인 흐름을 보여주고 있다.
먼저 신호선을 그리기 위하여 두점 p1, p2가 입력되면(S1) 각점 p1, p2에 대하여 그 점을 지나는 기존의 신호선과 셀 포트들을 탐색하여 그 결과를 DP1과 DP2에 저장한다(S2, S3).
각 점 p1, p2에서 그 점을 통과하는 다른 신호선이 존재하는지 판단하여(S4, S5) 그 점을 통과하는 다른 신호선이 존재하면, 각 신호선들의 모양과 p1, p2가 만드는 직선의 모양을 비교하여 도 11과 표 2에서와 같이 4가지 신호선 그룹으로 분류한다(S6, S7).
도 11a에서 11d의 신호선 그룹은 기존의 신호선이 p1-p2 직선과 신호선 (29)와 같이 만나면 그 신호선은 그룹 1이고, 신호선 (30)에서와 같이 끝점에서 만나면 그룹 2이다.
신호선 (31)에서와 같이 두 직선이 서로 직교하는 방향이고 신호선의 중간에 입력된 점 p1이 만나면 그룹 3이며, 신호선 (32)와 같이 끝점에서 만나면 그룹 4이다.
신호선 그룹의 분류
그룹 관계
1 같은 방향, 중간점에 연결
2 같은 방향, 끝점에 연결
3 수직 방향, 중간점에 연결
4 수직 방향, 끝점에 연결
상기 도 11과 표 2에서와 같이 4가지 신호선 그룹으로 분류한(S6, S7) 후 점 p1, p2를 통과하는 기존의 신호선 중에 그룹 1, 3에 속하는 신호선에 대하여 점 p1 또는 p2에 대한 신호선 분할 연산을 수행하여(S8, S9) 모든 신호선들이 서로 끝점에서 연결되도록 한다.
상기 모든 신호선에 대하여 p1-p2 사이에서 영역 탐색을 수행한(S10) 후 도 12에서와 같이 모든 신호선들에 대하여 점 p1-p2를 연결하는 직선 상에 접점 (33)과 같이 그 신호선의 한점 또는 신호선 (34)와 같이 두점 모두가 교차되는 신호선들을 탐색하여 신호선 집합 GW에 (35)와 같이 저장하고 교차점 (x, y)는 좌표들의 집합 GP에 (36)과 같이 저장한다.
모든 신호선들에 대한 탐색이 끝난 후, 집합 GP내에 저장된 좌표들에 대하여 p1-p2를 양 끝점으로 하는 직선이 수직 방향인 경우에는 y 좌표에 대하여 증가 순서로 정렬하고, 수평 방향인 경우에는 x 좌표에 대하여 증가순으로 정렬하며, 상기 과정에서 중복된 좌표들은 제거한다.
정렬된 좌표들과 p1, p2로부터 도 13에서와 같은 신호선 생성 영역 GR을 구성할 수 있다.
도 13에서의 경우 신호선 생성 구간 GR은 1에서 6까지이며 각 구간은 (38)의 (1, 2)와 같이 다른 신호선으로 커버(cover)되지 않은 구간과 (39)의 (4, 5)와 같이 신호선 w3으로 커버되는 구간으로 구분한다.
또한 구간의 각 점에서는 그 점을 통과하는 신호선 집합 GW 내의 신호선들에 관한 정보를 갖고 있다.
(40)에서는 점 p2를 지나는 신호선 {w1}에 관한 정보를, (41)에서는 점 p5를 통과하는 신호선 {w3, w4}를 갖는다.
신호선 생성 구간 GR과 신호선 집합 GW를 입력으로 연결 신호선 생성 함수를 수행한다(S11).
연결 신호선 생성 함수는 도 15의 연결 신호선 생성 흐름도에 설명되어 있다.
먼저 신호선 영역 탐색 단계에서 구성한 GW와 GR을 입력으로 받는다(S11a).
N은 상기 집합 GR의 원소의 수(cardinality), 즉 N = |GR|이다.
그리고 i= 1에서 시작하여(S11b) i가 구간의 수 N 보다 큰지 판단하여(S11c) 크면 수행을 종료한다(S11d).
상기 판단 후 i가 구간의 수 N 보다 크지 않으면, (i, i+1) 구간을 커버하는 신호선이 신호선 집합 GW 내에 있는지를 찾아 있으면 w에 저장하고 w가 존재하는지를 판단하여(S11f) 없는 경우에는 구간 (i, i+1) 사이에 새로운 신호선 W를 생성한다(S11g).
상기 W의 양 끝점에서 다른 신호선과 신호 병합 연산을 수행할 수 있는지를 검사하여 가능하면 신호선 병합 연산을 수행하고(S11h) i를 하나 증가시킨다(S11i).
상기 S11c에서 S11i의 과정을 N-1번 동안 반복한 후 도 15의 연결 신호선 생성을 종료한다.
이러한 일련의 과정을 도 14에서 보여주고 있는데, 신호선 생성 구간 (1, 2)에서 시작하여 (5, 6)까지 신호선 생성을 수행하는데, 먼저 (42)에서와 같이 빈 구간에는 새로운 신호선 w5를 생성한다.
새로운 신호선 w5 생성 후 (43)에서는 신호선 w7을 생성한 후 기존의 신호선 w3과 (44)에서 병합이 된다.
구간 (4, 5)에서는 GW 내에 이 구간을 커버하는 신호선 w3이 있으므로 신호선 생성은 없다.
이러한 일련의 과정을 수행한 후, 최종적으로 신호선 w5,w6,w8이 생성된다.
다시 상기 도 10에서 신호선 집합 GW 내의 모든 신호선 및 새로 생성된 신호선들과 이들과 연결된 다른 신호선 및 셀 포트의 네트 번호를 동일한 번호로 변경한(S12) 후 변경된 신호선 연결도를 화면에 출력하고(S13) 종료한다(S14).
상기 신호선 연결 관계 검사 알고리즘을 적용한 예를 보면, 먼저 도 16a와 같이 수직 신호선 w1(45)에 p1-p2 두점으로 수평 신호선(46)을 그리는 경우, 도 16b에서와 같이 신호선 w1 상의 점 p1(47)을 기준으로 w1은 w1'(48)과 w1"(49)의 두 신호선으로 분할된다.
점 p1에서 p2까지 구간 탐색을 하면 신호선 집합 GW = {w', w"}, 교차점 집합 GP = {p1, p2}를 얻을 수 있다.
이들 신호선들이 p1-p2 직선과 만나는 점들의 집합 GP의 원소들을 x 좌표의 순서로 정렬하면 도 16b의 (50)과 같이 구간 GR = {1, 2}를 얻을 수 있다.
첫 번째 구간 (1, 2)에 대하여 구간을 커버하는 신호선이 GW내에 없으므로 구간 (1, 2)를 연결 신호선을 생성하면 도 16c에서와 같이 신호선 w2(51)가 추가되며, w2의 양단에서 신호선 병합 연산을 할 수 있을지 검사하고, 이 경우 병합할 신호선들이 없으므로 수행하지 않으며, 최종적으로 점 p1(52)에 연결점 노드를 생성한다.
도 17a는 수직 신호선 w1(53)과 수평 신호선 w2(54)에 p1-p2 두점으로 수평 신호선(55)을 그리는 경우이다.
상기 도 16과 같이 도 17b에서 w1이 w1'(560과 w1"(57)으로 분할되고, p1-p2 간의 구간 탐색의 결과 도 17b(58)에서와 같이 구간 {1, 2}가 생성된다.
먼저 구간 (1, 2)에 연결 신호선 w3(59)을 추가하면 도 17c에서와 같이되고, 점 p2에서 (60)과 같이 w3과 w2 간의 병합이 일어나, 최종적으로 도 17e(61)의 결과를 얻을 수 있다.
도 18a는 수평 신호선 w1(62)과 w4(63)의 내부의 각점 p1, p2 두점으로 수평 신호선을 그리는 경우로서, 도 18b에서와 같이 w1과 w4 각각은 점 p1, p2에서 w1', w1"(64)과 w4', w4"(65)으로 분할된다.
p1-p2 구간탐색 결과 도 18c(66)와 같이 구간 {1, 2, 3, 4}를 얻을 수 있다.
먼저 (67)의 구간 (1, 2)에서는 신호선 w1"(68)이 있으므로 새로운 신호선은 추가되지 않고 단지 w1"의 양 끝점에서 (69)와 같이 병합 연산만을 수행한다.
점 1에서 병합이 수행되어 도 18e와 같이 분할하기 전의 상태인 w1(70)으로 복귀되고 점 2(71)에서는 병합 조건이 만족되지 않으므로 병합이 일어나지 않는다.
다음 구간 (2,3)에서는 도 18f(72)와 같이 신호선 w5(73)가 추가되고, eh 18g(74)에서와 같이 점 3에서 w5와 w4'과 병합이 일어나 도 18h의 (76)과 같이 된다.
(75)의 구간 (3, 4)에서는 기존 신호선 w4'(75)가 존재하므로 신호선 추가가 일어나지 않으며, 마지막으로 도 18h에서 점 4(77)에서 w5와 w4"이 병합하여 도 18i(78)와 같은 결과를 얻을 수 있다.
도 19a는 좀더 복잡한 예로서 두 수직 신호선 w1(79), w2(80)의 끝점을 통과하여 수평 신호선 w3(81)의 끝점에 연결되는 두점 p1, p2의 신호선을 그리는 경우 p1-p2 간의 구간 탐색의 결과 도 19b에서와 같이 구간 {1, 2, 3, 4}를 얻을 수 있다.
먼저 구간 (1, 2)에서 (82)와 같이 신호선 w4를 추가하면 도 19c와 같이 되고 다시 구간 (2, 3), (3, 4)에 대하여 (83)과 (74)와 같이 신호선 w5, w6을 추가하면 도 19d, 도 19e와 같으며 (85)와 같이 점 4에서 w6과 w3의 병합이 일어나면 최종적으로 도 19g(86)와 같은 결과를 얻을 수 있다.
상술한 바와 같이 본 발명은 신호선 연결도 검사기를 실제로 프로그램으로 구현하여 스키메틱 편집기를 개발하였다.
개발된 스키메틱 편집기는 설계 현장에서 실제 전자회로의 설계에 이용되고 있는데, 기존의 편집기에 비하여 회로도를 입력하는 작업이 쉽고, 시간이 단축되어 설계의 비용과 시간을 단축할 수 있었다.
또한 스키메틱 편집기를 개발하는 단계에서도 본 발명에서 제안한 알고리즘이 신호선들간의 모든 기하학적 경우수를 고려하고 있음에도 불구하고, 알고리즘 자체가 간략하여 적은 프로그램 코드수로 쉽게 구현할 수 있었으며, 프로그램 디버깅에 소요된 시간을 줄일 수 있어 결과적으로 전체적인 프로그램 개발 기간과 비용을 줄일 수 있는 효과가 있다.

Claims (3)

  1. 셀과 신호선을 이용하여 전자회로를 그리는 스키메틱 편집기에서 셀들간에 전기적으로 등전위인 포트들을 연결시켜 주는 수단인 신호선을 그릴 때 각 신호선 선분들은 각 선분의 양 끝점에서만 다른 신호선이나 셀 포트와 연결이 허용되고, 서로 끝점에서 연결된 신호선 선분들에게는 네트 번호라는 양의 정수값을 같게 할당하는 신호선 연결도 검사방법에 있어서,
    하나의 신호선 선분을 그리기 위해 신호선의 두점을 입력하여 신호선 분할 연산을 수행하는 제 1 과정과;
    상기 입력된 두 점간의 선분 영역에 대하여 다시 영역 탐색을 수행하고 신호선 생성 구간에 대한 연결 신호선을 생성하는 제 2 과정과;
    연결된 모든 신호선들의 네트 번호를 동일한 번호로 변경한 후 새로 생성된 신호선들을 출력하는 제 3 과정을 포함하는 것을 특징으로 하는 스키메틱 편집기의 신호선 연결도 검사방법.
  2. 제 1 항에 있어서, 상기 제 1 과정은
    신호선을 그리기 위하여 두점이 입력되면 각점에 대하여 그 점을 지나는 신호선과 셀 포트들을 탐색하여 그 결과를 저장하는 제 1 단계와;
    상기 각 점에서 그 점을 통과하는 다른 신호선이 존재하는지 판단하여 그 점을 통과하는 다른 신호선이 존재하면, 각 신호선들의 모양과 두점이 만드는 직선과의 상호 기하학적인 위치 관계에 따라 4가지 신호선 그룹으로 분류하는 제 2 단계와;
    상기 4가지 신호선 그룹으로 분류한 후 두 점 각각을 통과하는 신호선 중에 각 점이 신호선 선분내에 포함되는 신호선 그룹에 속하는 신호선에 대하여, 각 점에 대한 신호선 분할 연산을 수행하여 모든 신호선들이 끝점에서 연결되도록 하는 제 3 단계로 이루어진 것을 특징으로 하는 스키메틱 편집기의 신호선 연결도 검사방법.
  3. 제 1 항에 있어서, 상기 제 2 과정은
    신호선 영역 탐색 단계에서 구성한 연결 신호선 구간(GP)과 연결 신호선 집합(GW)을 입력받아 상기 GP 원소의 수(N)를 결정하는 제 1 단계와;
    상기 GP 원소의 수 결정 후 초기값(i=1)에서 시작하여 초기값이 상기 GP 원소의 수(N) 이상인가를 판단한 후 이상이면, 수행을 종료하는 제 2 단계와;
    상기 판단 후 초기값이 상기 GP 원소의 수(N) 이상이 아니면 상기 신호선 집합 GW 내에서 구간(i, i+1)을 커버하는 신호선집합(W)의 신호선을 탐색하는 제 3 단계와;
    상기 신호선집합(W)의 신호선 탐색 후 W가 존재하는지를 판단하여 존재하지 않으면 구간 (i, i+1) 사이에 새로운 신호선 W를 생성하는 제 4 단계와;
    상기 판단 후 없으면 상기 W의 양 끝점에서 다른 신호선과 신호 병합 연산을 수행할 수 있는지를 검사하여 가능하면 신호선 병합 연산을 수행하고 i를 증가시킨 후 상기 과정을 연결 신호선 구간 GP의 구간 수 동안 반복하여 연결 신호선을 결정하는 제 5 단계로 이루어진 것을 특징으로 하는 스키메틱 편집기의 신호선 연결도 검사방법.
KR1019970062774A 1997-11-25 1997-11-25 스키메틱 편집기의 신호선 연결도 검사방법 KR100248380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062774A KR100248380B1 (ko) 1997-11-25 1997-11-25 스키메틱 편집기의 신호선 연결도 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062774A KR100248380B1 (ko) 1997-11-25 1997-11-25 스키메틱 편집기의 신호선 연결도 검사방법

Publications (2)

Publication Number Publication Date
KR19990042071A true KR19990042071A (ko) 1999-06-15
KR100248380B1 KR100248380B1 (ko) 2000-03-15

Family

ID=19525564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062774A KR100248380B1 (ko) 1997-11-25 1997-11-25 스키메틱 편집기의 신호선 연결도 검사방법

Country Status (1)

Country Link
KR (1) KR100248380B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117910423A (zh) * 2024-03-19 2024-04-19 上海合见工业软件集团有限公司 Pcb自动布线方法、装置、设备及介质
CN117910423B (zh) * 2024-03-19 2024-06-07 上海合见工业软件集团有限公司 Pcb自动布线方法、装置、设备及介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117910423A (zh) * 2024-03-19 2024-04-19 上海合见工业软件集团有限公司 Pcb自动布线方法、装置、设备及介质
CN117910423B (zh) * 2024-03-19 2024-06-07 上海合见工业软件集团有限公司 Pcb自动布线方法、装置、设备及介质

Also Published As

Publication number Publication date
KR100248380B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
Wimer et al. Optimal aspect ratios of building blocks in VLSI
Williams STICKS-A graphical compiler for high level LSl design
Suaris et al. A quadrisection-based combined place and route scheme for standard cells
EP0612021B1 (en) Method for assigning levels to nodes of a net diagram
Tessier Negotiated A* routing for FPGAs
US4700316A (en) Automated book layout in static CMOS
US5798764A (en) Method for determining the intersections of Delaunay partitioned tetrahedra with the boundary of a body to be analyzed
US6442740B1 (en) Clock signal analysis device and clock signal analysis method
KR100248380B1 (ko) 스키메틱 편집기의 신호선 연결도 검사방법
US5315534A (en) Computer process for interconnecting logic circuits utilizing softwire statements
US7979817B2 (en) Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
Avenier Digitizing, layout, rule checking—The everyday tasks of chip designers
Ng A symbolic-interconnect router for custom IC design
Hofmann et al. HEX: an instruction-driven approach to feature extraction
The et al. A layout modification approach to via minimization
Lee et al. An integrated system for assigning signal flow directions to CMOS transistors
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPH0916640A (ja) 回路シミュレータ及びブロック緩和反復シミュレーション方法
JP3156544B2 (ja) 回路抽出装置
KR100211021B1 (ko) 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법
KR100505846B1 (ko) 스키메틱 편집기에서의 버스 신호선 연결도 추출 방법
Farlow Machine aids to the design of ceramic substrates containing integrated circuit chips
Chang et al. Consistency checking for MOS/VLSI circuits
Matsuda et al. LAMBDA: A Quick, Low Cost Layout Design System for Master-Slice LSIs

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee