KR19990040919A - 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법 - Google Patents

디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법 Download PDF

Info

Publication number
KR19990040919A
KR19990040919A KR1019970061431A KR19970061431A KR19990040919A KR 19990040919 A KR19990040919 A KR 19990040919A KR 1019970061431 A KR1019970061431 A KR 1019970061431A KR 19970061431 A KR19970061431 A KR 19970061431A KR 19990040919 A KR19990040919 A KR 19990040919A
Authority
KR
South Korea
Prior art keywords
symbol
maximum power
sample
value
period
Prior art date
Application number
KR1019970061431A
Other languages
English (en)
Other versions
KR100250072B1 (ko
Inventor
선우명훈
은세영
Original Assignee
선우명훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선우명훈 filed Critical 선우명훈
Priority to KR1019970061431A priority Critical patent/KR100250072B1/ko
Priority to US09/195,508 priority patent/US6314129B1/en
Publication of KR19990040919A publication Critical patent/KR19990040919A/ko
Application granted granted Critical
Publication of KR100250072B1 publication Critical patent/KR100250072B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0274—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit with Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 BER 성능을 개선하고 전송속도가 크게 증가되는 디지탈 통신수신기의 타이밍 복구회로 및 타이밍 복구방법을 제공하기 위한 것이다.
본 발명은 디지탈 통신 수신기의 정합필터 출력으로 부터 송신기의 의사잡음(PN) 부호의 동기타이밍 신호를 복구하여 디지탈 통신 수신기의 샘플러 및 복조기의 구동 타이밍을 제공하는 디지탈 통신 수신기의 타이밍 복구회로에 있어서, 상기 정합필터의 출력을 입력받아 PN 부호신호의 전력을 각 심볼주기당 샘플 주기마다 산출하여 출력하는 전력계산 회로와, 한 심볼주기 동안에 최대전력값을 가지는 샘플위치를 검출하는 최대전력위치 검출회로와, 최적의 심볼위치값을 추적하여 설정하기 위한 심볼위치 추적회로와, 샘플의 기준위치를 제공하기 위해 심볼주기당 샘플수만큼을 순회하여 카운트하는 모듈로 카운터(modulo counter)와, 상기 심볼위치 추적회로의 현재의 심볼위치값과 모듈로 카운터의 카운트값을 비교하여 일치할 때 심볼클럭을 생성하는 비교회로를 구비함을 특징으로 한다.

Description

디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법
본 발명은 송신단으로부터 전송된 심볼의 주기를 예측하여 각 주기의 샘플중 역확산 심볼의 위치를 추적하는 직접대역 확산방식으로 구동하는 디지탈 통신 수신기의 심볼타이밍 복구회로 및 심볼타이밍 복구방법에 관한 것이다.
직접 시퀀스/코드분할 접속방식(direct sequence/code division multiple access : DS/CDMA)시스템은 송신데이터를 의사잡음(pseudo noise : PN) 부호로 직접 대역확산시켜 전송하고 수신기에서는 송신기의 PN 부호와 위상이 일치하는 PN 부호를 생성하여 대역확산된 수신신호를 역확산하여 송신 데이터를 복원하는 시스템이다.
이 DS/CDMA 시스템은 외부 이용자가 신호의 존재를 검출하기 어렵고 신호의 존재를 알더라도 송신시 사용된 PN 부호를 모르기 때문에 정확한 신호를 복원하는 것이 불가능하여 비밀통신이 가능하며, 또한 사용자 각각이 고유 PN 부호를 사용하므로 같은 반송 주파수를 이용하여 송수신하여도 원하는 신호만의 검출이 가능하여 다원접속에 용이하고 가입자 수용용량이 큰 장점 때문에 가입자 수용능력이 포화상태에 도달한 기존의 아날로그 이동통신 방식을 디지털 이동통신 시스템으로 대체하고 있다. 그러나, 상기 DS/CDMA 시스템은 송신기 PN 부호위상과 수신기 PN 부호위상을 일치시키도록 PN 동기를 하여야 하며, 이를 위해 수신기에 심볼 타이밍 복구회로를 사용하게 된다.
일반적으로 사용되는 DS/CDMA 시스템에서 사용되는 심볼 타이밍 복구회로는 오픈-루프 동기방식(open-loop synchronizer)과 크로즈-루프 동기방식(closed-loop synchronizer)이 있다.
종래의 전형적인 오픈-루프 방식의 타이밍 복구회로는 정합필터(10)의 출력을 계산하여 전력신호로 출력하는 전력계산회로(11)와, 상기 전력계산회로(11)의 출력과 설정된 드레쉬홀드값과 비교하여 드레쉬홀드값의 초과시에 펄스를 발생하는 드레쉬홀드회로(12)와, 상기 드레쉬홀드회로(12)의 출력을 필터링하는 대역통과필터(13)와, 상기 대역통과필터(13)로부터 출력되는 신호의 영교차를 검출하여 심볼클럭을 발생하는 영교차 검출회로(14)로 구성되어 있으며, 상기 영교차 검출회로(14)의 출력은 수신기 동기회로의 샘플러(15) 및 기저대역 복조기(16)를 구동시켜서 정합필터(10)의 출력샘플중 심볼로 선택된 값을 심볼주기동안 유지하는 유지신호 s(n)과, 기저대역 복조기에 의해 복조된 신호 d(n)를 출력하도록 접속되어 있다.
상기 정합필터(10)는 확산부호를 내장한 탭디레이(tapped-delay) 형태의 상관기이거나 또는 확산부호를 쉬프트 레지스터에 저장한 인터그레이티드 덤프(intergated-dump) 형태의 상관기일수 있으나, 상기 종래에서는 탭디레이 형태의 정합필터를 예로하여 설명한다.
도 2는 잡음이 없을 때의 정합필터(10)의 출력을 전력으로 계산한 전력계산회로(11)의 전력신호 mp(k)를 도시한 것으로, C를 심볼당 확산부호칩수라 하고 K를 칩당샘플수라 하면 심볼당 샘플수는 C×K(=S)이다.
대역확산 시스템에서 타이밍 복구회로의 기능은, 수신된 신호로부터 심볼의 주기인 C×K와 각 심볼주기내의 C×K개의 샘플중에서 역확산된 값, 즉 송신기측의 PN 부호와 수신기측의 PN 부호가 동기될 때 전력값이 최대일 때이므로 대체로 최대전력값을 갖는 샘플주기를 추출하는 것이다.
도 3은 상술한 오픈-루프 동기장치의 동작을 설명하기 위한 각 출력단계에서의 신호파형을 나타낸 그래프로, 먼저 전력계산부(11)는 도 3의 (a)와 같이, 정합필터(10)의 출력 m(k)를 이용하여 각 샘플주기에 있어서의 전력 mp(k)을 구하여 출력시킨다.
이때 잡음의 영향으로 정합필터(10)의 출력열화로 전력계산부(11)의 전력신호 mp(k)중 3번째 심볼의 최대전력은 드레쉬 홀드값의 이하로 되어 있다.
드레쉬 홀드회로(12)는 각 샘플주기에 있어서의 전력값을 입력받아 기설정의 드레쉬홀드값과 비교하여, 도 3의 (b)와 같이, 드레쉬홀드값을 초과할때에는 하이레벨의 신호를 출력한다.
따라서, 3번째 심볼은 그의 최대전력값이 드레쉬홀드값 이하이므로 하이레벨의 출력을 가지지 않게 된다. 그다음 대역통과필터(13)에서는 도 3의 (c)와 같이, 상기 드레쉬홀드회로(12)의 출력을 필터링함과 동시에 잡음의 영향으로 심볼의 주기가 변화되어 측정되었을 때 그 효과를 감쇠시키도록 수신단에서 이미 알고 있는 대략의 심볼주기를 이용하여 드레쉬홀드값을 넘지 못하는 심볼에 대하여서는, 심볼주기에 상응하는 위치에 하이레벨의 출력을 발생하도록 한다.
이어 도 3의 (d)와 같이, 영교차 검출회로(14)는 대역통과필터(13)의 출력에서 영교차를 검출하고 이때 심볼클럭을 발생하여 샘플러(15) 및 복조기(16)에서 심볼타이밍 신호로 사용함으로써, 송신기의 PN 부호위상과 수신기의 PN 부호위상을 일치시키도록 PN 동기를 하여준다.
또한 종래의 크로즈-루프 동기장치는, 도 4에 도시되어 있는 바와 같이, 송신기로 부터 송신되는 PN 부호의 아나로그 신호를 수신하여 디지탈 신호로 변환한 PN 부호신호 r(k)를 입력받아 입력되는 PN 부호신호와 소정샘플간격으로 지연된 PN 부호신호를 상관시켜 출력하는 정합필터(20)와, 상기 정합필터(20)의 출력 m(k)를 샘플링하여 출력하는 온 샘플러(on sampler)(21)와, 상기 온 샘플러(21)의 출력 s(n)을 복조하는 복조기(22)를 구비하여 상기 정합필터의 최대 전력값을 가지는 심볼내 샘플주기를 검출하여 상기 온 샘플러(21) 및 복조기(22)의 구동 타이밍으로 설정하도록한 디지탈 통신 수신기의 타이밍 복구회로에 있어서, 상기 정합필터(20)의 출력 m(k)을 입력받아 전력값을 산출하여 출력하는 전력계산회로(23)와, 상기 전력계산회로(23)의 출력 mp(k)를 입력받아 상기 온 샘플러(21) 보다 빠른 샘플주기에서 작동하여 출력하는 얼리 샘플러(early sampler)(24)와, 상기 전력계산회로(23)의 출력 mp(k)를 입력받아 상기 온 샘플러(21) 보다 늦은 샘플주기에서 작동하여 출력하는 레이트 샘플러(late sampler)(25)와, 상기 얼리 샘플러(24) 및 레이트 샘플러(25)의 출력의 차를 합산하는 덧셈기(26)와, 상기 덧셈기(26)의 출력을 필터링하여 저주파 부분만을 통과시키는 저역통과필터(27)와, 상기 저역통과필터(27)의 출력을 입력받아 이를 수신하여 얼리클럭(early clock), 레이트 클럭(late clock) 및 심볼클럭(symbol clock)을 발생하고 이 클럭들로 상기 얼리 샘플러(24), 레이트 샘플러(25), 온 샘플러(21) 및 복조기(22)를 각각 구동하는 디지탈 콘트롤 오실레이터(28)로 구성되어 있다. 상기 디지탈 콘트롤 오실레이터(28)는 통상적인 모듈로 누적기로 구성되어 있다.
이와 같이 구성된 크로즈-루프 동기장치의 동작을 도 5에 근거하여 설명하면 전력계산회로(23)는 도 5 (a)와 같이, 정합필터(20)의 출력 m(k)를 입력받아 PN 부호의 전력값을 산출하여 출력한다. 상기 출력신호 mp(k)중 3번째 심볼은 외부잡음에 의한 영향으로 최대전력값이 기준값 보다 작게 나타나 있다.
이어, 상기 전력계산회로(23)의 출력 mp(k)를 입력으로하여 얼리 샘플러(24)는 온 샘플러(21) 보다 빠르게, 그리고 레이트 샘플러(25)는 온 샘플러(21) 보다 느리게 전력신호를 추출한다.
상기 덧셈기(26)는 얼리 샘플러(24)의 출력과 레이트 샘플러(25)의 출력의 차이에 따른 신호를 발생하여 로우패스필터(27)를 통하여 디지탈 콘트롤 오실레이터(28)로 보낸다. 이 디지탈 콘트롤 오실레이터(28)는 미리 정해놓은 누적단위에 입력되는 출력의 차이를 더하여 누적을 행한다. 도 5의 (b)는 디지탈 콘트롤 오실레이터(28)의 모듈로 누적기값의 변화를 나타낸 것으로 도 5 (a)의 첫 번째 심볼주기에서와 같이 얼리 샘플러와 레이트 샘플러의 출력의 차이가 음(-)일 때 기본누적 단위에서 출력차이를 뺀 나머지가 누적단위로 되어 누적단위가 작아지게 되므로 누적기의 최고값을 이루기 위한 시간(클럭수)이 길어지며, 도 5 (a)의 두 번째 심볼주기에서와 같이 얼리 샘플러(24)와 레이트 샘플러(25)의 출력차이가 양(+)일때에는 기본누적 단위에 상기 출력차이를 더하여 누적단위가 되어 누적단위가 커지므로 누적기의 최고값을 이루기 위한 시간이 짧아진다. 그리고 누적기의 값에 드레쉬홀드값을 설정하여 각 드레쉬홀드값을 넘을 때 클럭을 발생시키면 도 5의 (c)와 같이 얼리클럭, 심볼클럭, 레이트 클럭의 세가지 심볼타이밍이 생성된다.
그리고 얼리클럭 및 레이트클럭의 타이밍으로 얼리 샘플러(24) 및 레이트 샘플러(25)를 각각 구동하도록 하고, 심볼클럭의 타이밍으로 온 샘플러(21) 및 복조기(22)를 구동하도록 한다.
따라서, 정합필터(20)로 부터 출력되는 PN 부호의 최대값의 상태를 온 샘플러의 구동타이밍인 심볼클럭의 전후의 얼리클럭과 레이트클럭 타이밍에서 검출하여서 심볼클럭의 타이밍을 설정할수 있으므로 오픈-루프 동기방식 보다 BER 성능을 개선할수 있다.
그러나 전술한 타이밍 복구회로에서 오픈-루프 동기방식은 구조가 간단하고 궤환성분이 없으므로 데이터 전송속도를 증가시키는데 유리하지만 BER 성능이 떨어지는 단점이 있으며, 크로즈-루프 동기방식은 BER 성능을 개선시킬수 있으나, 구조가 복잡하고 궤환성분이 포함되어 있으므로 데이터 전송속도를 높이기 위하여 파이프라인 구조를 적용할수 없다는 단점이 있다. 뿐만 아니라 오픈-루프 동기방식이나 크로즈-루프 동기방식의 타이밍 복구회로는 모두 디지탈 필터를 구비하여야 하고, 이 디지탈 필터의 통과대역을 조정함에 따라 그 BER 성능이 크게 변하므로 사용자가 채널환경과 반송주파수(옵셋)에 따라 최적의 통과대역을 설정하여야 하는 등의 문제점이 있었다.
따라서 본 발명은 이와 같은 종래 기술의 문제점을 감안하여 발명한 것으로, 본 발명의 목적은 BER 성능을 개선하기 위한 것이다.
본 발명의 다른 목적은 전송속도가 대폭적으로 증가되는 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 디지탈 필터를 사용하지 않는 구조를 채택하므로써 최적 통과대역을 위한 제어가 불필요한 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법을 제공하기 위한 것이다.
도 1은 종래의 오픈-루프 동기방식을 채용한 디지탈 통신 수신기의 타이밍 복구회로를 나타낸 블록도,
도 2는 잡음이 없는 경우의 정합필터의 출력을 나타낸 도면,
도 3는 도 1의 타이밍 복구회로의 각 구성부에서의 출력신호 파형을 나타낸 도면,
도 4는 종래의 크로즈-루프동기 방식을 채용한 디지탈 통신 수신기의 타이밍 복구회로를 나타낸 블록도,
도 5는 도 4에 도시된 타이밍 복구회로의 각 구성부에서의 출력신호 파형을 나타낸 도면,
도 6은 본 발명에 의한 디지탈 통신 수신기의 타이밍 복구회로를 개략적으로 도시한 블록도,
도 7은 본 발명의 타이밍 복구회로의 상세회로도,
도 8은 본 발명에 의한 타이밍 복구회로의 각 구성부에서의 출력신호를 나타낸 도면,
도 9는 클럭옵셋이 발생할 경우의 각 구성부의 신호를 나타낸 도면,
도 10은 본 발명의 타이밍 복구방법을 구현하기 위한 흐름도,
도 11은 본 발명과 종래 기술과의 성능을 나타낸 그래프이다.
도면의 주요부분에 대한 부호의 설명
10, 20, 30 ; 정합필터 11, 23, 33 : 전력계산회로
12 : 드레쉬 홀드회로 13 : 대역통과필터
14 : 영교차 검출회로 15, 21, 24, 25, 31 : 샘플러
16, 22, 32 : 복조기 26 : 덧셈기
27 : 저역통과필터 28 : 디지탈 콘트롤 오실레이터
34 : 최대전력위치 검출회로 35 : 심볼위치 추적회로
36 : 모듈로 카운터 37 : 비교회로
38 : 최대전력 선택장치 39 : 순간최대전력 저장레지스터
40, 49, 50 : 비교기 41 : 기준샘플주기 검출회로
42 : 오아게이트 43 : 최대전력위치 선택장치
44 : 순간최대전력 위치저장 레지스터
45 : 심볼주기 최대전력 위치저장 레지스터
46 : 심볼위치저장 레지스터 47 : 심볼위치 선택장치
48 : 한 주기전 최대전력 위치저장 레지스터
51 : 앤드 게이트
이와 같은 목적을 달성하기 위한 본 발명의 디지탈 통신 수신기의 타이밍 복구회로는, 디지탈 통신 수신기의 정합필터 출력으로 부터 송신기의 의사잡음(PN) 부호의 동기타이밍 신호를 복구하여 디지탈 통신 수신기의 샘플러 및 복조기의 구동 타이밍을 제공하는 디지탈 통신 수신기의 타이밍 복구회로에 있어서, 상기 정합필터의 출력을 입력받아 PN 부호신호의 전력을 각 심볼주기당 샘플 주기마다 산출하여 출력하는 전력계산 회로와, 한 심볼주기 동안에 최대전력값을 가지는 샘플위치를 검출하는 최대전력위치 검출회로와, 최적의 심볼위치값을 추적하여 설정하기 위한 심볼위치 추적회로와, 샘플의 기준위치를 제공하기 위해 심볼주기당 샘플수만큼을 순회하여 카운트하는 모듈로 카운터(modulo counter)와, 상기 심볼위치 추적회로의 현재의 심볼위치값과 모듈로 카운터의 카운트값을 비교하여 일치할 때 심볼클럭을 생성하는 비교회로를 구비함을 특징으로 한다.
본 발명의 다른 양태인 디지탈 통신 수신기의 타이밍 복구방법은 송신데이타를 의사잡음(PN) 부호로 대역확산시켜 전송한 송신신호를 수신하여 디지탈화한후 정합필터링하는 정합필터의 출력을 송신기의 PN 부호위상에 일치하도록 동기시켜 샘플링한후 복조하여 송신 데이터를 복원하기 위한 타이밍을 복구하는 타이밍 복구방법에 있어서, 상기 정합필터의 전력값을 매 심볼주기(i)의 샘플주기(j)로 산출하여 출력하는 단계와, 상기 산출되어 출력되는 전력값 mp(i, j) 중에서 매 심볼주기마다 최대 전력값을 가지는 샘플위치를 검출하는 단계와, 검출된 현 심볼주기에서의 최대전력 샘플위치값 pf(i)와, 현 심볼주기의 최대전력 샘플위치로 사용되는 심볼위치값 ps(i)를 비교함과 동시에 적어도 하나 이상의 심볼주기전의 최대전력 샘플위치값 pf(i-n)(단 n은 자연수)과 현 심볼주기 최대전력 샘플위치값 pf(i)를 비교하여 pf(i)≠ps(i)이고, pf(i)=pf(i-n)의 수학식이 성립할 때 다음 심볼주기의 심볼주기위치값 ps(i+1)을 pf(i)로 갱신하고 상기 수학식이 성립하지 않을 때까지 다음 심볼주기의 심볼위치값 ps(i+1)을 현 심볼주기의 심볼위치값 ps(i)로 유지하도록하여 심볼위치값을 추적하여 설정하는 단계와, 상기 현재의 심볼위치에서 심볼클럭을 발생하는 단계를 구비함을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
도 6은 본 발명의 일실시예를 나타낸 블록도로서, 디지탈 통신수신기의 정합필터(30)의 출력으로 부터 PN 부호의 동기타이밍 신호를 복구하여 디지탈 통신 수신기의 샘플러(31) 및 복조기(32)의 구동 타이밍을 제공하는 디지탈 통신 수신기의 타이밍 복구 회로에 있어서, 상기 정합필터(30)의 출력 m(i,j)를 입력받아 PN 부호의 전력을 매 샘플주기(j)마다 산출하여 출력하는 전력계산회로(33)와, 상기 전력계산회로(33)의 출력 mp(i, j)을 입력받아 한 심볼주기 동안의 입력샘플중 최대전력값의 샘플위치를 검출하는 최대전력 위치검출회로(34)와, 상기 최대전력 위치검출회로(34)의 출력 pf(i)를 근거하여, 최적의 심볼위치를 추적하기 위한 심볼위치 추적회로(35)와, 샘플주기의 기준위치를 제공하기 위해 심볼당 샘플수(S)만큼 순회하여 카운트하는 모듈로 카운터(36)와, 상기 심볼위치 추적회로(35)의 현재 심볼위치 ps(i)와 모듈로 카운터(36)의 카운트값(j)을 비교하여 상기 샘플러(31) 및 복조기(32)의 구동 타이밍으로 사용되는 심볼클럭을 생성하는 비교회로(37)로 구성되어 있으며, 상기 전력계산회로(33), 최대전력 위치검출회로(34) 및 비교회로(37)는 샘플의 클럭에 동기되어 동작하고 상기 심볼위치 추적회로(35)는 상기 모듈러 카운터(36)의 제로카운트 값에서 동작하도록 구성되며, 모듈러 카운터(36)의 기준샘플 위치인 카운트 값 j는 매 심볼클럭마다 0에서 S-1까지 카운트하여 샘플기준위치를 설정하도록 구성되어 있다.
상기 최대전력위치 검출회로(34)는 도 7에 도시되어 있는 바와 같이, 전력계산회로(33)로 부터 매 심볼주기(i)마다 샘플주기(j)로 출력되는 전력값 mp(i,j)와 한 샘플주기전(j-1)까지 출력되어 저장되어 있는 최대전력값 mm(i, j-1)중에서 최대전력값을 선택하기 위해 MUX로 구성되어 있는 최대전력선택장치(38)와, 상기 최대전력 선택장치(38)의 출력을 매 샘플주기(j)마다 저장한후 출력하는 순간 최대전력 저장레지스터(39)와, 상기 전력계산회로(33)의 매 샘플주기마다의 출력 mp(i,j)와 순간최대 전력값 저장 레지스터(39)의 출력 mm(i, j-1)을 비교하여 상기 출력 mp(i, j)가 더 큰 경우 하이레벨의 신호를 출력하는 제 1 비교기(40)와, 모듈로 카운터(30)의 매 샘플주기중 샘플기준 위치인 제로점을 검출하는 샘플기준위치 검출회로(41)와, 상기 제 1 비교기(40)와 상기 샘플기준위치 검출회로(41)의 출력을 논리합하는 오아게이트(42)와, 심볼주기마다의 최대전력값의 샘플주기의 위치를 선택하여 출력하는 최대전력 위치선택장치(43)와, 상기 최대전력 위치선택장치(43)의 출력 p(i, j)를 저장한후 그다음 샘플주기에서 출력하는 순간최대 전력위치 저장 레지스터(44)로 구성되어 있으며, 상기 최대전력 선택장치(38)와, 상기 최대전력 위치선택장치(43)는 상기 오아게이트(42)의 출력에 동기되어 동작하도록 하여 오아게이트(42)의 출력이 하이레벨로 바꾸어질 때마다 기존의 저장값 대신에 출력 mp(i, j)와 기준카운트(j)를 선택하도록 한다. 그리고 순간 최대전력 저장 레지스터(39)와 최대 전력 위치저장 레지스터(44)는 샘플주기의 클럭에 의해 구동되도록 구성되어 있다.
상기 심볼위치 추적회로(35)는 최대전력 위치검출회로(34)로 부터 매 심볼주기마다의 순간 최대전력 샘플위치를 입력받아 매 심볼주기에서 최대전력의 샘플위치를 저장하는 심볼주기 최대전력 위치저장 레지스터(45)와 현재 심볼주기에서 선택되어 사용되는 샘플의 위치(이하 심볼위치 약칭)을 저장하기 위한 심볼위치 저장 레지스터(46), 심볼위치를 선택하기 위한 심볼위치 선택장치(47)와, 한 심볼주기전의 최대전력을 가지는 위치를 저장하기 위한 한 심볼주기전의 최대전력 위치저장 레지스터(48)와, 현 심볼주기내 최대 전력위치와 한 심볼주기전 최대전력위치를 비교하여 동일하면 하이레벨의 출력을 발생하는 제 2 비교기(49)와, 현 심볼위치로 사용되는 샘플위치와 현재의 심볼내 최대전력의 샘플위치를 비교하여 동일하지 않으면 하이레벨의 신호를 출력하는 제 3 비교기(50)와, 상기 제 2 비교기(49) 및 제 3 비교기(50)를 논리적하는 앤드 게이트로 구성되어 있고 상기 심볼주기 최대전력 위치저장 레지스터(45)와, 심볼위치 저장 레지스터(45) 및 한 심볼주기전의 최대전력 위치저장 레지스터(48)는 상술한 최대전력 위치검출회로(34)의 기준샘플위치 검출회로(41)의 출력으로 구동되게 접속되어 있고 상기 심볼위치 선택장치(47)는 MUX로 구성되고 앤드 게이트(51)의 출력에 의해 구동되도록 접속되어 있다.
그리고 상기 비교회로(37)는 상기 모듈로 카운터(36)의 카운트값과 현재의 심볼위치로 사용되는 샘플위치를 비교하여 동일한 경우에 심볼클럭을 발생하도록 구성되어 있다.
이와 같이 구성된 본 발명의 실시예의 동작에 대하여 도 6-도 8을 근거하여 상세히 설명한다.
도 8은 도 7에 도시한 본 발명의 실시예의 각 구성부에서 출력되는 신호를 나타낸 그래프로서, 상기 전력계산회로(33)는 각 심볼주기의 각 샘플주기마다 정합필터(30)의 출력 m(i, j)를 입력받아 전력을 산출하여 도 8a에 도시된 바와 같은 출력 mp(i, j)를 출력한다.
최대전력위치 검출회로(34)의 제 1 비교기(40)는 순간최대 전력저장 레지스터(39)내에 저장되어 있는 한 샘플주기 이전의 최대전력 mm(i, j-1)과 상기 출력 mp(i, j)를 비교하여 mp(i, j)>mm(i, j-1)인 경우에 하이레벨의 신호를 출력하고 이 하이레벨의 신호는 오아게이트(42)를 경유하여 최대전력 선택장치(38)를 구동시켜 상기 출력 mp(i, j)를 선택하여 출력케한후 이 출력 mp(i, j)를 순간최대 전력저장 레지스터(39)에 저장한다. 또한 오아게이트(42) 출력은 최대전력 위치선택 장치(43)를 구동시켜 출력 mp(i, j)가 선택되는 시점의 모듈로 카운터(36)의 샘플위치 j를 선택하여 순간최대 전력위치 저장레지스터(44)에 저장하게 한다.
한편 모듈로 카운터(36)의 한 주기내의 카운트 값이 각 심볼주기내의 첫 번째 샘플위치일 때 기준샘플 위치검출기(41)는 펄스를 발생하고 역시 오아 게이트(42)를 경유하여 상기 최대전력 선택장치(38) 및 최대전력 위치선택장치(43)를 구동하여 이때 입력되는 전력계산회로(33)의 출력 mp(i, j)와, 모듈로 카운터(36)의 샘플위치(j)를 선택하고 각각의 저장 레지스터(39, 44)에 저장하도록 하므로써 각 심볼주기마다 상기 저장 레지스터(39, 44)의 저장 데이터를 갱신하도록 한다.
그리고 심볼위치 추적회로(35)는 상기 모듈로 카운터(36)의 각 심볼주기의 첫 번째 샘플위치인 j=0이 도래할 때마다, 최대전력 위치검출회로(34)로 부터 출력되는 해당 심볼주기내의 최대 전력위치값 pf(i)를 심볼주기 최대전력 위치저장 레지스터(45)에 저장하여 출력한다.
그리고 상기 첫 번째 샘플위치(j=0)때마다 한 심볼주기전 최대전력위치값 pf(i-1)과 현재의 최대전력 위치값 pf(i)와를 제 2 비교기(49)를 통하여 비교한후 일치하면 하이레벨의 펄스를 출력하며, 또한 제 3 비교기(50)를 통하여 심볼주기 최대전력 위치저장 레지스터(45)로 부터 출력되는 최대전력 위치값 pf(i)와 심볼위치 저장 레지스터(46)로 부터 출력되는 심볼위치값 ps(i)를 비교하여 동일하지 않으면 하이레벨의 펄스를 출력하며, 상기 제 2 비교기(49)와 제 3 비교기(50)의 출력을 논리합하는 앤드 게이트(51)를 통하여 상기 제 2 비교기(49)와 제 3 비교기(50)의 출력이 동시에 하이레벨일 때 심볼위치 선택장치(47)를 구동시켜 심볼위치 저장레지스터(46)에 심볼주기 최대전력위치 저장레지스터(45)로 부터 출력되는 심볼주기내의 최대전력 위치값 pf(i)로 갱신하여 저장한다.
즉 도 8a 내지 도 8c에 도시된 바와 같이, 첫 번째 심볼주기(i=1)에서 최대 전력값을 갖는 샘플의 위치(j)는 5이며, 두 번째 심볼주기(i=2)에서 현재 갱신된 최대전력 위치값 pf(2)가 5로서 현재의 심볼위치값 ps(2)의 0과 비교하여 다를 뿐만 아니라 한 주기전 최대전력 위치값 pf(1)의 0과 다르므로 다음 심볼위치값 ps(3)을 0으로 유지시킨다. 세 번째 심볼주기(i=3)에서는 역시 최대전력의 샘플위치가 5이므로 현재의 최대전력 위치값 pf(3)은 5로써 심볼위치값 ps(3)의 0과 다르고 한 주기전 최대전력 위치값 pf(2)의 5와 같이므로 다음 심볼주기(i=4)의 ps(4)는 5로 갱신하여 잡음에 의해 최대전력 샘플의 위치가 변할때까지 계속 유지한다. 즉, 현재의 최대전력 위치값 pf(i)가 한 주기전의 최대전력 위치값 pf(j-1)과 동일하고 현재의 심볼위치값 ps(i)가 현재의 최대전력 위치값 pf(i)와 동일하지 않으면 그 다음의 심볼의 위치값 ps(i+1)은 현재의 최대전력 위치값 pf(i)로 갱신하여 구하고 그 이외에는 한 주기전의 심볼위치값 ps(i)를 그대로 유지하도록 한다.
그리고 불규칙한 심볼위치 변화를 유발하는 잡음의 영향에 의하여 4번째 심볼주기(i=4)에서는 mp(4, 3)이 최대값으로 측정되어 5번째 심볼주기(i=5)에서와 같이 최대전력 위치값 pf(5)가 3으로 되므로 현재의 샘플위치값 ps(5)의 5와 다르고 또한 한 주기전 최대전력 위치값 pf(4)의 5와도 다르므로 그 다음 심볼주기의 심볼위치값 ps(6)은 갱신되지 않는다.
따라서 연속잡음이 발생할 경우라도 연속하여 같은 샘플위치에 두 번이상 최대전력값이 측정되지 않으면 심볼의 위치는 변하지 않는다. 이와 같이 본 발명에서는 심볼위치가 일단 결정되면 잡음에 의해 최대전력값을 갖는 샘플의 위치변화를 일일이 추적하지 않는데 이는 본 발명자의 모의실험결과 심볼의 위치변화를 일일이 추적하는 경우보다는 BER 성능에 있어서 뛰어난 것이 확인되었다.
이와 같이 샘플의 위치가 결정되면 비교회로(37)는 현재의 심볼위치의 샘플값과 모듈로 카운터(36)에서의 카운트되는 샘플값(j)을 비교하여 동일하면 심볼클럭을 발생하여 전술한 샘플러(31) 및 복조기(32)의 구동타이밍으로 사용한다.
도 9은 클럭옵셋에 의한 영향을 설명하기 위해 각 구성부에서 출력되는 신호를 나타낸 그래프로서, 설명을 간편하게 하기 위해 잡음은 없고 클럭옵셋만 존재할 경우의 예를 설명하기 위한 것이다.
도 9의 (a)에 도시된 바와 같이, 잡음이 없고 다만 송신단의 클럭주파수가 수신단의 클럭주파수 보다 크거나 또는 송신단과 수신단 사이의 거리가 짧아질 때, 잡음이 없는 경우라도 수신단에서는 최대전력값을 갖는 샘플위치가 시간이 흐를수록 앞쪽으로 옮겨진다. 이때 클럭옵셋값이 클수록 옮겨지는 속도가 빠르고 작을수록 옮겨지는 속도가 느려지게 된다. 예를들어 클럭옵셋이 1%일 경우 심볼위치는 100/S(단 S는 샘플수)개의 심볼마다 옮겨지게 된다. 즉 100/S개의 심볼까지 최대전력값을 갖는 샘플의 위치가 한 샘플주기만큼 옮겨진다. 그후로는 같은 위치를 유지하다가 다시 100/S개의 심볼이 지나면 다시 한 샘플주기만큼 이동하게 된다.
따라서 클럭옵셋에 의한 심볼위치의 변화는 잡음에 의한 심볼위치의 변화와는 다르게 한 번 심볼의 위치가 변화한후 같은 심볼의 위치를 (클럭옵셉×S)-1(>>2)개의 심볼주기 동안 계속 유지하므로 심볼위치 추적회로(35)에 의하여 심볼위치값 ps(i)에 반영된다.
도 9을 다시 참조하면, m+1번째 심볼까지 카운트 5에서 최대 전력값을 갖는 샘플이 수신되다가 m+2번째 심볼주기에서 부터 최대전력값을 갖는 샘플의 위치가 한 샘플주기 빠른 4에서 측정된 경우로서, 최대전력 위치값 pf(m+3)은 4로서 심볼위치값 ps(m+3)인 5와 다르고 또한 한 심볼주기전 최대전력 위치값 pf(m+2)의 5와 다르므로 전술한 잡음에 의한 경우와 같은 이유로 다음 주기의 심볼위치값 ps(m+4)는 4로 갱신되지 않는다. 그러나, m+4번째 심볼주기에서 최대전력 위치값 pf(m+4)는 4로서 심볼위치값 ps(m+4)의 5와 다르고 한 심볼주기전 최대전력 위치값 pf(m+3)의 4와 같으므로 다음심볼 주기의 심볼위치값 ps(m+5)는 4로 갱신된다. 따라서 클럭옵셋에 의한 심볼위치의 변화는 추적하는 기준이 변화된 심볼위치가 연속하여 두 번측정되는가의 여부에 의하여 결정되며, 이러한 단순기준에 의한 심볼위치 추적구조는 잡음과 클럭옵셋이 존재하는 환경하에서 종래의 구조에 비하여 우수한 특성을 가진다. 이와 같이 ps(i)값이 결정되면 모듈로카운터(36)로부터 출력되는 카운트값과 ps(i)값을 비교회로(37)에서 비교하여 동일한 경우에는 심볼클럭을 발생하여 상술한 샘플러(31) 및 복조기(32)의 구동타이밍으로 사용된다.
클럭옵셋은 결국 수신단에서 예상한 모듈로카운터의 주기가 송신단에서 사용되는 심볼클럭의 주기와 일치하지 않는 현상을 유발한다.
만일 송신단의 심볼클럭의 주기가 더 짧은 경우 수신단의 모듈로카운터의 한주기내 카운트값 O과 S-1에서 두 개의 심볼값이 입력되는 경우가 발생할 수 있으며 반대로 송신단의 클럭주기가 더 클 경우 모듈로카운터의 한 주기내에 한 개의 심볼도 입력되지 않는 경우가 발생할 수 있다.
이러한 문제는 전자의 경우 한심볼을 잃는 결과를 낳으며 후자의 경우 송신되지 않은 심볼을 수신단에서 임의로 발생시키는 결과를 낳게 한다.
따라서 본 발명은 추가적으로 심볼의 위치가 O이나 S-1로 측정될 경우 0이나 S-1을 S/2로 바꾸는 방식으로 강제적으로 그 위치가 카운터의 중간값에서 측정되도록 카운터의 위상을 제어한 구조를 포함한다.
이상과 같이 설명한 본 발명의 타이밍 복구회로는 도 11에 도시된 바와 같이 DSSS 방식의 non-coherent DPSK(Differential Phase Shift Keing) 복조를 하는 기저대역 모뎀에 적용하여 모의 실험을 한 결과 백색잡음과 클럭옵셋 환경에서 종래 기술보다 BER 성능과 데이터 전송속도면에서 우수한 결과를 얻었다.
그리고 비교대상으로 사용된 종래기술의 모뎀은 본 발명의 모의실험을 위한 모델에서 타이밍 복구회로를 종래의 크로즈-루프 동기장치로 대체한 모델과 오픈-루프 동기장치의 것을 사용하며 coherent DPSK 복조를 하는 HSP3824 이였다.
그 결과 본 발명의 타이밍 복구회로는 종래의 크로즈-루프동기 방식의 기술보다는 약 2dB 이상, 그리고 HSP3824에 비하여서는 1dB 이상의 성능향상을 이룰수 있었다.
한편, 본 발명의 디지탈 통신 수신기의 타이밍 복구방법에 대하여 첨부도면에 근거하여 상세히 설명하면 다음과 같다.
즉, 도 10은 본 발명의 타이밍 복구방법을 구현하는 타이밍 복구장치의 동작흐름도를 나타낸 것으로, S10단계에서 순간 최대전력 저장레지스터(39), 순간 초대전력위치 저장레지스터(44), 심볼위치저장 레지스터(46) 및 한 주기전 최대전력 위치저장 레지스터(48)에 각각 저장되어 있는 데이터인 mm(0, -1), p(0, -1), ps(0) 및 pf(-1)을 0으로 초기화한다.
다음 S11단계에서 현재 심볼위치값 ps(i)이 입력되는 모듈로카운터(36)의 카운트값(j)와 일치하는지를 체크하여 일치하지 않으면 S13단계로 루틴하고, 일치하면 S12단계로 루틴하여 S12단계에서 샘플러(31) 및 복조기(32)의 구동타이밍으로 사용되는 심볼클럭을 발생한다.
이어 S13단계에서는 정합필터(30)로부터 출력되는 신호 m(i,j)를 입력으로 하여 전력계산회로(33)는 전력을 산출하여 신호 mp(i,j)를 출력한다.
그 다음 S14단계에서 상기 전력신호 mp(i,j)가 한샘풀 주기 전의 최대전력mm(i,j-1)과 비교하여 크면 제 1 비교기(40)는 하이레벨 신호를, 그리고 모듈로카운터(36)의 카운트값인(j)가 0으로 체크되면 기준샘플위치 검출회로(41)에서 하이레벨의 신호를 출력하고 이들 신호는 오아게이트(42)를 경유하여 최대전력 선택장치(38)와 최대전력 위치선택장치(43)을 각각 구동하여, S15단계에서 산출되어 출력되는 전력값 mp(i,j)를 선택하여 순간최대전력저장 레지스터(39)에 저장함과 동시에 모듈로카운터(26)에서 출력되는 이때의 샘플값(j)를 선택하여 심볼주기 최대전력위치저장 레지스터(44)에 저장한다.
따라서 순간최대전력 위치저장 레지스터(44)에는 한 심볼당 최대전력값을 가지는 샘플 위치가 저장되거나 또는 매심볼에서 기준샘플 위치인 j=0시에 갱신되는 샘플위치가 저장된다.
한편 S14에서 전력값 mp(i,j)가 한주기전 최대전력 mm(i,j-1)보다 작거나 또는 모듈로카운터(36)의 카운트값 j가 0이 아닌 경우에는 S16단계에서 최대전력 mm(i,j)를 한 샘플주기전의 최대전력 mm(i, j-1)로 선택하고 최대전력 위치값 p(i,j)도 한 주기전의 최대전력위치값 P(i,j-1)로 선택하여 각각 순간 최대전력저장 레지스터(39)와 순간 최대 전력위치저장 레지스터(44)에 저장하도록 한다.
그 다음 S17단계에서 모듈로카운터(30)의 카운트값이 그 심볼주기의 최종 샘플값(S-1)인지 아닌지를 체크하여 아니라면 S11단계로 루틴하여 전술한 바와 같이 최종 샘플값(S-1)일 때까지 반복하며, 모듈로 카운터(30)의 카운트값이 그 심볼주기의 최종샘플값(S-1)일 경우에는 S19단계에서 한 심볼주기(i)에서 최대전력값을 가지는 샘플위치 pf(i)를 상기 최대전력 위치검출회로(34)로 부터 입력받아 심볼주기 최대전력위치 저장레지스터(45)에 저장한다.
그 다음 S20단계에서 심볼주기 최대전력 위치저장 레지스터(45)로부터 출력되는 한 심볼주기에서의 최대전력 위치값 pf(i)가 현 심볼위치값 ps(i)과 같지 않음과 동시에 한 심볼주기전 최대전력위치값 pf(i-1)과 같은가 그렇지 아니한가를 각각 제 2 비교기(49), 제 3 비교기(50)를 통하여 체크하여 그렇다고 하면 S21단계에서 앤드 게이트(51) 및 심볼위치 선택장치(47)를 통하여 다음의 심볼위치값 ps(i+1)를 현재의 최대전력위치값 pf(i)으로 선택하게 하고 그 결과는 심볼위치 저장레지스터(46)에 저장하도록 한다.
한편 S20단계에서 그렇지 않다고 하면 S22단계에서는 다음의 심볼위치값 ps(i+1)을 ps(i)값으로 유지한다.
그 다음 S23단계에서는 모듈로 카운터(36)의 샘플주기(j)를 제로로 함과 동시에 심볼주기를 하나 더 높여 그 다음 심볼주기로 갱신하게 한 후 S11단계로 루틴하여 전술한 과정을 반복하여 어느 한 심볼내에서 최대 전력값을 가지는 샘플위치일 때 마다 심볼클럭을 발생하여 수신단의 PN부호를 송신단의 PN부호에 동기하도록 샘플러(31) 및 복조기(32)의 구동타이밍을 제공하여 준다.
본 발명의 실시예에는 현 최대전력 위치값과 한 심볼주기전 최대전력 위치값을 비교하도록 하고 있으나, 본 발명은 이에 한정하는 것은 아니고 적어도 하나 이상의 심볼주기전 최대전력 위치값과 현 최대전력 위치값을 비교하여도 된다.
이상과 같이 본 발명 은 디지탈 필터가 필요없으므로 구조가 간단할 뿐만 아니라 통과대역을 위한 제어가 필요없으며, 또한 궤환구조를 사용하지 아니하므로 심볼전송속도를 크게 향상시키기 위한 파이프라인 구조를 적용할수 있어 고속구현이 용이하며 또한 종래에 비하여 BER 성능이 뛰어나다는 등의 효과가 있다.

Claims (6)

  1. 디지탈 통신 수신기의 정합필터 출력으로 부터 송신기의 의사잡음(PN) 부호의 동기타이밍 신호를 복구하여 디지탈 통신 수신기의 샘플러 및 복조기의 구동 타이밍을 제공하는 디지탈 통신 수신기의 타이밍 복구회로에 있어서,
    상기 정합필터의 출력을 입력받아 PN 부호신호의 전력을 각 심볼주기당 샘플 주기마다 산출하여 출력하는 전력계산 회로와,
    한 심볼주기 동안에 최대전력값을 가지는 샘플위치를 검출하는 최대전력위치 검출회로와,
    최적의 심볼위치값을 추적하여 설정하기 위한 심볼위치 추적회로와,
    샘플의 기준위치를 제공하기 위해 심볼주기당 샘플수만큼을 순회하여 카운트하는 모듈로 카운터(modulo counter)와,
    상기 심볼위치 추적회로의 현재의 심볼위치값과 모듈로 카운터의 카운트값을 비교하여 일치할 때 심볼클럭을 생성하는 비교회로를 구비함을 특징으로 하는 디지탈 통신 수신기의 타이밍 복구회로.
  2. 제 1 항에 있어서,
    상기 최대전력위치 검출회로는,
    상기 전력계산 회로의 출력과 한 샘플주기전의 최대전력을 비교하는 제 1 비교기와,
    상기 전력계산 회로의 출력과 한 샘플주기전의 최대전력중 최대값을 선택하여 출력하는 최대전력 선택장치와,
    상기 최대전력 선택장치의 순간최대 전력을 저장하는 순간최대 전력저장 레지스터와,
    상기 모듈로 카운터의 기준샘플위치를 검출하는 기준샘플위치 검출회로와,
    상기 제 1 비교기의 출력과 상기 기준샘플 위치 검출회로의 출력을 논리합하는 오아게이트와,
    상기 최대전력을 가지는 샘플위치를 선택하는 최대전력위치 선택장치와,
    상기 최대전력위치 선택장치의 출력순간 최대전력 샘플위치를 저장하는 순간최대전력 위치저장 레지스터를 구비하고,
    상기 최대전력 선택장치와 상기 최대전력 위치선택 장치가 상기 오아게이트의 출력에 의해 구동되도록 접속됨을 특징으로 하는 디지탈 통신수신기의 타이밍 복구회로.
  3. 제 2 항에 있어서,
    상기 최대선택장치 및 상기 최대전력위치 선택장치는 MUX으로 구성되고, 상기 모듈로 카운터의 기준샘플 위치는 각 심볼주기의 첫 번째(j=0) 샘플위치임을 특징으로 하는 디지탈 통신 수신기의 타이밍 복구회로.
  4. 제 1 항에 있어서,
    상기 심볼위치 추적회로는,
    매 심볼주기마다 순간최대 전력샘플 위치를 입력받아 심볼주기 최대전력 샘플위치를 저장하는 심볼주기 최대전력 위치저장 레지스터와,
    현 심볼주기에서 선택되어 사용되는 샘플위치인 심볼위치를 저장하기 위한 심볼위치 저장 레지스터와,
    상기 심볼위치를 선택하기 위한 심볼위치 선택장치와,
    적어도 하나이상의 심볼주기전의 최대전력을 가지는 심볼위치를 저장하기 위한 한 심볼주기전 최대전력위치 저장 레지스터와,
    현 심볼주기내 최대전력 위치와 적어도 하나 이상의 심볼주기전 최대전력 위치를 비교하는 제 2 비교기와,
    현 심볼위치로 사용되는 샘플위치와 현재의 심볼내 최대전력의 샘플위치를 비교하는 제 3 비교기와,
    상기 제 2 비교기와 제 3 비교기의 각각 출력을 논리적하는 앤드 게이트를 구비함을 특징으로 하는 디지탈 통신 수신기의 타이밍 복구회로.
  5. 제 4 항에 있어서,
    상기 제 2 비교기는 현 심볼주기내 최대전력위치와 적어도 하나 이상의 심볼주기전 최대전력 위치가 일치하면 하이레벨의 신호를 출력하고 상기 제 3 비교기는 현 심볼위치로 사용되는 샘플위치와 현재의 심볼내 최대전력의 샘플위치를 비교하여 동일하지 않으면 하이레벨 신호를 출력하도록 구성하고 이들 하이레벨의 출력이 상기 앤드게이트를 경유하여 심볼위치 선택장치를 구동하도록 접속됨을 특징으로 하는 디지탈 통신 수신기의 타이밍 복구회로.
  6. 송신데이타를 의사잡음(PN) 부호로 대역확산시켜 전송한 송신신호를 수신하여 디지탈화한후 정합필터링하는 정합필터의 출력을 송신기의 PN 부호위상에 일치하도록 동기시켜 샘플링한후 복조하여 송신 데이터를 복원하기 위한 타이밍을 복구하는 타이밍 복구방법에 있어서,
    상기 정합필터의 전력값을 매 심볼주기(i)의 샘플주기(j)로 산출하여 출력하는 단계와,
    상기 산출되어 출력되는 전력값 mp(i, j) 중에서 매 심볼주기마다 최대 전력값을 가지는 샘플위치를 검출하는 단계와,
    검출된 현 심볼주기에서의 최대전력 샘플위치값 pf(i)와, 현 심볼주기의 최대전력 샘플위치로 사용되는 심볼위치값 ps(i)를 비교함과 동시에 적어도 하나 이상의 심볼주기전의 최대전력 샘플위치값 pf(i-n)(단 n은 자연수)과 현 심볼주기 최대전력 샘플위치값 pf(i)를 비교하여 pf(i)≠ps(i)이고, pf(i)=pf(i-n)의 수학식이 성립할 때 다음 심볼주기의 심볼주기위치값 ps(i+1)를 pf(i)로 갱신하고 상기 수학식이 성립하지 않을 때까지 다음 심볼주기의 심볼위치값 ps(i+1)를 현 심볼주기의 심볼위치값 ps(i)로 유지하도록하여 심볼위치값을 추적하여 설정하는 단계와,
    상기 현재의 심볼위치에서 심볼클럭을 발생하는 단계를 구비함을 특징으로 하는 디지탈 통신 수신기의 타이밍 복구방법.
KR1019970061431A 1997-11-20 1997-11-20 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법 KR100250072B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970061431A KR100250072B1 (ko) 1997-11-20 1997-11-20 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법
US09/195,508 US6314129B1 (en) 1997-11-20 1998-11-18 Circuit and method for timing recovery in digital communication receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970061431A KR100250072B1 (ko) 1997-11-20 1997-11-20 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법

Publications (2)

Publication Number Publication Date
KR19990040919A true KR19990040919A (ko) 1999-06-15
KR100250072B1 KR100250072B1 (ko) 2000-03-15

Family

ID=19525155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061431A KR100250072B1 (ko) 1997-11-20 1997-11-20 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법

Country Status (2)

Country Link
US (1) US6314129B1 (ko)
KR (1) KR100250072B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668009B2 (en) * 1998-03-23 2003-12-23 Lg Information & Communications, Ltd. Apparatus and method for performing fast acquisition of PN sequences by transferring distributed samples
DE19836610A1 (de) * 1998-08-12 2000-02-17 Siemens Ag Verfahren zum Steuern der Datenübertragung in einem schnurlosen zwischen einer Datenendeinrichtung und einer Datenübertragungseinrichtung zur Daten-Telekommunikation betriebenen V.24-Datenübertragungssystem
AU740804B2 (en) * 1999-07-19 2001-11-15 Nippon Telegraph & Telephone Corporation OFDM packet communication receiver system
US6839380B1 (en) * 1999-09-17 2005-01-04 Texas Instruments Incorporated Robust detection for embedded signaling
US6272193B1 (en) * 1999-09-27 2001-08-07 Genesis Microchip Corp. Receiver to recover data encoded in a serial communication channel
US20010033603A1 (en) * 2000-01-21 2001-10-25 Microgistics, Inc. Spread spectrum burst signal receiver and related methods
US6999535B1 (en) * 2000-05-30 2006-02-14 Nokia Mobile Phones Limited Apparatus, and associated method, for recovering a desired component of a receive signal received at a radio device
US6731697B1 (en) * 2000-10-06 2004-05-04 Cadence Desicgn Systems, Inc. Symbol timing recovery method for low resolution multiple amplitude signals
KR100725486B1 (ko) * 2001-02-09 2007-06-08 삼성전자주식회사 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기
US7116731B2 (en) * 2002-06-03 2006-10-03 Vixs, Inc. Method and apparatus for adjusting symbol timing and/or symbol positioning of a receive burst of data within a radio receiver
US8130886B2 (en) * 2008-01-09 2012-03-06 Analog Devices, Inc. Samples of bandlimited signals recovery system and method
US8189541B2 (en) 2009-07-13 2012-05-29 Broadcom Corporation Method and system for generating timed events in a radio frame in an E-UTRA/LTE UE receiver
GB201400729D0 (en) * 2014-01-16 2014-03-05 Qinetiq Ltd A processor for a radio receiver
US9548790B1 (en) * 2015-08-20 2017-01-17 Higher Ground Llc Timing estimation in communication systems
US11102050B2 (en) 2019-04-29 2021-08-24 Itron, Inc. Broadband digitizer used for channel assessment
US10624041B1 (en) * 2019-04-29 2020-04-14 Itron, Inc. Packet error rate estimator for a radio
US11075721B2 (en) 2019-04-29 2021-07-27 Itron, Inc. Channel plan management in a radio network

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599732A (en) * 1984-04-17 1986-07-08 Harris Corporation Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications

Also Published As

Publication number Publication date
KR100250072B1 (ko) 2000-03-15
US6314129B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
KR100250072B1 (ko) 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법
US6141374A (en) Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator
JP2780697B2 (ja) 相関復調における同期捕捉方法及び装置
EP1082819B1 (en) Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver
US5093841A (en) Clock acquisition in a spread spectrum system
US7471718B2 (en) Circuit for following up synchronization of a spread-coded signal by power comparison and phase adjustment
US5495509A (en) High processing gain acquisition and demodulation apparatus
EP0910174A2 (en) Code shift keying (CSK) apparatus and method for spectrum spread communication
EP0711473B1 (en) Ambiguity resolution in direct sequence spread spectrum modulation systems
US7072428B2 (en) Method and apparatus for synchronization
JP3406167B2 (ja) 同期装置
KR100205054B1 (ko) 씨디엠에이시스템의 데이터 복조시 피엔코드 동기획득 방법 및 장치
WO2001045288A1 (en) Methods and apparatus for signal searching using correlation
KR100455134B1 (ko) 이동통신 단말기의 고속 탐색기
CN110855317A (zh) 一种非均匀扩频的同步方法
KR20030080139A (ko) 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법
JP4459410B2 (ja) 周波数オフセット調整を取り入れたスロットタイミング検出方法およびセルサーチ方法
KR100268360B1 (ko) 코드분할다중접속 고정수신 시스템의 초기동기 방법 및 그 장치
KR100313924B1 (ko) 이동통신 시스템의 신호 검색 장치 및 방법
CN108768447A (zh) 码环路快速捕获后稳定跟踪方法及跟踪装置
KR100354164B1 (ko) 신호 복조 장치
KR20010028099A (ko) 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
KR100826168B1 (ko) 이동 통신 시스템의 채널 추정 장치
JP2740612B2 (ja) スペクトラム拡散通信方法および装置
JP2002118498A (ja) 同期捕捉方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee