KR19990039609A - Fine Pattern Formation Method of Semiconductor Device - Google Patents

Fine Pattern Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR19990039609A
KR19990039609A KR1019970059758A KR19970059758A KR19990039609A KR 19990039609 A KR19990039609 A KR 19990039609A KR 1019970059758 A KR1019970059758 A KR 1019970059758A KR 19970059758 A KR19970059758 A KR 19970059758A KR 19990039609 A KR19990039609 A KR 19990039609A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
forming
pattern
photoresist
Prior art date
Application number
KR1019970059758A
Other languages
Korean (ko)
Inventor
조준걸
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970059758A priority Critical patent/KR19990039609A/en
Publication of KR19990039609A publication Critical patent/KR19990039609A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

반도체 기판 상에 두께가 불균일하게 형성된 층간 절연막 상부에 감광막을 도포한 후, 이를 플로우하며, 감광막 상부에 상부반사방지막을 코팅하는 단계를 포함하는 반도체 장치의 미세 콘택 형성방법에 관한 것이다. (a)반도체장치의 하부구조물이 형성된 반도체기판 상부에 층간절연막을 형성한다. (b)상기 층간절연막 상부에 감광막을 도포한 후, 이를 플로우한다. (c)상기 감광막 상부에 상부반사방지막(TAR layer; Top Anti-Reflective layer)을 코팅한다. (d)상기 상부반사방지막을 통과하여 상기 감광막을 노광한다. (e)상기 상부반사방지막을 제거한 후, 상기 감광막을 현상하여 감광막패턴을 형성한다. (f)상기 감광막패턴을 마스크로 이용한 식각공정에 의해 상기 층간절연막을 관통하여 상기 반도체기판 상부면을 노출하는 콘택홀을 형성한다.The present invention relates to a method of forming a fine contact in a semiconductor device, comprising applying a photoresist film on an upper surface of an interlayer insulating film having a non-uniform thickness on a semiconductor substrate, and then coating the upper anti-reflection coating on the photoresist film. (a) An interlayer insulating film is formed over the semiconductor substrate on which the lower structure of the semiconductor device is formed. (b) After the photosensitive film is coated on the interlayer insulating film, it is flowed. (c) a top anti-reflective layer (TAR layer) is coated on the photoresist. (d) The photosensitive film is exposed through the upper antireflection film. (e) After removing the upper antireflection film, the photoresist film is developed to form a photoresist pattern. (f) A contact hole is formed through the interlayer insulating layer to expose the upper surface of the semiconductor substrate by an etching process using the photoresist pattern as a mask.

Description

반도체장치의 미세 패턴 형성방법Fine Pattern Formation Method of Semiconductor Device

본 발명은 반도체 장치의 미세 패턴 형성방법에 관한 것으로서, 상세하게는 두께가 불균일하게 형성된 층간 절연막 상부에 감광막을 도포한 후, 이를 플로우하며, 감광막 상부에 상부반사방지막을 코팅하는 단계를 포함하는 반도체 장치의 미세 패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine pattern of a semiconductor device, and in detail, after applying a photoresist film to an upper portion of an interlayer insulating film having a non-uniform thickness, there is a flow, and a semiconductor comprising a step of coating an upper anti-reflection film on the photoresist film. A method of forming a fine pattern of an apparatus.

반도체 소자의 미세화로 인하여 높은 해상도를 가지면서 보다 미세한 패턴을 형성하는 미세한 패턴, 예컨대 콘택을 형성하는 방법이 필요하게 되었다. 현재 일반적으로 이용되는 포토 광원으로 크립톤 플로라이드(KrF), 즉 248nm의 파장을 이용하고 있다. 이는 해상도가 우수하여 상업용 설비의 광원으로 각광을 받고 있다. 따라서, 포토 광원에 적합한 다양한 포토레지스트가 개발되어 사용되고 있으며, 더 나아가 변형 조명계를 사용하여 해상도를 개선하기 위한 노력이 진행되고 있다.Due to the miniaturization of semiconductor devices, there is a need for a method of forming a fine pattern such as a contact having a higher resolution and forming a finer pattern. Currently, a photo light source commonly used is Krypton Floride (KrF), that is, a wavelength of 248 nm. It has a high resolution and is attracting attention as a light source for commercial facilities. Accordingly, various photoresists suitable for photo light sources have been developed and used, and further efforts are being made to improve the resolution by using modified illumination systems.

그러나, 여러 가지 한계요인으로 인하여 현재까지 200nm 이하의 콘택을 안정적으로 형성할 수 없으므로, 이에 대한 대체 방안으로 200nm 이하의 콘택을 직접 형성하지 못하고 변형 조명계나 위상반전(PSM) 마스크로 형성하고, 일차적으로 패턴을 크게 형성한 후, 고온 공정을 진행하여 포토레지스트가 팽창하는 성질을 이용함으로써 임계선폭(CD, Critical Dimension)을 줄이는 공정을 선택하고 있다. 그러나, 이러한 방법은 미세 콘택 형성을 위해서는 그 신뢰성이 대단히 낮아 충분한 대안이 되지 못하고 있다. 즉, 반도체 기판 상부에 형성된 물질층의 단차 또는 두께의 변화에 따라 임계선폭의 산포(scattering)가 큰 콘택이 형성되는 문제점이 있다. 임계선폭의 산포는 미세 패턴, 즉 200nm 이하의 선폭을 갖는 미세한 패턴을 형성하는 경우에는 심각한 문제로 작용한다.However, due to various limitations, contacts below 200 nm cannot be stably formed to date, so alternatively, contacts below 200 nm cannot be formed directly, but are formed using a modified illumination system or a phase inversion (PSM) mask. After forming a large pattern, a process of reducing critical dimension (CD) is selected by using a property of expanding a photoresist by performing a high temperature process. However, this method is extremely low in reliability for the formation of fine contacts, which is not a sufficient alternative. That is, there is a problem in that a contact having a large scattering of critical line widths is formed according to a change in a step or a thickness of a material layer formed on the semiconductor substrate. Scattering the critical line width is a serious problem when forming a fine pattern, that is, a fine pattern having a line width of 200 nm or less.

본 발명이 이루고자 하는 기술적 과제는 미세한 패턴, 예컨대 200nm 이하의 선폭을 갖는 미세 패턴을 형성함에 있어서, 임계선폭의 산포를 개선하며, 재현성이 높은 미세 패턴을 형성하는 방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a method of forming a fine pattern, for example, a fine pattern having a line width of 200 nm or less, to improve the dispersion of the critical line width and to form a fine pattern with high reproducibility.

도 1 내지 도 3은 본 발명에 따른 일 실시예를 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating one embodiment according to the present invention.

도 4 및 도 5는 본 발명에 따른 다른 실시예를 설명하기 위한 단면도들이다.4 and 5 are cross-sectional views illustrating another embodiment according to the present invention.

도 6은 상기 도 5에 대한 사시도이다.6 is a perspective view of FIG. 5.

도 7은 상기 도 6에 감광막패턴이 형성된 것을 도시한 사시도이다.FIG. 7 is a perspective view illustrating a photosensitive film pattern formed in FIG. 6.

도 8은 상기 도7에 대한 평면도이다.8 is a plan view of FIG. 7.

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체장치의 미세 패턴 형성방법의 첫 번째 방법은 다음과 같다. (a)반도체장치의 하부구조물이 형성된 반도체기판 상부에 층간절연막을 형성한다. (b)상기 층간절연막 상부에 감광막을 도포한 후, 이를 플로우한다. (c)상기 감광막 상부에 상부반사방지막(TAR layer; Top Anti-Reflective layer)을 코팅한다. (d)상기 상부반사방지막을 통과하여 상기 감광막을 노광한다. (e)상기 상부반사방지막을 제거한 후, 상기 감광막을 현상하여 감광막패턴을 형성한다. (f)상기 감광막패턴을 마스크로 이용한 식각공정에 의해 상기 층간절연막을 관통하여 상기 반도체기판 상부면을 노출하는 콘택홀을 형성한다. 이후, 통상의 알려진 방법을 통하여 목적하는 반도체 장치의 제조를 완성한다.The first method of forming a fine pattern of a semiconductor device for achieving the above-described technical problem is as follows. (a) An interlayer insulating film is formed over the semiconductor substrate on which the lower structure of the semiconductor device is formed. (b) After the photosensitive film is coated on the interlayer insulating film, it is flowed. (c) a top anti-reflective layer (TAR layer) is coated on the photoresist. (d) The photosensitive film is exposed through the upper antireflection film. (e) After removing the upper antireflection film, the photoresist film is developed to form a photoresist pattern. (f) A contact hole is formed through the interlayer insulating layer to expose the upper surface of the semiconductor substrate by an etching process using the photoresist pattern as a mask. Then, the manufacture of the desired semiconductor device is completed through a conventionally known method.

이때, 상기 반도체 장치의 미세 패턴 형성방법의 첫 번째 방법은 다음에 의하여 실시하면 더욱 바람직하다. 상기 (a)단계의 층간절연막은 상기 반도체기판 상부면에 대하여 불균일한 두께로 형성된 경우에 적용하면 더욱 바람직하다. 상기 (c)단계의 상부반사방지막은 상기 감광막과 굴절률이 다른 물질을 이용하여 형성한다. 상기 (d)단계는 원자외선(Deep Ultra Violet)을 이용하여 진행한다.At this time, the first method of forming a fine pattern of the semiconductor device is more preferably carried out by the following. It is more preferable to apply the interlayer insulating film of step (a) to the case where the thickness of the semiconductor substrate is formed to have an uneven thickness with respect to the upper surface of the semiconductor substrate. The upper antireflection film of step (c) is formed using a material having a refractive index different from that of the photoresist film. Step (d) is performed using deep ultra violet.

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체장치의 미세 패턴 형성방법의 두 번째 방법은 다음과 같다. (a)반도체장치의 하부구조물이 형성된 반도체기판 상부면에 층간절연막을 형성한다. (b)상기 층간절연막에 단차패턴을 형성한다. (c)상기 단차패턴이 형성된 층간절연막 상에 감광막을 도포한 후, 플로우한다. (d)상기 플로우된 감광막에 대한 사진현상공정을 진행하여 상기 층간절연막 상에 형성된 단차패턴의 상부면을 노출하는 감광막패턴을 형성한다. (e)상기 감광막패턴을 마스크로 이용한 식각공정에 의해 상기 층간절연막을 관통하여 상기 반도체기판 상부면을 노출하는 콘택홀을 형성한다. 이후, 통상의 알려진 방법을 이용하여 목적하는 반도체 장치의 제조를 완성한다.A second method of forming a fine pattern of a semiconductor device for achieving the above-described technical problem is as follows. (a) An interlayer insulating film is formed on the upper surface of the semiconductor substrate on which the lower structure of the semiconductor device is formed. (b) A stepped pattern is formed in the interlayer insulating film. (c) After the photosensitive film is coated on the interlayer insulating film on which the stepped pattern is formed, the flow is performed. (d) a photodevelopment process is performed on the flowed photoresist film to form a photoresist pattern exposing an upper surface of the stepped pattern formed on the interlayer insulating film. (e) A contact hole is formed through the interlayer insulating film to expose the upper surface of the semiconductor substrate by an etching process using the photosensitive film pattern as a mask. Then, the manufacture of the desired semiconductor device is completed using a conventionally well-known method.

이하, 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art related to the present invention. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "on top" of another layer or substrate, the layer may be present directly on top of the other layer or substrate, with a third layer intervening therebetween.

첨부도면 도 1 내지 도 8은 본 발명에 따른 반도체장치의 미세 패턴 형성방법의 일실시예를 설명하기 위한 도면들이다.1 to 8 are views for explaining an embodiment of a method for forming a fine pattern of a semiconductor device according to the present invention.

도 1 내지 도 3은 본 발명에 따른 일 실시예를 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating one embodiment according to the present invention.

도 1에 따르면, 반도체기판(110) 상에 위치에 따라 두께가 서로 다른(116과 117) 층간절연막을 형성한 후, 그 상부에 감광막(120)을 도포하고, 감광막(120) 상부에 상부반사방지막(125)을 코팅한다.Referring to FIG. 1, after forming interlayer insulating films having different thicknesses (116 and 117) according to positions on the semiconductor substrate 110, a photosensitive film 120 is coated on top of the semiconductor substrate 110, and upper reflection is formed on the top of the photosensitive film 120. The prevention film 125 is coated.

도 2에 따르면, 도 1의 결과물 기판 상에 대한 노광공정을 진행하면, 반도체 기판(110) 상의 불균일한 두께를 갖는 층간절연막(115)에 의하여 반도체기판(110)의 상면과 그 상부에 적층된 물질층(특히 상부반사방지막)의 상면이 평행하게 형성될 수 없다. 반도체 기판 상에 도포된 물질층의 두께가 균일하게 형성되는 경우에는 마스크 패턴의 크기(130a)가 거의 그대로 반도체기판에 전사(130c)될 수 있지만, 두께에 편차가 큰 영역에서는 마스크 패턴의 크기(130b)보다 작은 패턴(130d)으로 전사된다. 후자의 경우를 이용하면, 미세한 패턴을 형성할 수 있음을 알 수 있다.Referring to FIG. 2, when the exposure process is performed on the resultant substrate of FIG. 1, an upper surface of the semiconductor substrate 110 and an upper surface of the semiconductor substrate 110 are stacked by an interlayer insulating film 115 having an uneven thickness on the semiconductor substrate 110. The upper surface of the material layer (especially the upper antireflection film) cannot be formed in parallel. When the thickness of the material layer applied on the semiconductor substrate is uniformly formed, the size of the mask pattern 130a may be transferred to the semiconductor substrate 130c as it is, but in the region where the thickness is large, the size of the mask pattern ( The pattern 130d is smaller than 130b). Using the latter case, it can be seen that a fine pattern can be formed.

도 3에 따르면, 도 2에 따른 패턴을 형성하는 공정을 거쳐 반도체기판(110) 상의 층간절연막(115a 및 115b) 상에 서로 다른 크기의 콘택홀(135a, 135b)이 형성할 수 있다. 이때, 반도체기판을 노출하는 콘택홀의 실제 노출면적은 두께가 불균일하게 형성된 경우에서 더욱 미세하게 형성됨을 알 수 있다.Referring to FIG. 3, contact holes 135a and 135b having different sizes may be formed on the interlayer insulating layers 115a and 115b on the semiconductor substrate 110 through the process of forming the pattern of FIG. 2. In this case, it can be seen that the actual exposed area of the contact hole exposing the semiconductor substrate is more finely formed when the thickness is formed unevenly.

도 4 및 도 5는 본 발명에 따른 다른 실시예를 설명하기 위한 단면도들이다.4 and 5 are cross-sectional views illustrating another embodiment according to the present invention.

도 4는 반도체기판(210) 상에 불균일한 두께를 갖는 층간절연막(215)을 도시한다. 도 5는 도 4의 결과물 기판 상의 층간절연막(215a) 상에 단차패턴(220)을 형성한 것을 도시한다. 도 6은 상기 도 5에 대한 사시도이다. 도 7은 상기 도 6에 감광막패턴(225)이 형성된 것을 도시한 사시도이다. 도 8은 상기 도7에 대한 평면도이다. 이때, 감광막패턴(225)은 원형으로 도시되었지만, 감광막을 플로우하는 공정에 의하여 화살표 방향으로 늘어진 타원형의 패턴으로 변형될 수 있다. 따라서, 임계선폭이 더욱 미세한 패턴을 형성할 수 있다.4 shows an interlayer insulating film 215 having a non-uniform thickness on the semiconductor substrate 210. FIG. 5 illustrates that the stepped pattern 220 is formed on the interlayer insulating film 215a on the resultant substrate of FIG. 4. 6 is a perspective view of FIG. 5. FIG. 7 is a perspective view illustrating a photosensitive film pattern 225 formed in FIG. 6. 8 is a plan view of FIG. 7. In this case, although the photoresist pattern 225 is illustrated in a circular shape, the photoresist pattern 225 may be deformed into an elliptical pattern extending in an arrow direction by a process of flowing the photoresist. Therefore, a pattern with a smaller critical line width can be formed.

이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다.Embodiments of the present invention described with reference to the accompanying drawings are optimal embodiments. Although specific terms have been used herein, they are used only for the purpose of describing the present invention in detail and are not used to limit the scope of the present invention as defined in the meaning or claims.

전술한 본 발명에 따른 반도체 장치의 미세 콘택 형성방법은 목적하는 미세 패턴보다 선폭이 큰 패턴을 일차로 형성한 후, 열적 특성을 이용하여 패턴의 크기를 작게 형성함으로써 궁극적으로 미세 패턴을 형성할 수 있다. 또한, 본 발명은 한 쪽 방향으로 공정 마진이나 임계선폭의 공정 마진이 부족한 곳에서 적용할 수 있다.In the aforementioned method for forming a fine contact of a semiconductor device according to the present invention, after forming a pattern having a larger line width than a desired fine pattern, the micro pattern may be ultimately formed by reducing the size of the pattern using thermal characteristics. have. In addition, the present invention can be applied where the process margin or the process margin of the critical line width in one direction is insufficient.

Claims (5)

(a)반도체장치의 하부구조물이 형성된 반도체기판 상부에 층간절연막을 형성하는 단계;(a) forming an interlayer insulating film on the semiconductor substrate on which the lower structure of the semiconductor device is formed; (b)상기 층간절연막 상부에 감광막을 도포한 후, 이를 플로우하는 단계;(b) applying a photoresist film on the interlayer insulating film, and then flowing it; (c)상기 감광막 상부에 상부반사방지막(TAR layer; Top Anti-Reflective layer)을 코팅하는 단계;(c) coating a top anti-reflective layer (TAR layer) on the photoresist; (d)상기 상부반사방지막을 통과하여 상기 감광막을 노광하는 단계; 및(d) exposing the photosensitive film through the upper antireflection film; And (e)상기 상부반사방지막을 제거한 후, 상기 감광막을 현상하여 감광막패턴을 형성하는 단계;(e) removing the upper anti-reflection film and developing the photoresist to form a photoresist pattern; (f)상기 감광막패턴을 마스크로 이용한 식각공정에 의해 상기 층간절연막을 관통하여 상기 반도체기판 상부면을 노출하는 콘택홀을 형성하는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체장치의 미세 패턴 형성방법.(f) forming a contact hole through the interlayer insulating film to expose the upper surface of the semiconductor substrate by an etching process using the photosensitive film pattern as a mask; forming a fine pattern of a semiconductor device Way. 제1 항에 있어서, 상기 (a)단계의 층간절연막은 상기 반도체기판 상부면에 대하여 불균일한 두께로 형성되어 있는 것을 특징으로 하는 반도체장치의 미세 패턴 형성방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein the interlayer insulating film of step (a) is formed to have an uneven thickness with respect to the upper surface of the semiconductor substrate. 제1 항에 있어서, 상기 (c)단계의 상부반사방지막은 상기 감광막과 굴절률이 다른 물질을 이용하여 형성하는 것을 특징으로 하는 반도체장치의 미세 패턴 형성방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein the upper antireflection film of step (c) is formed using a material having a refractive index different from that of the photosensitive film. 제1 항에 있어서, 상기 (d)단계는 원자외선(Deep Ultra Violet)을 이용하여 진행하는 것을 특징으로 하는 반도체장치의 미세 패턴 형성방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein the step (d) is performed using deep ultra violet. (a)반도체장치의 하부구조물이 형성된 반도체기판 상부면에 층간절연막을 형성하는 단계;(a) forming an interlayer insulating film on the upper surface of the semiconductor substrate on which the lower structure of the semiconductor device is formed; (b)상기 층간절연막에 단차패턴을 형성하는 단계;(b) forming a stepped pattern on the interlayer insulating film; (c)상기 단차패턴이 형성된 층간절연막 상에 감광막을 도포한 후, 플로우하는 단계;(c) applying a photoresist film on the interlayer insulating film on which the stepped pattern is formed, and then flowing; (d)상기 플로우된 감광막에 대한 사진현상공정을 진행하여 상기 층간절연막 상에 형성된 단차패턴의 상부면을 노출하는 감광막패턴을 형성하는 단계; 및(d) forming a photoresist pattern that exposes an upper surface of the stepped pattern formed on the interlayer insulating layer by performing a photolithography process on the flowed photoresist; And (e)상기 감광막패턴을 마스크로 이용한 식각공정에 의해 상기 층간절연막을 관통하여 상기 반도체기판 상부면을 노출하는 콘택홀을 형성하는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체장치의 미세 패턴 형성방법.(e) forming a contact hole through the interlayer insulating layer to expose the upper surface of the semiconductor substrate by an etching process using the photoresist pattern as a mask; forming a fine pattern of a semiconductor device Way.
KR1019970059758A 1997-11-13 1997-11-13 Fine Pattern Formation Method of Semiconductor Device KR19990039609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059758A KR19990039609A (en) 1997-11-13 1997-11-13 Fine Pattern Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059758A KR19990039609A (en) 1997-11-13 1997-11-13 Fine Pattern Formation Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19990039609A true KR19990039609A (en) 1999-06-05

Family

ID=66086792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059758A KR19990039609A (en) 1997-11-13 1997-11-13 Fine Pattern Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19990039609A (en)

Similar Documents

Publication Publication Date Title
KR970007173B1 (en) Fine patterning method
KR940002733B1 (en) Mask for exposure of light and manufacturing method thereof
US5384219A (en) Reticle with structurally identical inverted phase-shifted features
US5881125A (en) Attenuated phase-shifted reticle using sub-resolution pattern
KR20010023603A (en) Optical lithography beyond conventional resolution limits
JPH06216024A (en) Method of forming metal pattern film
US6887627B2 (en) Method of fabricating phase shift mask
JP4613364B2 (en) Resist pattern formation method
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
US20050123858A1 (en) Method for forming pattern and method for manufacturing semiconductor device
US6569761B2 (en) Method for shrinking critical dimension
KR0119377B1 (en) Fabrication method of semiconductor apparatus
KR19990039609A (en) Fine Pattern Formation Method of Semiconductor Device
JP3625592B2 (en) Method for manufacturing phase reversal mask
JPH10123697A (en) Phase shift mask and its manufacture
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR100329716B1 (en) High resolution lithography method
KR20010037049A (en) Lithography method using silylation
KR100278917B1 (en) Method for manufacturing contact mask of semiconductor device
JPH01106049A (en) Pattern forming method
JPH06132216A (en) Pattern forming method
KR0147468B1 (en) Method for forming pattern during manufacturing semiconductor device
KR100810422B1 (en) Method of forming pattern in a semiconductor device
KR100272518B1 (en) Method for patterning photoresist
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination