KR19990035741U

KR19990035741U - Device to be tested using internal memory

Info

Publication number: KR19990035741U
Application number: KR2019980001387U
Authority: KR
Inventors: 이상우
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1998-02-07
Filing date: 1998-02-07
Publication date: 1999-09-15

Abstract

본 고안은 반도체칩 테스트 장치에 관한 것으로, 종래의 기술에 있어서 테스터에서 테스트 프로그램을 구동하여 피측정디바이스(Device Under Test)에 보내고, 상기 피측정디바이스에서 출력되는 출력값을 기대값과 비교하여 피측정디바이스의 이상유무를 판단하는 방식이었으나, 현재 반도체가 고집적화 됨에 따라 디바이스의 동작 전체의 이상유무를 확인하기 어려운 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 피측정디바이스의 내부 메모리에 특정 영역을 할당하여 테스트하고자 하는 특정회로의 입출력값을 저장하고, 테스트시 상기 특정 회로의 동작에 따른 출력값을 상기 특정영역에 저장된 출력값과 비교하여 피측정디바이스의 이상유무를 판단함으로써, 테스트프로그램의 일부 수정으로 동일한 테스트 시간 안에 추가적인 외부 테스트 핀 없이 테스트하고자 하는 특정회로의 동작을 확인하게 하여, 디바이스의 정상동작 유무를 정확히 판단하고 테스트 비용을 절감하는 효과가 있다.The present invention relates to a semiconductor chip test apparatus. In the related art, a test program is driven by a tester, sent to a device under test, and the output value output from the device under test is compared with an expected value. It was a method of determining whether there is an abnormality of the device, but as the semiconductor is now highly integrated, there is a problem that it is difficult to check the overall operation of the device. Accordingly, the present invention stores an input / output value of a specific circuit to be tested by allocating a specific area to the internal memory of the device under measurement, and solves the output problem according to the operation of the specific circuit during the test. By determining the abnormality of the device under measurement by comparing with the output value stored in the specific area, it is possible to check the operation of the specific circuit to be tested without additional external test pins within the same test time by modifying a part of the test program. Accurately determine the presence and reduce the test cost.

Description

Device to be tested using internal memory

본 고안은 반도체 칩 테스트 장치에 관한 것으로, 특히 반도체 내부 메모리의 특정 영역을 테스트용으로 사용하여 피측정디바이스(Device Under Test, 이하 DUT)의 테스트를 보다 쉽게 할 수 있는 내부 메모리를 이용한 피측정디바이스 테스트 장치에 관한 것이다.The present invention relates to a semiconductor chip test apparatus, and in particular, a device under test using an internal memory that makes it easier to test a device under test (DUT) by using a specific area of the semiconductor internal memory for testing. It relates to a test device.

도1은 종래 피측정디바이스 테스트 장치를 보인 블록도로서, 이에 도시된 바와 같이 피측정디바이스(DUT1)를 테스트하기 위한 테스트 프로그램을 구동시켜 디바이스의 이상유무를 확인할 수 있는 테스터(TD1)와; 테스트하고자 하는 피측정디바이스(DUT1)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.1 is a block diagram illustrating a conventional device under test, and a tester (TD1) capable of driving a test program for testing a device under test (DUT1) as shown in FIG. The operation of the conventional device configured as the device under test DUT1 to be tested and thus configured will be described.

우선, 테스터(TD1)에서 테스트 프로그램을 구동하여 입력을 피측정디바이스(DUT1)에 보내면, 상기 피측정디바이스(DUT1)의 동작에 따른 출력값을 테스터(TD1)에 보내고, 상기 테스터(TD1)에선 상기 피측정디바이스(DUT1)의 출력값과 기대값을 비교하여 상기 피측정디바이스(DUT1)의 정상(PASS)/불량(FAIL)을 판단하여 외부로 출력한다.First, when a test program is driven by the tester TD1 to send an input to the device under test DUT1, an output value according to the operation of the device under test DUT1 is sent to the tester TD1, and the tester TD1 performs The output value of the device under test DUT1 is compared with the expected value, and the PASS / fail of the device DUT1 is determined and output to the outside.

그러나, 상기와 같은 종래의 기술에 있어서는 최근 디바이스가 고집적화 됨에 따라 테스트 가능성(Testability)과 관측성(Observability)에 제약이 뒤따르므로, 테스트시 특정영역의 측정이 어렵게 되고, 이런 문제를 해결하기 위해 테스트용 핀을 추가로 삽입시키기도 하나, 디바이스의 패키지(Package)의 제약 때문에 이 또한 테스트하는데 한계가 있고, 테스트하고자 하는 디바이스 동작 전체를 확인하기 위해서는 많은 비용이 소요된다.However, in the conventional technology as described above, as the device is recently integrated with high density, testability and observability are constrained, making it difficult to measure a specific area during the test. Additional test pins may be inserted, but due to the limitations of the device's package, this also has limitations in testing, and it is expensive to check the entire device operation to be tested.

따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 피측정디바이스가 갖고 있는 내부 메모리의 특정영역을 테스트용으로 사용하여 디바이스 테스트를 쉽게 수행할 수 있게 한 피측정디바이스 테스트 장치를 제공함에 그 목적이 있다.Therefore, the present invention has been devised to solve the above-mentioned conventional problems, and it is possible to easily perform a device test by using a specific area of the internal memory of the device under test for testing. The purpose is to provide.

도1은 종래의 반도체 테스트 장치의 블록도1 is a block diagram of a conventional semiconductor test apparatus

도2는 본 고안의 내부 메모리를 이용한 피측정디바이스 테스트 장치의 블록도2 is a block diagram of a device under test for testing using an internal memory of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

DUT2 : 피측정디바이스 TD2 : 테스트 회로DUT2: Device under test TD2: Test circuit

10 : 특정 회로 20 : 내부 메모리10: specific circuit 20: internal memory

20a : 테스트용 메모리20a: test memory

상기 목적을 달성하기 위한 본 고안 내부메모리를 이용한 피측정디바이스 테스트 장치는 시스템의 내부 메모리에 특정 영역을 할당하여 테스트하고자 하는 특정 회로의 입출력값을 저장한 테스트용 메모리와, 테스트시 상기 특정 회로의 동작에 따른 출력값을 상기 테스트용 메모리에 저장된 출력값과 비교하여 테스트를 수행하는 테스트회로로 구성한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In order to achieve the above object, a device for testing a device under test using an internal memory of the present invention includes a test memory storing input / output values of a specific circuit to be tested by allocating a specific area to an internal memory of a system, and It is composed of a test circuit for performing a test by comparing the output value according to the operation with the output value stored in the test memory, which will be described in detail with reference to the accompanying drawings.

도2는 본 고안의 내부 메모리를 이용한 피측정디바이스 테스트 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 피측정디바이스(DUT2)의 내부 메모리(20)에 특정영역을 할당하여 테스트하고자 하는 특정회로(10)의 입출력값을 저장한 테스트용 메모리(20a)와; 테스트시 상기 특정회로(20)의 동작에 따른 출력값을 상기 테스트용 메모리(20a)에 저장된 출력값과 비교하여 피측정디바이스(DUT2)의 정상유무를 테스트하는 테스트회로(TD2)로 구성한 것으로 이와 같이 구성한 본 고안의 동작을 설명한다.FIG. 2 is a block diagram showing the configuration of a device under test of the device using the internal memory of the present invention. As shown in FIG. 2, a specific area to be tested is allocated to the internal memory 20 of the device under test DUT2. A test memory 20a which stores input / output values of the circuit 10; The test circuit TD2 is configured to test the presence or absence of the device under test DUT2 by comparing the output value according to the operation of the specific circuit 20 with the output value stored in the test memory 20a during the test. The operation of the present invention will be described.

대부분의 시스템에는 일정한 크기의 내부 메모리(20)를 가지고 있다. 그러므로, 피측정디바이스(DUT2)를 테스트할 경우 상기 내부 메모리(20)에 특정영역(20a)을 테스트용으로 할당하여, 그 할당된 테스트용 메모리(20a)에 테스트하고자 하는 상기 특정회로(10)의 입출력값을 테이블(Table)형태로 저장한다.Most systems have a certain size of internal memory 20. Therefore, when the device under test DUT2 is tested, the specific circuit 10 to which the specific area 20a is allocated to the internal memory 20 for the test is to be tested in the allocated test memory 20a. I / O values are stored in a table.

그리고, 테스트시 테스트회로(TD2)에서 상기 테스트하고자 하는 특정회로(10)에 입력값을 입력하여 동작시키고, 그 특정회로(10)의 동작에 따른 테스트회로(TD2)에서 입력받은 후, 상기 내부 메모리(20)의 테스트용 메모리(20a)에 저장된 출력값과 비교하고, 그 비교 결과에 따라 테스트하고자 하는 피측정디바이스(DUT2)가 정상(PASS)인지 불량(FAIL)인지를 나타내는 테스트 결과신호를 출력한다.In the test, the test circuit TD2 inputs an input value to the specific circuit 10 to be tested and receives the input value from the test circuit TD2 according to the operation of the specific circuit 10. Compared with the output value stored in the test memory 20a of the memory 20, and outputs a test result signal indicating whether the device under test DUT2 to be tested is PASS or FAIL according to the comparison result. do.

상기에서 설명한 바와 같이 본 고안은 피측정디바이스 테스트시 내부메모리의 특정영역에 저장된 테스트 프로그램의 일부만 수정하여, 추가적인 외부 테스트 핀 없이 동일한 테스트 시간 안에 특정영역의 동작을 확인함으로써, 디바이스의 정상동작 유무를 정확히 판단하고 테스트 비용을 절감하는 효과가 있다.As described above, the present invention corrects only a part of a test program stored in a specific area of an internal memory when testing a device under test, and checks the operation of a specific area within the same test time without additional external test pins, thereby checking whether the device is operating normally. Accurate judgment and test cost can be saved.

Claims

A test memory storing input / output values of a specific circuit to be tested by allocating a specific area to the system internal memory; Device under test using the internal memory, characterized in that the test circuit for performing the test by comparing the output value of the specific circuit with the output value stored in the test memory during the test

The apparatus of claim 1, wherein the test memory is configured by storing input / output values of a specific circuit to be tested in a table form.