KR19990026879A - 패킷 데이터의 트레일러 처리 장치 - Google Patents

패킷 데이터의 트레일러 처리 장치 Download PDF

Info

Publication number
KR19990026879A
KR19990026879A KR1019970049193A KR19970049193A KR19990026879A KR 19990026879 A KR19990026879 A KR 19990026879A KR 1019970049193 A KR1019970049193 A KR 1019970049193A KR 19970049193 A KR19970049193 A KR 19970049193A KR 19990026879 A KR19990026879 A KR 19990026879A
Authority
KR
South Korea
Prior art keywords
packet data
layer
information
atm
trailer
Prior art date
Application number
KR1019970049193A
Other languages
English (en)
Inventor
박경철
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019970049193A priority Critical patent/KR19990026879A/ko
Publication of KR19990026879A publication Critical patent/KR19990026879A/ko

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 송수신 시스템에 있어서 패킷 데이터(packet data)의 전송이 정확하게 이루어지도록하는 패킷 데이터의 트레일러(trailer) 처리 장치에 관한 것으로, 종래의 기술에 있어서는 마지막 ATM 셀이 수신될 때 이를 임시 기억 장치에 저장하여 두었다가 트레일러 정보를 추출하는데, 이 때 디코딩된 트레일러 정보를 이용하여 수신된 ATM 셀에서 상위 계층으로 올려 보내야 할 유효 정보를 추출해서 상위 계층으로 올려 보내는 작업을 하므로 상위 계층으로의 전송이 매우 늦어지며, 상술한 임시 기억 장치를 사용함에 따라 장치의 원가가 상승하게 되는 결점이 있었으나, 본 발명에서는 임시 기억 장치를 사용하지 않고 AAL 계층(26)이 수신된 패킷 데이터 및 그 수신된 트레일러 정보를 상위 계층으로 지연없이 그대로 주도록하여 상위 계층에서 패킷 데이터의 길이 정보를 참조해서 원래의 유효 정보를 추출하도록함으로써 패킷 데이터의 전송이 빠르게 이루어지므로 상술한 결점을 개선시킬 수 있는 것이다.

Description

패킷 데이터의 트레일러 처리 장치
본 발명은 패킷 데이터(packet data)의 트레일러(trailer) 처리 장치에 관한 것으로서, 특히 ATM(Asynchronous Transfer Mode) 송수신 시스템에 있어서 패킷 데이터의 전송이 정확하게 이루어지도록하는 패킷 데이터의 트레일러 처리 장치에 관한 것이다.
일반적으로, 패킷 데이터를 ATM 방식으로 전송하고자 하는 경우 ATM 계층에서 AAL(ATM Adaption Layer) 계층으로부터 패킷 데이터를 인가받아 이를 48byte씩 나누어서 각 셀마다 48byte의 유효 정보를 갖는 다수의 ATM 셀에 유효 정보로서 채운다.
이 때, 각 ATM 셀은 자신의 유효 정보 48byte 앞에 5byte의 헤더(header) 정보를 더 부가시켜 총 53byte로 이루어지며, AAL-5 프로토콜은 해당 패킷 데이터에 따른 패킷 데이터의 트레일러 정보를 마지막 ATM 셀의 유효 정보 구간 끝 부분에 설정시킨다.
여기서, 상술한 트레일러 정보로는 한 패킷 데이터를 형성하는 마지막 ATM 셀의 유효 정보 구간에 빈틈이 있다면 이를 메우기 위한 더미 데이터(dummy data), 해당 패킷 데이터의 길이 정보 2byte, 순회 중복 검사(Cyclic Redundancy Check; CRC) 정보 4byte 등이 있다.
이와 관련하여, 종래의 기술에 따른 ATM 전송 방식에서는 송신측의 AAL 계층에서 송신하고자 하는 패킷 데이터의 뒷 부분에 패킷 데이터의 길이 정보와 CRC 정보 등의 트레일러 정보를 넣고 이를 적당한 크기의 ATM 셀로 나누어 전송하고, 수신측에서는 여러 개로 나누어진 ATM 셀 들을 수신하다가 마지막 셀이 들어오면 이 셀을 인식하여 임시 기억 장치(예를 들어, FIFO(First-In First-Out))에 저장하여 두었다가 이로부터 거꾸로 뒤에서부터 역 추출해서 트레일러 정보를 얻어낸다.
이 때, 디코딩(decoding)된 트레일러 정보를 이용하여 수신된 ATM 셀에서 상위 계층으로 올려 보내야 할 유효 정보만을 추출하여 올려 보내고 그 트레일러 정보는 폐기시킨다.
그러나, 이와 같은 종래의 기술에 있어서는 마지막 ATM 셀이 수신될 때 이를 임시 기억 장치에 저장하여 두었다가 트레일러 정보를 추출하는데, 이 때 디코딩된 트레일러 정보를 이용하여 수신된 ATM 셀에서 상위 계층으로 올려 보내야 할 유효 정보를 추출해서 상위 계층으로 올려 보내는 작업을 하므로 상위 계층으로의 전송이 매우 늦어지며, 상술한 임시 기억 장치를 사용함에 따라 장치의 원가가 상승하게 되는 결점이 있었다.
본 발명은 상술한 결점을 개선하기 위하여 안출한 것으로서, AAL 계층이 수신된 패킷 데이터 및 트레일러 정보를 상위 계층으로 지연없이 그대로 전송하도록하여 상위 계층에서 그 패킷 데이터의 트레일러 정보 중 길이 정보를 참조해서 유효 정보를 추출하도록하는 패킷 데이터의 트레일러 처리 장치를 제공하는 데 그 목적이 있다.
도 1은 본 발명에 따른 패킷 데이터의 트레일러 처리 장치가 적용되는 ATM 셀 송수신 시스템의 일 실시 예를 나타낸 개략도,
도 2는 도 1에 따른 패킷 데이터의 트레일러 처리 장치의 일 실시 예를 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : 송신측 12,26 : AAL 계층
14,24 : ATM 계층 16,22 : 물리 계층
20 : 수신측 30,34 : 제1,제2 레지스터
32 : 카운터
본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하, 상술한 목적을 달성하기 위한 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 패킷 데이터의 트레일러 처리 장치가 적용되는 ATM 셀 송수신 시스템의 일 실시 예를 나타낸 개략도로, 상위 계층으로부터의 패킷 데이터에 트레일러 정보를 부가시키는 AAL 계층(12), AAL 계층(12)으로부터 트레일러 정보가 부가된 패킷 데이터를 인가받아 이를 ATM 셀의 유효 바이트 크기로 나누어 각각에 헤더를 첨부시켜 다수의 ATM 셀로 만드는 ATM 계층(14), ATM 계층(14)으로부터 ATM 셀을 인가받아 비트 스트림(bit stream)화하여 송신하는 물리 계층(16)을 포함하는 송신측(10)과; 송신측(10) 내의 물리 계층(16)으로부터 비트 스트림화된 신호를 인가받아 원래의 ATM 셀로 만드는 물리 계층(22), 물리 계층(22)으로부터 ATM 셀을 인가받아 각 ATM 셀의 각 헤더 정보는 제거시키고 트레일러 정보가 포함된 원래의 패킷 데이터로 만드는 ATM 계층(24), ATM 계층(24)으로부터의 패킷 데이터 및 트레일러 정보를 상위 계층으로 전송하는 AAL 계층(26)을 포함하는 수신측(20)으로 이루어진다.
이 때, 도 2는 도 1에 따른 패킷 데이터의 트레일러 처리 장치의 일 실시 예를 나타낸 블록도 즉, 수신측(20) 내의 AAL 계층(26)의 일 실시 예를 나타낸 블록도로, ATM 계층(24)으로부터 패킷 데이터 및 트레일러 정보를 인가받아 상위 계층에서 사용하는 버스의 비트 수에 맞게 변환시켜 상위 계층으로 전송하는 제1 레지스터(register)(30), 물리 계층(22)으로부터 패킷 데이터의 트레일러 정보 중 길이 정보를 인가받아 그 길이 정보의 비트 수를 카운트하는 카운터(32), 제1 레지스터(30)의 입력을 감시하고 있다가 카운터(32)로부터의 적정한 시기의 패킷 데이터의 길이 정보에 따른 카운트 신호에 의하여 제1 레지스터(30)로부터 패킷 데이터의 길이 정보를 인가받아 상위 계층으로 전송하는 제2 레지스터(34)를 포함한다.
이와 같이 이루어지는 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
먼저, 송신측(10) 내의 AAL 계층(12)은 상위 계층으로부터의 패킷 데이터 끝 부분에 트레일러 정보를 부가시키며, ATM 계층(14)은 AAL 계층(12)으로부터 트레일러 정보가 부가된 패킷 데이터를 인가받아 이를 적당한 ATM 셀의 유효 바이트 48byte 크기로 나누어 각각에 5byte의 헤더를 첨부시켜 다수의 53 byte ATM 셀로 만들고, 물리 계층(16)은 ATM 계층(14)으로부터 ATM 셀을 인가받아 비트 스트림화하여 직렬로 송신한다.
다음, 수신측(20) 내의 물리 계층(22)은 송신측(10)의 물리 계층(16)으로부터 비트 스트림화된 신호를 직렬로 인가받아 원래의 ATM 셀로 만들며, ATM 계층(24)은 물리 계층(22)으로부터 ATM 셀을 인가받아 각 ATM 셀의 각 헤더 정보 5byte는 제거시키고 트레일러 정보가 포함된 원래의 패킷 데이터로 만들고, AAL 계층(26)은 ATM 계층(24)으로부터의 패킷 데이터 및 트레일러 정보를 상위 계층으로 전송한다.
이 때, ATM 계층(24)은 패킷 데이터의 마지막 정보를 가지고 있는 ATM 셀의 헤더 정보로부터 그 패킷 데이터의 마지막 정보임을 검출할 수 있다.
그리고 AAL 계층(26) 내의 제1 레지스터(30)는 ATM 계층(24)으로부터 패킷 데이터 및 트레일러 정보를 인가받아 상위 계층에서 사용하는 버스의 비트 수에 맞게 예를 들어, 16비트 또는 32비트 등으로 변환시켜 상위 계층으로 전송한다.
이 때, 상술한 바와 같이 제1 레지스터(30)가 패킷 데이터 및 트레일러 정보를 16비트 또는 32비트 등으로 변환시켜 상위 계층으로 전송하기 위해서는 제1 레지스터(30)는 16비트 또는 32비트 레지스터이어야 할 것이다.
다음, 카운터(32)는 AAL 계층(26)의 프로토콜(protocol)에 의하여 물리 계층(22)으로부터 패킷 데이터의 트레일러 정보 중 길이 정보를 인가받아 적정한 시기에 그 길이 정보 2byte인 16비트 수를 카운트한다.
이에, 제2 레지스터(34)는 제1 레지스터(30)의 입력을 감시하고 있다가 카운터(32)로부터의 적정한 시기의 16비트 카운트 신호에 의하여 패킷 데이터의 길이 정보 2byte를 인가받아 상위 계층으로 전송한다.
즉, 트레일러 정보는 패킷 데이터의 마지막에 이어서 더미 데이터, 해당 패킷 데이터의 길이 정보 2byte, 순회 중복 검사 정보 4byte로 설정되어 있으므로 카운터(32)가 끝에서 여섯 번째 및 다섯 번째의 2byte를 카운트함으로써 제2 레지스터는(34)는 제1 레지스터(30)를 통해 그 패킷 데이터의 길이 정보인 2byte 데이터를 인가받아 상위 계층으로 전송하도록한다.
따라서 메모리를 포함하고 있는 개인용 컴퓨터(Personal Computer; PC) 등의 상위 계층은 상술한 바와 같은 2byte의 패킷 데이터의 길이 정보를 참조하여 유효한 패킷 데이터를 구분해 내어 사용하고 나머지 즉, 더미 데이터, 패킷 데이터의 길이 정보, 순회 중복 검사 정보는 제거한다.
물론, 패킷 데이터의 끝 부분에 부가되어 있는 순회 중복 검사 정보는 패킷 데이터의 에러 체크에 사용된 후, 제어에 이르게 되고 각 ATM 셀의 헤더 부분에 있는 순회 중복 검사 정보도 각 ATM 셀의 데이터의 에러 체크에 사용된 후, 제거된다.
이상에서 설명한 바와 같이 본 발명은 임시 기억 장치를 사용하지 않고 AAL 계층(26)이 수신된 패킷 데이터 및 그 수신된 트레일러 정보를 상위 계층으로 지연없이 그대로 주도록하여 상위 계층에서 패킷 데이터의 길이 정보를 참조해서 원래의 유효 정보를 추출하도록함으로써 패킷 데이터의 전송이 빠르게 이루어지는 효과가 있다.

Claims (3)

  1. 송신측(10)과 수신측(20)으로 이루어져, 패킷 데이터(packet data)를 ATM(Asynchronous Transfer Mode) 방식으로 송수신하는 ATM 셀 송수신 시스템에 있어서:
    상기 송신측(10)은,
    상위 계층으로부터의 패킷 데이터에 트레일러(trailer) 정보를 부가시키는 AAL(ATM Adaption Layer) 계층(12);
    상기 AAL 계층(12)으로부터 트레일러 정보가 부가된 패킷 데이터를 인가받아 이를 ATM 셀의 유효 바이트 크기로 나누어 각각에 헤더를 첨부시켜 다수의 ATM 셀로 만드는 ATM 계층(14);
    상기 ATM 계층(14)으로부터 ATM 셀을 인가받아 비트 스트림(bit stream)화하여 송신하는 물리 계층(16)을 포함하여 이루어지며,
    상기 수신측(20)은,
    상기 송신측(10) 내의 상기 물리 계층(16)으로부터 비트 스트림화된 신호를 인가받아 원래의 ATM 셀로 만드는 물리 계층(22);
    상기 물리 계층(22)으로부터 ATM 셀을 인가받아 각 ATM 셀의 각 헤더 정보는 제거시키고 트레일러 정보가 포함된 원래의 패킷 데이터로 만드는 ATM 계층(24);
    상기 ATM 계층(24)으로부터의 패킷 데이터 및 트레일러 정보를 상위 계층으로 전송하여 상위 계층에서 유효 패킷 데이터를 추출하도록하는 AAL 계층(26)을 포함하여 이루어지는 패킷 데이터의 트레일러 처리 장치.
  2. 제 1 항에 있어서,
    상기 수신측(20) 내의 AAL 계층(26)은,
    상기 수신측(20) 내의 상기 ATM 계층(24)으로부터 패킷 데이터 및 트레일러 정보를 인가받아 상위 계층에서 사용하는 버스의 비트 수에 맞게 변환시켜 상위 계층으로 전송하는 제1 레지스터(register)(30);
    상기 상기 수신측(20) 내의 물리 계층(22)으로부터 패킷 데이터의 트레일러 정보 중 길이 정보를 인가받아 그 길이 정보의 비트 수를 카운트하는 카운터(32);
    상기 제1 레지스터(30)의 입력을 감시하고 있다가 상기 카운터(32)로부터의 적정한 시기의 패킷 데이터의 길이 정보에 따른 카운트 신호에 의하여 상기 제1 레지스터(30)로부터 패킷 데이터의 길이 정보를 인가받아 상위 계층으로 전송하는 제2 레지스터(34)를 포함하여 이루어지는 패킷 데이터의 트레일러 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수신측(20)의 상위 계층은 개인용 컴퓨터(Personal Computer; PC)임을 특징으로하는 패킷 데이터의 트레일러 처리 장치.
KR1019970049193A 1997-09-26 1997-09-26 패킷 데이터의 트레일러 처리 장치 KR19990026879A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049193A KR19990026879A (ko) 1997-09-26 1997-09-26 패킷 데이터의 트레일러 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049193A KR19990026879A (ko) 1997-09-26 1997-09-26 패킷 데이터의 트레일러 처리 장치

Publications (1)

Publication Number Publication Date
KR19990026879A true KR19990026879A (ko) 1999-04-15

Family

ID=66045633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049193A KR19990026879A (ko) 1997-09-26 1997-09-26 패킷 데이터의 트레일러 처리 장치

Country Status (1)

Country Link
KR (1) KR19990026879A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307598B1 (ko) * 1999-08-24 2001-11-01 윤종용 데이터 서비스 방송의 초기화 시간 단축방법
KR100404026B1 (ko) * 2001-12-27 2003-11-05 엘지전자 주식회사 회선 에뮬레이션 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307598B1 (ko) * 1999-08-24 2001-11-01 윤종용 데이터 서비스 방송의 초기화 시간 단축방법
KR100404026B1 (ko) * 2001-12-27 2003-11-05 엘지전자 주식회사 회선 에뮬레이션 시스템

Similar Documents

Publication Publication Date Title
JP4299970B2 (ja) Ａｔｍセルを用いる広帯域ネットワーク
US7751411B2 (en) System interface for cell and/or packet transfer
KR100457952B1 (ko) Sonet 경로／atm 물리 계층 송신／수신 프로세서
EP2063573A1 (en) Transmission method, system and apparatus of overhead information
EP0838969A2 (en) Fast framing of the ATM protocol used alone by header error check
CN111064545B (zh) 基于fpga实现具有spw接口的专网地检装置及方法
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
EP1934761B1 (en) Dma transfer and hardware acceleration of ppp frame processing
US6356561B1 (en) Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments
US7272675B1 (en) First-in-first-out (FIFO) memory for buffering packet fragments through use of read and write pointers incremented by a unit access and a fraction of the unit access
US7522633B2 (en) Transmission system for efficient transmission of protocol data
EP0430050A2 (en) Asynchronous priority select logic
CN118041504A (zh) 基于rs422电平标准的四线制同步串行口的通讯方法
KR19990026879A (ko) 패킷 데이터의 트레일러 처리 장치
US7327725B2 (en) Method and apparatus capable of transferring very high data rates across a midplane or backplane
JP3731283B2 (ja) 信号処理回路およびその方法
EP1986363A1 (en) Method, device and network element for decoding an information word from a coded word
KR0185868B1 (ko) 유토피아 접면에서의 분할 및 조립 계층과 물리계층간의 속도정합방법
JP3270966B2 (ja) エラー補正回路
WO2009003398A1 (fr) Procédé et dispositif de simulation de canal de communication numérique série asynchrone
CN111475447A (zh) 一种基于lvds的高速串行传输装置及其方法
US6377578B1 (en) ATM re-assembly circuit and method
KR100231460B1 (ko) Atm 계층처리부의 패드삽입 장치
JPH09224027A (ja) フレーム分解組立て方法及びシステム
KR100242689B1 (ko) 비동기 전달모드 셀 송수신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee