KR19990026137A - Metal wiring - Google Patents
Metal wiring Download PDFInfo
- Publication number
- KR19990026137A KR19990026137A KR1019970048126A KR19970048126A KR19990026137A KR 19990026137 A KR19990026137 A KR 19990026137A KR 1019970048126 A KR1019970048126 A KR 1019970048126A KR 19970048126 A KR19970048126 A KR 19970048126A KR 19990026137 A KR19990026137 A KR 19990026137A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- protective film
- adjacent
- photoresist
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 기판 상에 이격거리을 가지며 일방향으로 길게 형성된 다수 개의 금속배선에 관한 것으로, 임의의 금속배선과 그에 인접하는 배선들의 소정부분에 이격거리를 확장시키는 공간부가 형성된 것을 특징으로 한다.The present invention relates to a plurality of metal wires formed in one direction and spaced apart from each other on a substrate, and is characterized in that a space portion is formed in a predetermined portion of an arbitrary metal wire and adjacent wires.
본 발명에서는 금속배선과 인접된 배선들 사이의 소정부분에 상기 이격거리를 확장시키어 보이드의 열을 끊어주는 역할을 하는 공간부를 형성함으로써, 인접하는 배선들 사이의 골과 이 골을 덮고 있는 보호막 사이의 빈공간인 보이드의 길이를 줄여줌으로써 이후의 열공정에서 포토레지스트가 터지는 것을 방지가능한 잇점이 있다.In the present invention, by forming a space portion that serves to cut the heat of the void by extending the separation distance in a predetermined portion between the metal wiring and the adjacent wiring, between the valley between the adjacent wiring and the protective film covering the valley. By reducing the length of the void, which is an empty space of, it is possible to prevent the photoresist from bursting in a subsequent thermal process.
Description
본 발명은 금속배선에 관한 것으로, 특히, 다 수의 층을 적층한 후에 본딩패드 등을 형성시키기 위해 소정부위를 오픈할 시, 가해지는 열공정으로 인하여 인접 배선들 과의 사이 골과 이 골을 덮고 있는 층 사이에 형성된 보이드(void) 내에 차있던 공기가 팽창되면서 포토레지스트가 터지는 것을 방지하도록 설계된 금속배선에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal wiring, and in particular, when a predetermined portion is opened to form a bonding pad after stacking a plurality of layers, a valley between the adjacent wirings and the valley between adjacent wirings is applied. It relates to a metallization designed to prevent the photoresist from bursting as the air filled in the voids formed between the covering layers expands.
도 1은 종래기술에 따른 통상적인 금속배선 및 그 상부를 덮고 있는 보호막의 평면도이고, 그리고 도 2 는 종래기술에 따른 금속배선 및 금속배선을 덮는 보호막을 A-A` 선으로 자른 단면도이다. 이하, 첨부된 도면을 참조하여 종래기술을 설명한다.1 is a plan view of a conventional metal wiring according to the prior art and a protective film covering the upper portion thereof, and FIG. 2 is a cross-sectional view taken along line A-A` of the conventional metal wiring and the protective film covering the metal wiring. Hereinafter, with reference to the accompanying drawings will be described in the prior art.
종래의 금속배선은, 도 1 및 도 2 와 같이, 기판(200) 상에 이격거리(a)를 가지며 스트라이프(stripe) 형상으로 일방향으로 길게 형성된다.1 and 2, the conventional metal wiring has a distance a on the substrate 200 and is formed long in one direction in a stripe shape.
도 1 및 도 2를 참조하면, 점선처리된 도면번호 204 는 보호막(206) 하부의 금속배선(204)을 가상적으로 표시한 것이고, 도면부호 a 는 금속배선(204)과 그에 인접된 배선사이의 이격거리를 표시한 것이고, 도면부호 b 는 금속배선(204)의 폭을 표시한 것이고, 도면부호 c 는 보호막(206)이 덮인 금속배선과 그에 인접된 배선과의 이격거리를 표시한 것이다.1 and 2, reference numeral 204 denoted by a dotted line virtually displays the metal wire 204 under the protective film 206, and a denotes a between the metal wire 204 and an adjacent wire. The separation distance is indicated, reference numeral b denotes the width of the metal wiring 204, and reference numeral c denotes the separation distance between the metal wiring covered with the protective film 206 and the wiring adjacent thereto.
이 종래의 금속배선(204) 상에는 보호막(206)이 형성되며, 본딩패드 형성 등을 위해 일부위를 노출시키기 위해서, 보호막(206) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 마스크패턴(도면에 도시되지 않음)을 형성한다. 도면번호 202는 절연막이다.A protective film 206 is formed on the conventional metal wiring 204, and a photoresist is applied on the protective film 206 in order to expose a portion of it for bonding pad formation, and the like. Not shown). Reference numeral 202 denotes an insulating film.
이 때, 보호막(206) 형성은 웨이퍼 제조에 있어서 최종적으로 막(film)을 입히는 과정으로 외부로 부터의 물리적, 화학적 자극으로 부터 칩을 보호하기 위해 증착시키는 공정으로, PECVD(Plasma Enhanced CVD)법에 의한 질화물(Si3N4)을 이용하거나 또는 PSG(Phospho-Silicate Glass) 또는 산화물(SiO2)을 이용하는 방법이 있다.At this time, the formation of the protective film 206 is a process of depositing a film to protect the chip from physical and chemical stimuli from the outside as a final film coating process in wafer fabrication. There is a method using nitride (Si 3 N 4 ) or using PSG (Phospho-Silicate Glass) or oxide (SiO 2 ).
상기 마스크패턴을 마스크로 소정부위의 보호막(206)을 제거한 후, 종래의 금속배선(204)을 노출시키는 본딩패드(도면에 도시되지 않음) 등을 형성한다.After removing the protective film 206 of a predetermined portion using the mask pattern as a mask, a bonding pad (not shown) for exposing the conventional metal wiring 204 is formed.
그러나, 종래에는 좁은 간격인 인접된 배선들 사이 골과 이 골을 덮고 있는 보호막 사이에 빈공간인 보이드가 형성되며, 이 후 포토레지스트를 베이킹하는 열공정에서 보이드 내에 형성된 공기가 부피 팽창되면서 약한 부위의 포토레지스트를 깨트리게 된다.However, in the related art, voids, which are empty spaces, are formed between a narrow gap between adjacent interconnections and a protective film covering the valleys, and thereafter, the air formed in the voids in the thermal process of baking the photoresist expands in volume and is weak. It will break the photoresist of.
따라서, 식각 등의 공정 시, 포토레지스트가 손상된 부위의 보호막을 식각함으로써원하지 않는 부위의 금속배선이 오픈되는 문제점이 발생되었다.Therefore, during the etching process, a problem arises in that the metal wiring of the unwanted portion is opened by etching the protective film of the damaged portion of the photoresist.
따라서, 상기의 문제점을 해결하고자, 본 발명의 목적은 인접하는 배선들 사이의 골과 이 골을 덮고 있는 보호막과의 사이의 빈공간인 보이드로 인하여 이 후의 열공정에서 포토레지스트가 터지는 것을 방지가능한 금속배선을 제공하려는 것이다.Accordingly, in order to solve the above problem, an object of the present invention is to prevent the photoresist from bursting in subsequent thermal processes due to voids, voids between the valleys between adjacent wirings and the protective film covering the valleys. To provide metallization.
따라서, 상기의 목적을 달성하고자, 본 발명은 기판 상에 이격거리를 가지며 일방향으로 길게 형성된 다수 개의 금속배선과 그에 인접된 배선들 사이의 소정부분에 상기 이격거리를 확장시키는 공간부를 형성한 것을 특징으로 한다.Therefore, in order to achieve the above object, the present invention is characterized in that a space portion for extending the separation distance is formed in a predetermined portion between the plurality of metal wires formed in one direction and spaced apart in one direction and spaced apart on the substrate. It is done.
도 1 은 종래기술에 따른 통상적인 금속배선 및 그 상부를 덮고 있는 보호막의 평면도이고,1 is a plan view of a conventional metal wiring according to the prior art and a protective film covering the upper portion thereof,
도 2 는 종래기술에 따른 금속배선 및 그 상부를 덮는 보호막을 도 1의 A-A` 선으로 자른 단면도이고,2 is a cross-sectional view taken along the line A-A` of FIG.
도 3 은 본 발명에 따른 금속배선 및 그 상부를 덮고 있는 보호막의 평면도이고,3 is a plan view of a protective film covering the metal wiring and the upper portion according to the present invention,
도 4 는 본 발명에 따른 금속배선 및 그 상부를 덮는 보호막을 도 3의 B-B` 선으로 자른 단면도이다.4 is a cross-sectional view taken along line B-B ′ of FIG. 3 of a metal wiring and a protective film covering the upper portion thereof according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
200, 400. 기판 202, 402. 절연막200, 400. Substrate 202, 402. Insulating film
204, 404. 금속배선 206, 406. 보호막204, 404. Metallization 206, 406. Protective film
이하, 첨부된 도면을 참조하여 본 발명을 설명하겠다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 3 은 본 발명에 따른 금속배선 및 이 금속배선을 덮고 있는 보호막을 도시한 평면도이고, 도 4 는 도 3을 B-B` 선으로 자른 단면도이다.3 is a plan view showing a metal wiring according to the present invention and a protective film covering the metal wiring, and FIG. 4 is a cross-sectional view taken along line B-B ′ of FIG. 3.
도 3 및 도 4을 참조하면, 본 발명의 금속배선(404)은 기판(400) 상에 각각의 이격거리( a`)를 가지며 일방향으로 길게 형성되되, 금속배선 및 그에 인접된 각각의 배선들의 소정부위에 굴곡이 형성된다. 그리고 굴곡진 각각의 금속배선 부위에 공간부(t)가 형성된다.Referring to FIGS. 3 and 4, the metal wires 404 of the present invention are formed on the substrate 400 to be long in one direction with respective separation distances a`, and the metal wires and the respective wires adjacent thereto are formed. A bend is formed at a predetermined portion. And the space portion (t) is formed in each curved metal wiring portion.
이 공간부(t)는 적어도 금속배선(404) 및 그에 인접된 각각의 배선들 간의 최초의 이격거리(a`)보다 크게 확장된 거리를 확보하며, 이 후의 공정에서 금속배선(404) 상에 보호막(406) 등을 적층할 시, 금속배선(404) 및 인접된 배선들 사이의 공간에 발생되는 보이드의 길이를 줄여주는 역할을 한다.This space portion t ensures a distance that extends at least greater than the initial separation distance a` between the metal wiring 404 and the respective wirings adjacent thereto, and on the metal wiring 404 in a subsequent process. When the protective film 406 is stacked, the length of the void generated in the space between the metal wire 404 and the adjacent wires is reduced.
도 3 및 도 4를 참조하면, 점선처리된 도면번호 404 는 보호막 하부의 금속배선을 가상적으로 표시한 것이고, 도면부호 a` 는 금속배선(404)과 그에 인접된 배선사이의 이격거리를 표시한 것이고, 도면부호 b` 는 금속배선(404)의 폭을 표시한 것이고, 도면부호 c` 는 보호막(406)이 덮인 상태에서 금속배선(404)과 그에 인접된 배선과의 이격거리를 표시한 것이다.Referring to FIGS. 3 and 4, reference numeral 404 denoted by dotted lines virtually displays the metal wiring under the protective film, and reference numeral a` denotes a separation distance between the metal wiring 404 and the wiring adjacent thereto. Reference numeral b` denotes the width of the metal wiring 404, and reference numeral c` denotes a separation distance between the metal wiring 404 and the wiring adjacent thereto while the protective film 406 is covered. .
본 발명의 금속배선(404)은 공간부(t)에 의해 이 후의 공정에서 본딩패드 형성들을 위해 일부위를 노출할 시 발생되는 포토레지스트 터짐이 방지되는 것을 보이면 다음과 같다.The metal wiring 404 of the present invention is shown as follows when the space portion t prevents the photoresist burst generated when exposing a portion on bonding pad formations in a subsequent process.
본 발명의 금속배선(404)이 형성된 기판(400)상에, 일부위를 노출시키는 본딩패드 형성 등을 위해서, 먼저, 보호막(406)을 형성한다. 그리고 보호막(406) 상에 포토레지스트(도면에 도시되지 않음)를 도포한다. 이 때, 기판(400)과 금속배선(404) 사이에는 절연막(404)이 형성되어져 있다.On the substrate 400 on which the metal wiring 404 of the present invention is formed, a protective film 406 is first formed in order to form a bonding pad exposing a portion thereof. Then, a photoresist (not shown) is applied on the protective film 406. At this time, an insulating film 404 is formed between the substrate 400 and the metal wiring 404.
이 때, 금속배선(404) 및 그에 인접된 배선들 사이의 골(a`)과 보호막(406) 사이에는 빈 공간인 보이드가 길이방향으로 길게 형성된다. 이 길이방향은 금속배선(404)이 형성된 길이방향과 동일하다.At this time, a void, which is an empty space, is formed long in the longitudinal direction between the valley a 'between the metal wiring 404 and the wirings adjacent thereto and the protective film 406. This longitudinal direction is the same as the longitudinal direction in which the metal wiring 404 is formed.
그리고 포토레지스트를 노광 및 현상하여 마스크패턴(도면에 도시되지 않음)을 형성한 후, 이 마스크패턴을 마스크로 소정부위의 보호막(406)을 제거하여 금속배선(404)을 노출시키는 본딩패드 등을 형성한다.After the photoresist is exposed and developed to form a mask pattern (not shown), a bonding pad or the like that exposes the metal wiring 404 by removing the protective film 406 at a predetermined portion using the mask pattern as a mask is used. Form.
이 때, 베이킹 공정 등에 수반되는 열처리로 인하여 인접배선 사이의 골(a`)과 보호막(406) 사이에 형성된 보이드로 인해 보호막 상부에 도포된 포토레지스트가 깨지는 데, 이를 식으로 정리하면 다음과 같다.At this time, the photoresist applied to the upper portion of the protective layer is broken due to the voids formed between the valleys (a`) between the adjacent wirings and the protective layer 406 due to the heat treatment accompanying the baking process. .
이때, P 는 포토레지스트를 터지게 하는 데 드는 힘이고, △ 는 평면도인 도 3에서의 보이드의 면적을 나타낸 것이고, ℓ은 보이드의 길이이고, ε 은 포토레지스트의 베이킹온도이고, t 는 보호막의 두께를 표시한 것이다.Where P is the force required to explode the photoresist, Δ represents the area of the void in FIG. 3, which is a plan view, l is the length of the void, ε is the baking temperature of the photoresist, and t is the thickness of the protective film. It is displayed.
상기 수식에서 알 수 있듯이, 포토레지스트는 베이킹온도와 보이드 상층부의 보호막의 두께가 일정하다고 가정하다면, 보이드의 면적이 클수록, 그 길이가 길수록 더 쉽게 터진다.As can be seen from the above equation, assuming that the baking temperature and the thickness of the protective film on the upper portion of the void are constant, the larger the area of the void and the longer the length, the easier it is to burst.
따라서, 포토레지스트가 깨지는 것을 방지하기 위해서는 보이드의 길이를 줄여주어야 하므로, 본 발명에서는 금속배선(404)과 그에 인접된 배선들의 소정부분에 이격거리를 넓히어 공간부(t)를 형성함으로써, 상기 식의 ℓ의 수치를 적게하여 포토레지스트를 터지게 하는 데 드는 힘(P)가 작아짐을 이용한다.Therefore, in order to prevent the photoresist from cracking, the length of the voids should be reduced. In the present invention, the space t is formed by increasing the separation distance between the metal wiring 404 and a predetermined portion of the wirings adjacent thereto. The smaller the value of L in the equation, the smaller the force P used to make the photoresist burst.
즉, 본 발명의 금속배선에 형성된 공간부(t)는 보이드의 열(列)을 끊어 주는 역할을 하여 보이드의 면적(△) 및 그 길이(ℓ)를 줄여줌으로써 포토레지스트가 터지는 데 드는 힘(P)에 영향을 주어 포토레지스트의 터짐현상이 발생되지 않도록 한다.That is, the space (t) formed in the metal wiring of the present invention serves to cut off the heat of the voids, thereby reducing the area (△) and the length (ℓ) of the voids and thus the force required to explode the photoresist ( P) is affected to prevent the photoresist bursting.
상술한 바와 같이, 본 발명에서는 금속배선과 인접된 배선들 사이의 소정부분에 상기 이격거리를 확장시키어 보이드의 열을 끊어주는 역할을 하는 공간부를 형성함으로써, 인접하는 배선들 사이의 골과 이 골을 덮고 있는 보호막 사이의 빈공간인 보이드의 길이를 줄여줌으로써 이후의 열공정에서 포토레지스트가 터지는 것을 방지가능한 잇점이 있다.As described above, in the present invention, the valley between the adjacent wirings and the valleys are formed by forming a space portion that serves to cut off the heat of the void by extending the separation distance in a predetermined portion between the metal wiring and the adjacent wirings. By reducing the length of the void, the void space between the protective film covering the advantage that can prevent the photoresist burst in the subsequent thermal process.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048126A KR100266007B1 (en) | 1997-09-23 | 1997-09-23 | Metal wiring array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048126A KR100266007B1 (en) | 1997-09-23 | 1997-09-23 | Metal wiring array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990026137A true KR19990026137A (en) | 1999-04-15 |
| KR100266007B1 KR100266007B1 (en) | 2000-09-15 |
Family
ID=19521505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970048126A KR100266007B1 (en) | 1997-09-23 | 1997-09-23 | Metal wiring array |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100266007B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847403B2 (en) | 2001-02-20 | 2010-12-07 | Samsung Electronics Co., Ltd. | Semiconductor device having no cracks in one or more layers underlying a metal line layer |
| US7863746B2 (en) | 2001-02-20 | 2011-01-04 | Mosaid Technologies Incorporated | Semiconductor device having metal lines with slits |
-
1997
- 1997-09-23 KR KR1019970048126A patent/KR100266007B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847403B2 (en) | 2001-02-20 | 2010-12-07 | Samsung Electronics Co., Ltd. | Semiconductor device having no cracks in one or more layers underlying a metal line layer |
| US7863746B2 (en) | 2001-02-20 | 2011-01-04 | Mosaid Technologies Incorporated | Semiconductor device having metal lines with slits |
| US8421229B2 (en) | 2001-02-20 | 2013-04-16 | Mosaid Technologies Incorporated | Semiconductor device having metal lines with slits |
| US8946897B2 (en) | 2001-02-20 | 2015-02-03 | Conversant Intellectual Property Management Inc. | Semiconductor device having metal lines with slits |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100266007B1 (en) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0128675B1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US7602038B2 (en) | Damascene structure having a reduced permittivity and manufacturing method thereof | |
| KR20000011661A (en) | System and method for bonding over active integrated circuits | |
| JPH1084042A (en) | Semiconductor device and its manufacturing method as well as forming method of polysilicon fuse at the small pitch in semiconductor | |
| TW447042B (en) | Energy-absorbing stable guard ring | |
| EP1336200B1 (en) | Integrated circuit wafer with crack-stop features | |
| JP2755131B2 (en) | Semiconductor device | |
| KR100532728B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100266007B1 (en) | Metal wiring array | |
| KR100675962B1 (en) | Shallow trench isolation filled with thermal oxide | |
| JPH098039A (en) | Formation of buried wiring and buried wiring | |
| JP2959668B2 (en) | Semiconductor manufacturing method | |
| JPH0629285A (en) | Semiconductor device | |
| JP2001007107A (en) | Dummy pattern for high-density array | |
| US20070066031A1 (en) | Method of manufacturing semiconductor stucture | |
| JPS58121645A (en) | Forming method for mutual wiring of integrated circuit device | |
| JPH03171758A (en) | Semiconductor device and manufacture thereof | |
| KR100202188B1 (en) | Manufacturing method of semiconductor device | |
| JPS62137853A (en) | Formation of multilayer interconnection | |
| JPS5923530A (en) | Semiconductor device and manufacture thereof | |
| JPH11307531A (en) | Manufacture of semiconductor device | |
| JPH04373130A (en) | Semiconductor device | |
| JPS6334956A (en) | Manufacture of semiconductor device | |
| KR970013224A (en) | Semiconductor device having laser fuse and manufacturing method thereof | |
| JPH07135211A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |