KR19990026084A

KR19990026084A - Cleaning method that minimizes intrusion of side wall of contact hole

Info

Publication number: KR19990026084A
Application number: KR1019970048059A
Authority: KR
Inventors: 유봉영; 이현덕; 최시영
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-09-22
Filing date: 1997-09-22
Publication date: 1999-04-15

Abstract

반도체 소자의 제조공정에서 콘택홀의 측벽(wall)에서 발생하는 침해(damage)를 억제할 수 있는 콘택홀 세정 방법에 관하여 개시한다. 이를 위하여 본 발명은 복수개의 절연막이 형성된 반도체 기판 상에 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판에 건식 세정(dry cleaning)을 실시하는 단계와, 상기 건식 세정이 진행된 반도체 기판에 습식세정을 실시하는 단계를 포함하는 것을 특징으로 하는 콘택홀 세정(contact hole cleaning) 방법을 제공한다.Disclosed is a contact hole cleaning method capable of suppressing damage occurring on a sidewall of a contact hole in a manufacturing process of a semiconductor device. To this end, the present invention comprises the steps of forming a contact hole on a semiconductor substrate on which a plurality of insulating films are formed, performing dry cleaning on the semiconductor substrate on which the contact hole is formed, and performing a dry cleaning on the semiconductor substrate. It provides a contact hole cleaning method comprising the step of performing a wet cleaning.

Description

Cleaning method to minimize sidewall intrusion of contact hole

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 콘택홀을 형성한 후 수행하는 콘택홀의 세정방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for cleaning a contact hole performed after forming the contact hole.

최근 반도체 소자가 점차 고집적화 되어 반도체 소자의 구조가 3차원인 구조로 변화됨에 따라 높은 종횡비(aspect ratio), 즉 작은 크기에 깊은 콘택홀을 형성하는 기술에 대한 요구가 대두되고 있다. 이러한 높은 종횡비를 갖는 콘택홀을 세정하는 과정에서, 콘택홀 내부에서 저항의 증가 없이 콘택홀을 세정하는 것은 반도체 소자의 성능면에서 대단히 중요한 의미를 갖는다.Recently, as semiconductor devices have been increasingly integrated and the structure of semiconductor devices has been changed to a three-dimensional structure, there is a demand for a technology for forming a high aspect ratio, that is, a deep contact hole in a small size. In the process of cleaning a contact hole having such a high aspect ratio, cleaning the contact hole without increasing the resistance inside the contact hole has a very important meaning in terms of performance of the semiconductor device.

도 1 내지 도 3은 종래기술에 의한 콘택홀 세정 방법을 설명하기 위하여 도시한 단면도들이다.1 to 3 are cross-sectional views illustrating a contact hole cleaning method according to the prior art.

도 1을 참조하면, 반도체 기판(50) 위에 트랜지스터와 같은 소자를 형성하면서 복수개의 절연막(52)을 먼저 형성한다. 이러한 복수개의 절연막은 제1 산화막(54), 질화막(56), 제2 산화막, 유동성 산화막(flowable oxide layer, 60)이 순차적으로 형성된 구조이다. 이어서, 상기 복수개의 절연막이 형성된 결과물에 반도체 기판(100)의 일부를 노출시키는 콘택홀(62)을 형성한다.Referring to FIG. 1, a plurality of insulating layers 52 are first formed while forming a device such as a transistor on a semiconductor substrate 50. The plurality of insulating films have a structure in which a first oxide film 54, a nitride film 56, a second oxide film, and a flowable oxide layer 60 are sequentially formed. Subsequently, a contact hole 62 exposing a part of the semiconductor substrate 100 is formed in the resultant product having the plurality of insulating films.

도 2를 참조하면, 상기 콘택홀이 형성된 결과물에 1차 습식세정(wet dipping cleaning)을 진행하여 상기 콘택홀(62)을 형성하는 과정에서 발생한 식각 잔류물(etching residue)을 제거한다. 그러나, 이러한 습식세정을 하는 과정에서 각 절연막(54, 56, 58, 60) 간의 식각비의 차이 때문에, 콘택홀(62)의 측벽에 단차(64)가 발생할 수 있다.Referring to FIG. 2, an etching residue generated in the process of forming the contact hole 62 may be removed by performing wet dipping cleaning on the resultant formed contact hole. However, due to the difference in the etching ratio between the insulating layers 54, 56, 58, and 60 during the wet cleaning process, a step 64 may occur on the sidewall of the contact hole 62.

도 3을 참조하면, 상기 1차 습식세정을 진행한 반도체 기판은 스퍼터링 장비에서 2차로 건식 세정(dry cleaning)을 실시하고, 곧바로 인시튜(In-situ)로 금속배선 적층 공정을 진행하게 된다. 기존의 콘택홀 세정 공정이 1차 습식세정을 실시한 후, 2차 건식세정을 실시하는 것은 2차 건식세정 공정과 금속배선 적층공정을 인시튜로 진행하여 공정 단계를 단순화할수 있기 때문이다. 여기서, 도 3은 금속배선을 적층하기 직전인 2차 건식 세정을 진행한 후의 단면도이다. 상기 2차 건식 세정은 식각가스의 화학반응과 이온의 포격(Bombardment)에 의해 이방성 식각을 하는 방법이다. 이러한 2차 건식식각은 1차 습식세정에서 형성된 콘택홀(62) 측벽의 단차를 이방성 식각에 의하여 해결할 수 있다. 그러나, 이온포격(ion bombardment)에 의한 스퍼터링 과정은 ① 콘택홀 입구 모서리(66)를 식각하고, ② 노출된 반도체 기판(50)에 손상(damage)을 줌과 동시에, ③ 2차 스퍼터링 된 폴리머성(polymer) 불순물, 또는 자연산화막 등이 콘택홀 바닥에 존재하게 되는 원인이 된다.Referring to FIG. 3, the semiconductor substrate subjected to the first wet cleaning is subjected to dry cleaning in the sputtering apparatus for the second time, and the metal wiring stacking process is performed in-situ immediately. After the first contact hole cleaning process performs the first wet cleaning, the second dry cleaning is performed because the second dry cleaning process and the metallization lamination process can be performed in situ to simplify the process steps. 3 is a cross-sectional view after secondary dry cleaning immediately before laminating metal wiring. The second dry cleaning is a method of anisotropic etching by the chemical reaction of the etching gas and the bombardment of ions (Bombardment). The secondary dry etching may solve the step difference between the sidewalls of the contact holes 62 formed in the primary wet cleaning by anisotropic etching. However, the sputtering process by ion bombardment is performed by (1) etching the contact hole inlet edge (66), (2) damaging the exposed semiconductor substrate (50), and (3) second sputtering polymer. (Polymer) Impurities, or natural oxide films, may be present at the bottom of the contact hole.

상술한 종래기술에 있어서의 문제점은, 콘택홀을 형성하고 1차 습식세정과 2차 건식세정을 진행하는 과정에서 발생된 콘택홀 바닥의 폴리머성 불순물 또는 자연산화막 등이 콘택홀 내부에서 금속배선층을 연결할 때 콘택 저항(contact resistance)을 증가시켜 반도체 소자의 성능이 저하된다.The problem in the above-described prior art is that a polymeric impurity or a natural oxide film on the bottom of the contact hole generated during the process of forming the contact hole and performing the first wet cleaning and the second dry cleaning may cause the metal wiring layer to be formed inside the contact hole. The contact resistance is increased when the connection is performed, thereby degrading the performance of the semiconductor device.

본 발명이 이루고자 하는 기술적 과제는 콘택홀을 세정공정에서 콘택홀 내부의 콘택저항이 높아지는 문제점을 개선할 수 있는 콘택홀 세정 (contact hole cleaning) 방법을 제공하는데 있다.An object of the present invention is to provide a contact hole cleaning method that can improve the problem that the contact resistance inside the contact hole increases in the contact hole cleaning process.

도 4내지 도 6은 본 발명의 실시예에 의한 콘택홀 세정(contact hole cleaning) 방법을 설명하기 위하여 도시한 단면도들이다.4 to 6 are cross-sectional views illustrating a contact hole cleaning method according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100: 반도체 기판, 102: 제1 절연막,100: semiconductor substrate, 102: first insulating film,

104: 질화막, 106: 제2 절연막,104: nitride film, 106: second insulating film,

108: 제3 절연막, 110: 콘택홀,108: third insulating film, 110: contact hole,

112: 블록킹층(blocking layer), 114: 절연층 계면의 단차112: blocking layer, 114: step height of the insulating layer interface

상기 기술적 과제를 달성하기 위하여 본 발명은, 복수개의 절연막이 형성된 반도체 기판 상에 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판에 건식 세정(dry cleaning)을 실시하는 단계와, 상기 건식 세정이 진행된 반도체 기판에 습식세정을 실시하는 단계를 포함하는 것을 특징으로 하는 콘택홀 세정(contact hole cleaning) 방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a contact hole on a semiconductor substrate on which a plurality of insulating films are formed, and performing dry cleaning on the semiconductor substrate on which the contact hole is formed. It provides a contact hole cleaning method comprising the step of performing a wet cleaning on the semiconductor substrate subjected to the cleaning.

본 발명의 바람직한 실시예에 의하면, 상기 절연막은 반도체 기판 위에 제1 절연막, 질화막, 제2 절연막, 제3 절연막이 순차적으로 형성된 것을 사용하고, 이러한 제1, 제2, 제3 절연막은 BPSG(Boro Phosphor Silicate Glass), USG(Undoped Silicate Glass), PSG(Phosphor Silicate Glass), SOG(Spin On Glass), SiN, SiOF 및 SiON으로 이루어진 절연막 군에서 선택된 적어도 하나를 사용하는 것이 적합하다.According to a preferred embodiment of the present invention, the insulating film is formed by sequentially forming a first insulating film, a nitride film, a second insulating film, and a third insulating film on a semiconductor substrate, and the first, second and third insulating films are BPSG (Boro). It is suitable to use at least one selected from the group of insulating films consisting of Phosphor Silicate Glass (USG), Undoped Silicate Glass (USG), Phosphor Silicate Glass (PSG), Spin On Glass (SOG), SiN, SiOF and SiON.

상기 콘택홀은 종횡비를 1.5 이상으로 형성하는 것이 적합하고, 상기 건식 세정을 실시하는 방법은 ICP(Inductive Coupled Plasma) 또는 ECR(Electron Cyclotron Resonance)와 같은 RF 식각을 이용하는 것이 적합하다.The contact hole is preferably formed to have an aspect ratio of 1.5 or more, and the method of performing the dry cleaning is preferably performed using RF etching such as Inductive Coupled Plasma (ICP) or Electron Cyclotron Resonance (ECR).

또한, 상기 습식세정은 염기성 수용액 또는 산성 수용액을 세정액으로 사용하는 것이 적합하다. 상기 염기성 세정액으로는 과산화수소수(H₂O₂)를 사용하고, 산성 수용액으로는 불산 수용액(HF)을 사용하는것이 바람직하다.In addition, the wet cleaning is preferably using a basic aqueous solution or an acidic aqueous solution as the cleaning solution. It is preferable to use hydrogen peroxide solution (H ₂ O ₂ ) as the basic cleaning solution and hydrofluoric acid solution (HF) as the acidic aqueous solution.

본 발명에 따르면, 콘택홀의 건식세정을 먼저 수행하고 습식세정을 실시하여 콘택홀의 바닥에 폴리머성 불순물이나 절연막이 남아 있는 문제점을 해결하여 콘택홀 내부의 금속배선에 대한 저항특성을 개선할 수 있다.According to the present invention, dry cleaning of the contact hole may be performed first and then wet cleaning may be performed to solve a problem in which a polymer impurity or an insulating film remains at the bottom of the contact hole, thereby improving resistance to metal wiring in the contact hole.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4를 참조하면, 반도체 기판(100) 위에 트랜지스터(미도시)를 포함하는 제1 절연막(102), 질화막(104), 제2 절연막(106), 제3 절연막(106)을 순차적으로 형성한다. 상기 제1, 제2 및 제3 절연막은 BPSG(Boro Phosphor Silicate Glass), USG(Undoped Silicate Glass), PSG(Phosphor Silicate Glass), SOG(Spin On Glass), SiN, SiOF 및 SiON으로 이루어진 절연막 군에서 선택된 적어도 하나를 사용하여 형성한다. 이어서 상기 제3 절연막(108)에 사진 및 식각공정을 진행하여 반도체 기판(100)의 일부를 노출시키는 콘택홀(110)을 형성한다. 상기 콘택홀(110)은 주로 고집화된 반도체 소자에서 응용되는 콘택홀로서 종횡비(aspect ratio)를 1.5 이상으로 형성하는 것이 적합하다.Referring to FIG. 4, a first insulating film 102, a nitride film 104, a second insulating film 106, and a third insulating film 106 including a transistor (not shown) are sequentially formed on the semiconductor substrate 100. . The first, second, and third insulating films may be formed of an insulating film group including Boro Phosphor Silicate Glass (BPSG), Undoped Silicate Glass (USG), Phosphor Silicate Glass (PSG), Spin On Glass (SOG), SiN, SiOF, and SiON. Form using at least one selected. Subsequently, a photo and etching process may be performed on the third insulating layer 108 to form a contact hole 110 exposing a part of the semiconductor substrate 100. The contact hole 110 is a contact hole mainly applied in highly integrated semiconductor devices, and preferably has an aspect ratio of 1.5 or more.

도 5를 참조하면, 상기 콘택홀(110)이 형성된 결과물에 RF식각을 이용하여 1차 건식세정을 실시한다. 상기 RF식각은 ICP(Inductive Coupled Plasma) 또는 ECR(Electron Cyclotron Resonance)와 같은 방법을 사용하여 수행하는 것이 적합하다. 그러나 RF식각에 의한 건식세정 과정에서, 2차 스퍼터링(resputtering)에 의해 떨어져 나간 실리콘 원자나, 산화막 찌꺼지로 구성된 블록킹층(112)이 반도체 기판(100)의 바닥 및 제1 내지 제3 절연막(102, 106, 108)의 측벽(wall)인 콘택홀의 바닥 및 측벽에 달라붙게 된다.Referring to FIG. 5, primary dry cleaning is performed using RF etching on a resultant in which the contact hole 110 is formed. The RF etching is suitably performed using a method such as Inductive Coupled Plasma (ICP) or Electron Cyclotron Resonance (ECR). However, in the dry cleaning process by RF etching, the blocking layer 112 composed of silicon atoms or oxide film residues separated by secondary sputtering is formed on the bottom of the semiconductor substrate 100 and the first to third insulating layers 102. And the bottom and sidewalls of the contact holes, which are the sidewalls of the sidewalls 106 and 108.

도 6을 참조하면, 상기 건식세정이 완료된 결과물에 2차 습식세정을 실시한다. 이때, 도 5의 건식세정에서 발생한 콘택홀 바닥 및 측벽의 블록킹층(112)이 습식세정 과정에서 제1 절연막(102), 질화막(104), 제2 절연막(106), 제3 절연막(106)의 식각율의 차이로 발생하는 단차 문제를 해결하는 블록킹(blocking)의 역할을 한다. 따라서, 습식세정을 진행한 후에도 각 절연층의 계면에서 발생하는 단차(114)가 방지된다. 또한, 최종 공정으로 습식세정을 실시하였기 때문에, 콘택홀의 측벽 및 바닥에 존재하는 블록킹층(112), 예컨대 2차 스퍼터링(resputtering)에 의한 실리콘 및 산화막 찌꺼기가 모두 제거되어 콘택홀의 내부에서 저항이 증가되는 일이 없이 최적화된 콘택 저항을 얻을 수 있다.Referring to FIG. 6, the second wet cleaning is performed on the result of the dry cleaning. At this time, the blocking layer 112 of the contact hole bottom and sidewalls generated in the dry cleaning of FIG. 5 is wetted during the first insulating film 102, the nitride film 104, the second insulating film 106, and the third insulating film 106. It serves as a blocking to solve the step problem caused by the difference in the etching rate of. Therefore, even after wet cleaning, the step 114 generated at the interface of each insulating layer is prevented. In addition, since wet cleaning is performed in the final process, the blocking layer 112 existing on the sidewalls and the bottom of the contact hole, for example, silicon and oxide film residues due to secondary sputtering, is removed, thereby increasing resistance in the contact hole. Optimized contact resistance can be achieved without the need for this.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 콘택홀의 건식세정을 먼저 수행하고 습식세정을 실시하여 콘택홀 내부에서 접촉저항이 증가하여 반도체 소자의 특성이 저하되는 문제를 억제할 수 있다.Therefore, according to the present invention described above, the dry cleaning of the contact hole may be performed first, followed by wet cleaning, thereby preventing the problem of deteriorating the characteristics of the semiconductor device by increasing the contact resistance inside the contact hole.

Claims

Forming a contact hole on the semiconductor substrate on which the plurality of insulating films are formed;

Performing dry cleaning on the semiconductor substrate on which the contact hole is formed; And

And performing wet cleaning on the semiconductor substrate subjected to the dry cleaning.

The method of claim 1,

And the insulating film is formed by sequentially forming a first insulating film, a nitride film, a second insulating film, and a third insulating film on a semiconductor substrate.

The method of claim 2,

And at least one selected from the group of insulating films consisting of BPSG, USG, PSG, SOG, SiN, SiOF, and SiON.

The method of claim 1,

The method of forming the contact hole is a contact hole cleaning method, characterized in that for forming an aspect ratio of 1.5 or more.

The method of claim 1,

The method of performing the dry cleaning is contact hole cleaning method, characterized in that by using an RF etching.

The method of claim 5,

The RF etching is a contact hole cleaning method, characterized in that using the Inductive Coupled Plasma (ICP) or Electron Cyclotron Resonance (ECR) method.

The contact hole cleaning method according to claim 1, wherein the wet cleaning uses a basic aqueous solution or an acidic aqueous solution as a cleaning solution.

The contact hole cleaning method according to claim 7, wherein the basic aqueous solution uses hydrogen peroxide (H ₂ O ₂ ).

8. The method of claim 7, wherein the acidic aqueous solution is a hydrofluoric acid solution (HF).