KR19990017959A - 3D ring AT switch network structure - Google Patents

3D ring AT switch network structure Download PDF

Info

Publication number
KR19990017959A
KR19990017959A KR1019970041043A KR19970041043A KR19990017959A KR 19990017959 A KR19990017959 A KR 19990017959A KR 1019970041043 A KR1019970041043 A KR 1019970041043A KR 19970041043 A KR19970041043 A KR 19970041043A KR 19990017959 A KR19990017959 A KR 19990017959A
Authority
KR
South Korea
Prior art keywords
ring
atm
output terminal
group
input terminal
Prior art date
Application number
KR1019970041043A
Other languages
Korean (ko)
Other versions
KR100226439B1 (en
Inventor
박승현
최준균
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970041043A priority Critical patent/KR100226439B1/en
Publication of KR19990017959A publication Critical patent/KR19990017959A/en
Application granted granted Critical
Publication of KR100226439B1 publication Critical patent/KR100226439B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L2012/421—Interconnected ring systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 4×4 ATM 단위 스위치 소자를 이용한 3차원 링을 갖는 ATM 스위치 네트워크 구조에 관한 것으로서, 스위치 네트워크의 신뢰성을 높일 수 있도록 각 4×4 ATM 단위 스위치에서는 수직링, 수평링 및 확장링을 갖도록 여러 경로를 형성하고, 고속 실시간 멀티미디어 서비스에 적합하도록 3차원 구조로 형성된 전체 스위치 네트워크를 대용량화하면서 셀 전달지연 편차가 크지 않으며 스위칭 거리가 적도로 구성하는 모든 물리적 경로는 임의의 단위 스위치 소자의 출력단 하나로부터 일단의 타 단위 스위치 소자의 입력단 하나로 연결하여 물리매체의 구현이 용이하도록 함으로써, 단일 경로를 갖는 ATM 스위치 네트워크에 비하여 3차원 링을 갖는 ATM 스위치 네트워크는 여러 경로를 갖기 때문에 시스템의 신뢰성을 고려하여 별도로 이중화 구성이 필요없이도 고신뢰성을 갖으며, 저렴한 비용으로 시스템을 구축할 수 있는 효과를 갖게 된다.The present invention relates to an ATM switch network structure having a three-dimensional ring using a 4 × 4 ATM unit switch element. In order to increase the reliability of the switch network, each 4 × 4 ATM unit switch includes a vertical ring, a horizontal ring, and an extension ring. All physical paths that form multiple paths and have a large three-dimensional structure that is suitable for high-speed real-time multimedia services, have large cell propagation delay variation, and switch distances are suitable for output units of arbitrary unit switch elements. By connecting the input terminal of one switch unit to another one to facilitate the implementation of physical media, the ATM switch network having a three-dimensional ring has many paths, so that the reliability of the system is taken into consideration because the ATM switch network has a single path. No need for redundant configuration It has also had the credibility, will have an effect on which to build a system on a budget.

Description

3차원 링 에이티엠 스위치 네트워크 구조3D ring AT switch network structure

본 발명은 4×4 ATM 단위 스위치 소자를 이용하여 소용량부터 대용량의 ATM 스위치 네트워크를 구성할 수 있는 3차원 링을 갖는 ATM 스위치 네트워크 구조에 관한 것이다.The present invention relates to an ATM switch network structure having a three-dimensional ring capable of constructing a small to large ATM switch network using a 4 × 4 ATM unit switch element.

종래 회선(circuit) 스위치에서 빠른 스위칭 시간의 장점과 패킷(packet) 스위치에서 효율적인 채널 스위칭의 장점을 갖도록 ATM 스위치가 시작하였으나, 여러 문제점이 발생하였다.ATM switches have been started to have advantages of fast switching time in circuit switches and efficient channel switching in packet switches, but several problems have arisen.

그리고 ATM 스위치의 구성 방식에 따라 입·출력 버퍼가 각 ATM 단위 스위치 마다 존재하거나, 스위칭 제어의 효율을 위하여 공통 메모리 방식을 도입함으로써 오히려 셀프 라우팅 보다는 예정된 라우팅(schedule routing)을 위한 프로세서의 성능과 버퍼 크기에 따라 스위치의 효율성이 좌우되므로서 메모리 제어방식의 회선 스위치 네트워크의 단점과 비숫한 문제점이 나타나게 되었다.Depending on the configuration of the ATM switch, I / O buffers exist for each ATM unit switch, or the common memory method is adopted for the efficiency of switching control. Therefore, the processor performance and buffer for scheduled routing rather than self-routing are introduced. As the size of the switch depends on the size, the disadvantages and innumerable problems of the memory control circuit switch network are presented.

따라서 2×2 단위 스위치 소자로 ATM 스위치 네트워크를 구성하기 위해서는 batcher-banyan 형태와 같이 정렬(sorting) 네트워크와, 경로(routing) 네트워크를 별도로 구성하는 방식에서는 단위 스위치 소자가 많이 사용되므로써 구현상 어려움이 있으며, 버스 형태의 ATM 스위치 네트워크에서는 대용량화에 인접 선로의 크로스토크(crosstalk), 팬아웃(fan-out) 등의 제반 문제점으로 구현상의 어려움이 있으며, 그리고 단일 링 네트워크와 멀티 링 네트워크에서는 노드들간의 공정성(pariness) 및 처리율(throughput)의 상관관계로 인하여 대용량화에 어려움이 있으며, 엑세스 지연시간이 길어 광대역 멀티미디어 서비스용 스위치 네트워크에서는 부적합한 점들이 다수 존재하는 문제점이 있다.Therefore, in order to configure ATM switch network with 2 × 2 unit switch elements, the sorting network and routing network, such as batcher-banyan type, are composed of unit switch elements. In the case of a bus-type ATM switch network, there is a problem in implementation due to various problems such as crosstalk and fan-out of adjacent lines in capacity, and between nodes in a single ring network and a multi-ring network. Due to the correlation between fairness and throughput, it is difficult to increase the capacity, and there is a problem in that many access points have inadequate points in a switch network for broadband multimedia service.

상기 문제점을 해결하기 위해 본 발명은, 수직링, 수평링 및 확장링으로 4×4 ATM 단위 스위치 소자들을 3차원 링 형태로 구성하고, 각 링 네트워크를 형성하기 위한 물리적 링크를 단일화하여 전기적 신호의 팬아웃(Fan-out) 문제, 그리고 ATM 셀의 동기화 문제로 발생할 수 있는 고속 링크 구현상의 문제점을 배제하고, 단위 스위치 소자의 출력단을 단일 경로(unique path)가 아닌 여러 경로(multiple path)를 갖게함으로써 스위치 네트워크의 신뢰성을 높이고, 스위칭 용량을 대용량화하면서도 스위칭 거리(distance)가 크지 않으므로서 셀지연편차(Cell Delay Variation)가 적다는 장점을 갖게 되어 고속 실시간 멀티미디어 서비스에 적합한 ATM 스위치 네트워크를 구성하는 것을 목적으로 한다.In order to solve the above problems, the present invention is to configure the 4 × 4 ATM unit switch elements in the form of a vertical ring, horizontal ring and expansion ring in the form of a three-dimensional ring, and unified physical links for forming each ring network to Excluding the fan-out problem and the high-speed link implementation problem that may occur due to the synchronization problem of ATM cells, the output of the unit switch element has multiple paths instead of a single path. This increases the reliability of the switch network, increases the capacity of the switch, and has the advantage of low cell delay variation and low switching distance, thus making it possible to construct an ATM switch network suitable for high-speed real-time multimedia services. The purpose.

도 1 은 본 발명의 4×4 ATM 스위치 소자 구조도.1 is a structural diagram of a 4x4 ATM switch element of the present invention.

도 2 는 본 발명이 적용되는 4×4 ATM 단위 스위치 소자들로 3차원 링 네트워크를 형성한 ATM 스위치 네트워크 구조도.2 is a diagram illustrating an ATM switch network structure in which a 3D ring network is formed of 4 × 4 ATM unit switch elements to which the present invention is applied.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

111, 112, 113, 114, 115, 116, 117, 118, 119, 120, 121, 122, 123, 124, 125, 126, 127, 128, 129, 130, 131, 132, 133, 134, 135, 136, 137 : 4×4 ATM 단위 스위치 소자111, 112, 113, 114, 115, 116, 117, 118, 119, 120, 121, 122, 123, 124, 125, 126, 127, 128, 129, 130, 131, 132, 133, 134, 135, 136, 137: 4 × 4 ATM unit switch element

IS : 스위치 소자의 입력단 OS : 스위치 소자의 출력단IS: input terminal of switch element OS: output terminal of switch element

IE : 확장링의 입력단 OE : 확장링의 출력단IE: Input of expansion ring OE: Output of expansion ring

IH : 수평링의 입력단 OH : 수평링의 츨력단IH: Input of horizontal ring OH: Output of horizontal ring

IV : 수직링의 입력단 OV : 수직링의 출력단IV: Vertical Ring Input OV: Vertical Ring Output

L, M, N : 자연수L, M, N: Natural Number

상기 목적을 달성하기 위하여 본 발명은, 그룹 '0를 형성하는 4×4 ATM 단위 스위치 소자의 출력단이 그릅 1을 형성하는 4×4 ATM 단위 스위치 소자의 입력단으로 각기 물리적 경로로 연결되고, 그룹 1을 형성하는 4×4 ATM 단위 스위치 소자의 출력단은 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자의 입력단에 각기 물리적 경로로 연결되며, 그룹 L을 형성하는 4×4 ATM 단뤼 스위치 소자의 출력단은 상기 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자의 입력단에 물리적 경로로 각기 연결되어 확장링을 형성하여 스위칭 용량을 확장할 수 있는 것을 특징으로 한다.In order to achieve the above object, according to the present invention, the output terminal of the 4x4 ATM unit switch element forming the group '0 is connected to the input path of the 4x4 ATM unit switch element forming the group 1, respectively, by a physical path. The output terminals of the 4 × 4 ATM unit switch elements forming the group L are connected to the input terminals of the 4 × 4 ATM unit switch elements forming the group L by physical paths, and the output terminals of the 4 × 4 ATM unit switch elements forming the group L are The switching capacity may be extended by forming an expansion ring by being connected to an input terminal of the 4 × 4 ATM unit switch element forming the group 0 by a physical path.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 4×4 ATM 스위치 소자 구조도로서, ATM 셀 단위로 4개의 입력단 IE, IH, IS 및 IV와 4개의 출력단 OE, OH, OS 및 OV로 구성되어 있다.FIG. 1 is a 4x4 ATM switch element structure diagram of the present invention, which is composed of four input terminals IE, IH, IS, and IV and four output terminals OE, OH, OS, and OV in ATM cell units.

상기 도 1은 ATM 셀 단위로 4개의 입력단 IE, IH, IS 및 IV로 각기 입력될 수 있고, 내부에서 ATM 셀 단위로 스위칭이 발생하여 4개의 출력단 OE, OH, OS 및 OV로 출력될 수 있다.1 may be input to four input terminals IE, IH, IS, and IV in units of ATM cells, and switching may be generated in units of ATM cells in an internal manner, and then output to four output terminals OE, OH, OS, and OV. .

도 2 는 본 발명이 적용되는 4×4 ATM 단위 스위치 소자들로 3차원 링 네트워크를 형성한 ATM 스위치 네트워크 구조도로서, 4×4 ATM 단위 스위치 소자 (L+1)×(M+1)×(N+1) 개가 사용되어 전체 스위칭 용량은 {(L+1)×(M+1)×(N+1)}입력 × {(L+1)×(M+1)×(N+1)}출력이 된다.FIG. 2 is a schematic diagram of an ATM switch network in which a 3D ring network is formed of 4 × 4 ATM unit switch elements to which the present invention is applied. FIG. 2 is a 4 × 4 ATM unit switch element (L + 1) × (M + 1) × ( N + 1) pieces are used so that the total switching capacity is {(L + 1) × (M + 1) × (N + 1)} input × {(L + 1) × (M + 1) × (N + 1) } This is the output.

4×4 ATM 스위치 소자로는 (111), (112), (113), (114), (115), (116), (117), (118), (119), (120), (121), (122), (123), (124), (125), (126), (127), (128), (129), (130), (131), (132), (133), (134), (135), (136) 그리고 (137)로 표기되어 있다.4 × 4 ATM switch elements include (111), (112), (113), (114), (115), (116), (117), (118), (119), (120), (121 ), (122), (123), (124), (125), (126), (127), (128), (129), (130), (131), (132), (133), (134), (135), (136) and (137).

상기 도 2에서 (111)의 출력단 OV는 (120)의 입력단 IV와 물리적 경로로 연결되고, (120)의 출력단 OV는 (129)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (129)의 출력단 OV는 (111)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.2, the output terminal OV of 111 is connected to the input terminal IV of 120 by a physical path, the output terminal OV of 120 is connected to the input terminal IV of 129 by a physical path, and the output terminal of 129 OV is connected to the input terminal IV of 111 by a physical path to form a closed loop of the vertical ring.

상기 (114)의 출력단 OV는 (123)의 입력단 IV와 물리적 경로로 연결되고, (123)의 출력단 OV는 (132)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (132)의 출력단 OV는 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 114 is connected to the input terminal IV of 123 by a physical path, the output terminal OV of 123 is connected to the input terminal IV of 132 by a physical path, and the output terminal OV of 132 is an input terminal. It is connected to the IV by a physical path to form a closed loop of the vertical ring.

그리고 (117)의 출력단 OV는 (126)의 입력단 IV와 물리적 경로로 연결되고, (126)의 출력단 OV는 (135)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (135)의 출력단 OV는 (117)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 117 is connected to the input terminal IV of 126 by a physical path, the output terminal OV of 126 is connected to the input terminal IV of 135 by a physical path, and the output terminal OV of (135) is ( A physical path is connected to the input stage IV of 117 to form a closed loop of the vertical ring.

상기 (111)의 출력단 OH는 (114)의 입력단 IH와 물리적 경로로 연결되며, (114)의 출력단 OH는 (117)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (117)의 출력단 OH는 (111)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of (111) is connected by a physical path to the input terminal IH of (114), the output terminal OH of (114) is connected by a physical path to the input terminal IH of (117), and the output terminal OH of (117) is ( A physical path is connected to the input terminal IH of 111 to form a closed loop of the horizontal ring.

다음 (120)의 출력단 OH는 (123)의 입력단 IH와 물리적 경로로 연결되며, (123)의 츨력단 OH는 (126)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (126)의 출력단 OH는 (120)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of the next (120) is connected by a physical path with the input terminal IH of (123), the output terminal OH of (123) is connected by a physical path with the input terminal IH of (126), and the output terminal OH of (126) is It is connected to the input terminal IH of 120 by a physical path to form a closed loop of the horizontal ring.

(129)의 출력단 OH는 (132)의 입력단 IH와 물리적 경로로 연결되며, (132)의 출력단 OH는 (135)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (135)의 출력단 OH는 (129)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of 129 is connected by physical path to the input terminal IH of 132, the output terminal OH of 132 is connected by physical path to the input terminal IH of 135, and the output terminal OH of (135) is (129). It is connected to the input terminal IH of) by a physical path to form a closed loop of the horizontal ring.

여기서 언급한 4×4 ATM 단위 스위치 소자 (111), (114), (117), (120), (123), (126), (129), (132) 및 (135)는 각기 0, 10, 0M0, 1, 11, 0M1, 00N 01N 및 0MN의 논리적 주소를 갖고 수직링과 수평링을 형성하는 그룹 0을 형성한다.The 4 × 4 ATM unit switch elements 111, 114, 117, 120, 123, 126, 129, 132, and 135 mentioned herein are 0 and 10, respectively. , 0M0, 1, 11, 0M1, 00N Form group 0 with logical addresses of 01N and 0MN to form vertical and horizontal rings.

상기 (112)의 출력단 OV는 (121)의 입력단 IV와 물리적 경로로 연결되고, (121)의 출력단 OV는 (130)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (130)의 출력단 OV는 (112)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 112 is connected to the input terminal IV of 121 by a physical path, the output terminal OV of 121 is connected to the input terminal IV of 130 by a physical path, and the output terminal OV of 130 is ( A physical path is connected to the input stage IV of 112 to form a closed loop of the vertical ring.

(115)의 출력단 OV는 (124)의 입력단 IV와 물리적 경로로 연결되고, (124)의 출력단 OV는 (133)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (133)의 출력단 OV는 (115)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 115 is connected in physical path with the input terminal IV of 124, the output terminal OV of 124 is connected in physical path with the input terminal IV of 133, and the output terminal OV of 133 is (115). It is connected to the input terminal IV of) by a physical path to form a closed loop of the vertical ring.

또한 (118)의 출력단 OV는 (127)의 입력단 IV와 물리적 경로로 연결되며, (127)의 출력단 OV는 (136)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (136)의 출력단 OV는 (118)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.Also, the output terminal OV of 118 is connected to the input terminal IV of 127 by a physical path, the output terminal OV of 127 is connected to the input terminal IV of 136 by a physical path, and the output terminal OV of 136 is ( A physical path is connected to the input stage IV of 118 to form a closed loop of the vertical ring.

(112)의 출력단 OH는 (115)의 입력단 IH와 물리적 경로로 연결되며, (115)의 출력단 OH는 (118)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (118)의 출력단 OH는 (112)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.Output terminal OH of (112) is connected by physical path to input terminal IH of (115), output terminal OH of (115) is connected by physical path to input terminal IH of (118), and output terminal OH of (118) is (112). It is connected to the input terminal IH of) by a physical path to form a closed loop of the horizontal ring.

(121)의 출력단 OH는 (124)의 입력단 IH와 물리적 경로로 연결되며, (124)의 출력단 OH는 (127)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (127)의 출력단 OH는 (121)의 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of (121) is connected to the input terminal IH of (124) by a physical path, the output terminal OH of (124) is connected to the input terminal IH of (127) by a physical path, and the output terminal OH of (127) is (121) Is connected to the IH in the physical path to form a closed loop of the horizontal ring.

(130)의 출력단 OH는 (133)의 입력단 IH와 물리적 경로로 연결되며, (133)의 출력단 OH는 (136)의 입력단 IH와 물리적 경로로 연결되며, (136)의 출력단 OH와 (130)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of 130 is connected to the input terminal IH of 133 by a physical path, and the output terminal OH of 133 is connected to the input terminal IH of 136 by a physical path, and the output terminal OH of (136) and (130) It is connected to the input terminal IH of the physical path and forms a closed loop of the horizontal ring.

여기서 언급한 4×4 ATM 단위 스위치 소자 (112), (115), (118), (121), (124), (127), (130), (133) 및 (136)은 각기 100, 110, 1M0, 101, 111, 1M1, 10N, 11N 및 1MN의 논리적 주소를 갖고 수직링과 수평링을 형성하는 그룹 1을 형성한다.The 4 × 4 ATM unit switch elements 112, 115, 118, 121, 124, 127, 130, 133, and 136 mentioned herein are 100 and 110, respectively. , Group 1 having logical addresses of 1M0, 101, 111, 1M1, 10N, 11N and 1MN, forming a vertical ring and a horizontal ring.

그리고 (113)의 출력단 OV는 (122)의 입력단 IV와 물리적 경로로 연결되고, (122)의 출력단 OV는 (131)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (131)의 출력단 OV는 (113)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 113 is connected to the input terminal IV of 122 by a physical path, the output terminal OV of 122 is connected to the input terminal IV of 131 by a physical path, and the output terminal OV of 131 is ( A physical path is connected to the input stage IV of 113) to form a closed loop of the vertical ring.

(116)의 출력단 OV는 (125)의 입력단 IV와 물리적 경로로 연결되고, (125)의 출력단 OV는 (134)의 입력단 IV와 물리적 경로로 연결되며, 그리고 (134)의 출력단 OV는 (116)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.The output terminal OV of 116 is connected in physical path with the input terminal IV of 125, the output terminal OV of 125 is connected in physical path with the input terminal IV of 134, and the output terminal OV of 134 is (116). It is connected to the input terminal IV of) by a physical path to form a closed loop of the vertical ring.

또한 (119)의 출력단 OV는 (128)의 입력단 IV와 물리적 경로로 연결되고, (128)의 출력단 OV는 (137)의 입력단 IV와 물리적 경로로 연결되며, (137)의 출력단 OV는 (119)의 입력단 IV와 물리적 경로로 연결되어 수직링의 폐루프를 형성한다.In addition, the output terminal OV of (119) is connected to the input terminal IV of (128) by a physical path, the output terminal OV of (128) is connected to the input terminal IV of (137) by a physical path, and the output terminal OV of (137) is (119) It is connected to the input terminal IV of) by a physical path to form a closed loop of the vertical ring.

상기 (113)의 출력단 OH는 (116)의 입력단 IH와 물리적 경로로 연결되며, (116)의 출력단 OH는 (119)의 입력단 IH와 물리적 경로로 연결되며, (119)의 출력단 OH는 (113)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of (113) is connected to the input terminal IH of (116) by a physical path, the output terminal OH of (116) is connected to the input terminal IH of (119) by a physical path, and the output terminal OH of (119) (113) It is connected to the input terminal IH of) by a physical path to form a closed loop of the horizontal ring.

(122)의 출력단 OH는 (125)의 입력단 IH와 물리적 경로로 연결되며, (125)의 출력단 OH는 (128)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (128)의 출력단 OH는 (122)의 입력단 IH와 믈리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of (122) is connected by physical path to the input terminal IH of (125), the output terminal OH of (125) is connected by physical path to the input terminal IH of (128), and the output terminal OH of (128) is (122). It is connected to the input terminal IH of) and a logical path to form a closed loop of the horizontal ring.

(131)의 출력단 OH는 (134)의 입력단 IH와 물리적 경로로 연결되며, (134)의 출력단 OH는 (137)의 입력단 IH와 물리적 경로로 연결되며, 그리고 (137)의 출력단 OH는 (131)의 입력단 IH와 물리적 경로로 연결되어 수평링의 폐루프를 형성한다.The output terminal OH of 131 is connected to the input terminal IH of 134 by a physical path, the output terminal OH of 134 is connected to the input terminal IH of 137 by a physical path, and the output terminal OH of 137 is (131). It is connected to the input terminal IH of) by a physical path to form a closed loop of the horizontal ring.

여기서 언급한 4×4 ATM 단위 스위치 소자 (113), (116), (119), (122), (125), (128), (131), (134) 및 (137)은 각기 L00, L10, LM0, L01, L11, LM1, L0N, L1N 및 'LMN의 논리적 주소를 갖고 수직링과 수평링을 형성하는 그룹 L을 형성한다.The 4 × 4 ATM unit switch elements 113, 116, 119, 122, 125, 128, 131, 134, and 137 mentioned above are L00, L10, respectively. , LM0, L01, L11, LM1, L0N, L1N, and form a group L having logical addresses of 'LMN' and forming a vertical ring and a horizontal ring.

상기 도 2에서 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자 (111), (114), (117), (120), (123), (126), (129), (131) 및 (135)의 각 출력단 OE는 그룹 1을 형성하는 4×4 ATM 단위 스위치 소자 (112), (115), (118), (121), (124), (127), (130), (133) 및 (136)의 각 입력단 IE로 각기 물리적 경로로 연결되고, 그룹 I을 형성하는 4×4 ATM 단위 스위치 소자 (112), (115), (118), )121), (124), (127), (130), (133) 및 (136)의 출력단 IE는 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자 (113), (116), (119), (122), (125), (128), (131), (134) 및 (137)의 입력단 IE로 각기 물리적 경로로 연결되며, 그리고 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자 (113), (116), (119), (122), (125), (128), (131), (134) 및 (137)의 출력단 IE는 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자 (111), (114), (117), (120), (123), (126), (129), (132) 및 (135)의 입력단 IE로 물리적 경로로 각기 연결되어 확장링들을 형성한다.In FIG. 2, the 4 × 4 ATM unit switch elements 111, 114, 117, 120, 123, 126, 129, 131, and 135 forming Group 0 are shown. Each output stage OE of the s) is a 4 × 4 ATM unit switch element 112, 115, 118, 121, 124, 127, 130, 133 and 4 × 4 ATM unit switch elements 112, 115, 118, 121, 124, and 127, each connected by a physical path to each input terminal IE of 136, forming a group I The output stages IE, 130, 133 and 136 are 4 × 4 ATM unit switch elements 113, 116, 119, 122, 125, 128 forming Group L. 4 × 4 ATM unit switch elements 113, 116, 119, (which are connected by physical paths to the input IEs of 131, 134, 134 and 137, respectively, and form a group L; Output stages IE of 122, 125, 128, 131, 134, and 137 are 4x4 ATM unit switch elements 111, 114, 117, which form group 0. Input path IEs at 120, 123, 126, 129, 132, and 135, respectively, as physical paths Results are extended to form a ring.

상기 도 2에서 제시된 바와 같이 수직링, 수평링 및 확장링을 형성하도록 4×4 ATM 단위 스위치 소자들(111, 112, 113, 114, 115, 116, 117, 118, 119, 120, 121, 122, 123, 124, 125, 126, 127, 128, 129, 130, 131, 132, 133, 134, 135, 136 및 137)을 연결하는 물리적 경로들은 디지털 전기 신호 혹은 광신호에 의한 물리적 링크를 형성하여 3차원 링을 갖는 ATM 스위치 네트워크 구조를 나타내다.As shown in FIG. 2, 4 × 4 ATM unit switch elements 111, 112, 113, 114, 115, 116, 117, 118, 119, 120, 121, 122 to form a vertical ring, a horizontal ring, and an expansion ring. , 123, 124, 125, 126, 127, 128, 129, 130, 131, 132, 133, 134, 135, 136, and 137, physical paths that form a physical link by a digital electrical or optical signal An ATM switch network structure with a three-dimensional ring is shown.

상술한 바와 같이 본 발명은 단일 경로(Unique Path)를 갖는 ATM 스위치 네트워크에 비하여 3차원 링을 갖는 ATM 스위치 네트워크는 여러 경로를 갖기 때문에, 시스템의 신뢰성을 고려하여 별도로 이중화 구성이 필요가 없이도 고신뢰성을 갖게 되고, 저렴한 비용으로 시스템을 구축할 수 있는 효과를 갖게 된다.As described above, in the present invention, since an ATM switch network having a three-dimensional ring has many paths, an ATM switch network having a unique path has a plurality of paths, and therefore, high reliability is not required due to the system's reliability. It has the effect of building a system at low cost.

Claims (6)

4×4 ATM 단위 스위치 소자들로 수직링 수평링 및 확장링의 폐루프를 형성하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조.A 3D ring ATM switch network structure comprising 4 × 4 ATM unit switch elements to form a closed loop of vertical ring horizontal ring and expansion ring. 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자들의 각 OE 출력단은 그룹 1을 형성하는 4×4 ATM 단위 스위치 소자들의 각 OE 입력단으로 각기 물리적 경로로 연결되도록 구성하고, 그룹 1을 형성하는 4×4 ATM 단위 스위치 소자들의 각 OE 출력단은 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자들의 각 OE 입력단으로 각기 물리적으로 연결되도록 구성하며, 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자의 츨력단은 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자들의 각 OE 입력단으로 각기 물리적 경로로 각기 연결되도록 하여 확장링들을 형성함으로써 스위칭 용량을 확장할 수 있도록 하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조.Each OE output stage of the 4x4 ATM unit switch elements forming a group 0 is configured to be connected to each OE input terminal of the 4x4 ATM unit switch elements forming a group 1 by a physical path, and the 4x forming a group 1 Each OE output terminal of the 4 ATM unit switch elements is configured to be physically connected to each OE input terminal of the 4 × 4 ATM unit switch elements forming a group L, and the output terminal of the 4 × 4 ATM unit switch elements forming a group L Is a three-dimensional ring ATM switch network structure, characterized in that the switching capacity can be extended by forming expansion rings by connecting each OE input terminal of 4 × 4 ATM unit switch elements forming a group 0 to each physical path. . 제 2 항에 있어서, 상기 소자들을 연결하는 물리적 경로들은 디지털 전기 신호나 광 신호에 의한 한 개의 출력단이 한 개의 입력단으로 연결되는 단대단 링크를 형성하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조.3. The three-dimensional ring ATM switch network structure of claim 2, wherein the physical paths connecting the elements form an end-to-end link in which one output end by a digital electrical or optical signal is connected to one input end. 제 2 항에 있어서, 상기 그룹 0를 형성하는 4×4 ATM 단위 스위치 소자의 출력단은The output terminal of the 4x4 ATM unit switch element forming the group 0, 각기 0, 10, 0M0, 1, 11, 0M1, 00N, 01N 및 0MN의 논리적 주소를 가지고 수직링과 수평링을 형성하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조(단, M은 수평링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소, N은 수직링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소를 나타냄).A three-dimensional ring ATM switch network structure, wherein M is a horizontal ring, characterized by forming vertical and horizontal rings with logical addresses of 0, 10, 0M0, 1, 11, 0M1, 00N, 01N and 0MN, respectively. Address identifying the 4 × 4 ATM switch element located, where N represents the address identifying the 4 × 4 ATM switch element located on the vertical ring). 재 2 항에 있어서, 상기 그룹 1을 형성하는 4×4 ATM 단위 스위치 소자의 출력단은The method of claim 2, wherein the output terminal of the 4 × 4 ATM unit switch element forming the Group 1 각기 100, 110, 1M0, 101, 111, 1M1, 10N, 11N 및 1MN의 논리적 주소를 가지고 수직링과 수평링을 형성하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조(단, M은 수평링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소, N은 수직링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소를 나타냄).A three-dimensional ring ATM switch network structure, wherein M and H are configured to have a vertical ring and a horizontal ring with logical addresses of 100, 110, 1M0, 101, 111, 1M1, 10N, 11N, and 1MN, respectively. Address identifying the 4 × 4 ATM switch element located, where N represents the address identifying the 4 × 4 ATM switch element located on the vertical ring). 제 2 항에 있어서, 상기 그룹 L을 형성하는 4×4 ATM 단위 스위치 소자의 출력단은3. The output terminal of a 4x4 ATM unit switch element forming the group L according to claim 2, wherein 각기 L00, L10, LM0, L01, L11, LM1, L0N, L1N 및 LMN의 논리적 주소를 가지고 수직링과 수평링을 형성하는 것을 특징으로 하는 3차원 링 ATM 스위치 네트워크 구조(단, L은 확장링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소, M은 수평링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소, N은 수직링에 위치한 4×4 ATM 스위치 소자를 식별하는 주소를 나타냄).A three-dimensional ring ATM switch network architecture, wherein L and L10, LM0, L01, L11, LM1, L0N, L1N, and LMN each form a vertical ring and a horizontal ring (where L is an extension ring). Address identifying the 4 × 4 ATM switch element located, M is the address identifying the 4 × 4 ATM switch element located on the horizontal ring, and N is the address identifying the 4 × 4 ATM switch element located on the vertical ring).
KR1019970041043A 1997-08-26 1997-08-26 Architecture of ATM Switch Network with 3 Dimensions KR100226439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041043A KR100226439B1 (en) 1997-08-26 1997-08-26 Architecture of ATM Switch Network with 3 Dimensions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041043A KR100226439B1 (en) 1997-08-26 1997-08-26 Architecture of ATM Switch Network with 3 Dimensions

Publications (2)

Publication Number Publication Date
KR19990017959A true KR19990017959A (en) 1999-03-15
KR100226439B1 KR100226439B1 (en) 1999-10-15

Family

ID=19518644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041043A KR100226439B1 (en) 1997-08-26 1997-08-26 Architecture of ATM Switch Network with 3 Dimensions

Country Status (1)

Country Link
KR (1) KR100226439B1 (en)

Also Published As

Publication number Publication date
KR100226439B1 (en) 1999-10-15

Similar Documents

Publication Publication Date Title
JP2595025B2 (en) High-speed packet switching equipment using space division type switches
US5666360A (en) Multicast routing in self-routing multistage networks
US5892932A (en) Reprogrammable switching apparatus and method
US4829227A (en) High speed data link
EP0761071B1 (en) Optical telecommunications network
US7068671B2 (en) Multiple level minimum logic network
EP0590877B1 (en) Multistage optical packet distribution network with bypass
EP0453129B1 (en) High-speed time-division switching system
WO1997019407A9 (en) A method and apparatus for switching
DE69628828D1 (en) AREA ARRANGEMENT FOR SCALABLE MULTILAYER CONNECTION ARCHITECTURE
CA2100038C (en) Chuted, growable packet switching arrangement
US4910730A (en) Batcher-banyan network
CN100584105C (en) Graded control computer system based on optical packet switch and optical multicast
Law et al. A large scalable ATM multicast switch
US5043980A (en) Switching cell for packet switching network
KR100226439B1 (en) Architecture of ATM Switch Network with 3 Dimensions
EP0501646A2 (en) Embedded control network
US5136579A (en) Digital communications network with unlimited channel expandability
EP0777360B1 (en) Method of expanding the capacity of switching elements, and switching stage obtained by the method
CA2006392C (en) Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information
KR0150622B1 (en) Large scale atm switching system
JPH08167909A (en) Output buffer type atm switch
JP3079068B2 (en) ATM switch
KR100226440B1 (en) ATM Switch Network with dual ring
Woo A novel switching architecture for ATM networks

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee