KR19990017837U - Semiconductor Package Packaging Tray - Google Patents
Semiconductor Package Packaging Tray Download PDFInfo
- Publication number
- KR19990017837U KR19990017837U KR2019970030970U KR19970030970U KR19990017837U KR 19990017837 U KR19990017837 U KR 19990017837U KR 2019970030970 U KR2019970030970 U KR 2019970030970U KR 19970030970 U KR19970030970 U KR 19970030970U KR 19990017837 U KR19990017837 U KR 19990017837U
- Authority
- KR
- South Korea
- Prior art keywords
- tray
- trays
- semiconductor package
- protruding pins
- packaging
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Stackable Containers (AREA)
- Packaging Frangible Articles (AREA)
Abstract
본 고안은 다수의 반도체 패키지를 포장 및 운반하기 위한 트레이의 구조에 관한 것으로, 장방형의 트레이 몸체(10) 상면부에 등간격으로 패키지 수납홈(11)이 배열 형성되며, 상기 트레이 몸체(10)의 상면 가장자리 둘레를 따라 등간격으로 돌출핀(12a)이 다수개 형성되고, 이 돌출핀(12a)의 형성 위치에 대응하여 상기 몸체의 저면 가장자리 둘레를 따라 안착구멍(14)이 각각 형성되어 다수의 트레이를 적층 배열시 상기 돌출핀(12a)과 안착구멍(14)이 상호 끼워 맞춰질 수 있도록 구성된 것으로서, 반도체 패키지를 적재한 다수의 트레이를 적층시켜 운반하는 경우에 트레이가 어느 정도 기울어지더라도 인접 트레이 간의 돌출핀(12a)과 안착구멍(14)이 상호 결합된 상태를 유지하여 미끄러짐에 의한 이탈을 방지할 수 있게 되므로써 트레이 및 패키지를 안전하게 운반할 수 있는 반도체 패키지 포장용 트레이에 관한 것이다.The present invention relates to a structure of a tray for packaging and transporting a plurality of semiconductor packages, the package receiving grooves 11 are formed at equal intervals on the upper surface of the rectangular tray body 10, the tray body 10 A plurality of protruding pins 12a are formed at equal intervals along the periphery of the upper surface of the body, and a seating hole 14 is formed along the periphery of the bottom edge of the body to correspond to the position at which the protruding pins 12a are formed. The protruding pins 12a and the seating holes 14 can be fitted to each other when the trays are stacked in a stacking arrangement. The protruding pins 12a and the seating holes 14 between the trays are held in a mutually coupled state, thereby preventing the slipping out of the trays. Relates to a semiconductor package packaging tray can be contrary.
Description
본 고안은 다수의 반도체 패키지를 포장 및 운반하기 위한 트레이의 구조에 관한 것으로, 특히 반도체 패키지를 적재한 다수의 트레이를 적층시켜 운반하는 도중에 각 트레이 간에 미끄러짐이 발생하여 바닥으로 떨어지므로써 트레이 자체의 파손은 물론, 패키지가 손상되는 문제점을 방지하기 위한 반도체 패키지 포장용 트레이에 관한 것이다.The present invention relates to a structure of a tray for packaging and transporting a plurality of semiconductor packages, and in particular, during the stacking and transporting of a plurality of trays loaded with a semiconductor package, slipping occurs between the trays and falls to the floor, thereby causing damage to the tray itself. Of course, the present invention relates to a semiconductor package packaging tray for preventing a problem that a package is damaged.
도 1 내지 도 3은 종래의 일반적인 반도체 패키지 포장용 트레이의 구조를 설명하기 위한 것으로서, 도 1은 상기 트레이의 평면도, 도 2는 상기 트레이를 다수개 적층 배열한 상태의 정면도, 도 3은 트레이 양단부에 대한 적층 구조를 도시한 종단면도를 각각 도시한 것이다.1 to 3 are views for explaining the structure of a conventional semiconductor package packaging tray, Figure 1 is a plan view of the tray, Figure 2 is a front view of a plurality of stacking the tray arrangement, Figure 3 both ends of the tray The longitudinal cross-sectional view which shows the laminated structure with respect to each is shown.
상기 도면에서 도시한 바와 같이, 종래의 반도체 패키지 포장용 트레이는 장방형의 트레이 몸체(10) 상면부에 등간격으로 패키지 수납홈(11)을 배열 형성하고, 상기 트레이 몸체(10)의 상면 및 저면 가장자리 둘레에는 다수의 트레이를 적층 배열시 상호 끼워 맞춰질 수 있도록 돌출테(12)(13)를 각각 형성한 구조로 되어 있다.As shown in the figure, a conventional tray for packaging a semiconductor package is formed to form a package receiving groove 11 at equal intervals on the upper surface of the rectangular tray body 10, the top and bottom edges of the tray body 10 The periphery has a structure in which protrusion frames 12 and 13 are formed to be fitted to each other when a plurality of trays are stacked.
상기와 같은 종래의 트레이는 각 패키지 수납홈(11) 내에 패키지를 하나씩 적재한 후, 이러한 트레이를 다수개 적층시키게 된다. 하나의 트레이 위에 또 하나의 트레이를 올려 놓을 때, 아래쪽에 위치한 트레이 상면의 돌출테(12)와, 위쪽에 위치한 트레이 저면의 돌출테(13)가 서로 결합되면서 적층되도록 되어 있다.In the conventional tray as described above, after stacking the packages one by one in each package receiving groove 11, a plurality of such trays are stacked. When another tray is placed on one tray, the protrusion frame 12 on the upper side of the tray located below and the protrusion frame 13 on the bottom of the tray located above are stacked to be bonded to each other.
그러나, 종래의 반도체 패키지 포장용 트레이는 패키지를 적재한 상태로 수개씩 적층시켜 운반할 때, 운반자가 부주의하여 상기 트레이가 기울어지게 되면 이들 각 트레이 간에 미끄러짐이 발생하여 바닥으로 떨어지는 경우가 자주 발생하게 되므로써 트레이 자체의 파손은 물론, 패키지가 손상되는 문제점이 있었다.However, the conventional semiconductor package packaging trays are often stacked and transported several times in a loaded state, so that if the carriers are inadvertently inclined, the trays may slip and fall to the bottom. Damage of the tray itself, of course, there was a problem that the package is damaged.
이에 본 고안은 상기와 같은 제반 문제점을 해결하기 위해 안출된 것으로, 반도체 패키지를 적재한 다수의 트레이를 적층시켜 운반하는 경우에 트레이가 어느 정도 기울어지더라도 각 트레이 간의 결합력이 우수하여 미끄러짐에 의한 이탈을 방지할 수 있게 되므로써 트레이 및 패키지를 안전하게 운반할 수 있는 반도체 패키지 포장용 트레이를 제공하는데 그 목적이 있다.Therefore, the present invention has been devised to solve the above problems, and in case of stacking and transporting a plurality of trays in which semiconductor packages are stacked, even if the tray is inclined to some extent, the coupling force between the trays is excellent, so that the deviation due to the slipping occurs. It is an object of the present invention to provide a tray for packaging a semiconductor package that can safely transport the tray and the package by being able to prevent the loss.
도 1은 종래의 반도체 패키지 포장용 트레이의 평면도,1 is a plan view of a tray for packaging a conventional semiconductor package,
도 2는 종래의 트레이를 다수개 적층 배열한 상태의 정면도,2 is a front view of a state where a plurality of conventional trays are stacked and arranged;
도 3은 종래의 트레이 양단부에 대한 적층 구조를 도시한 종단면도,3 is a longitudinal sectional view showing a laminated structure for both ends of a conventional tray;
도 4는 본 고안에 따른 반도체 패키지 포장용 트레이의 평면도,4 is a plan view of a tray for packaging a semiconductor package according to the present invention;
도 5는 본 고안의 트레이 양단부에 대한 적층 구조를 도시한 종단면도,Figure 5 is a longitudinal cross-sectional view showing a laminated structure for both ends of the tray of the present invention,
도 6은 본 고안의 트레이 전후변부에 대한 적층 구조를 도시한 횡단면도이다.Figure 6 is a cross-sectional view showing a laminated structure for the front and rear sides of the tray of the present invention.
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
10 ; 트레이 몸체 11 ; 패키지10; Tray body 11; package
12a ; 돌출핀 13 ; 돌출테12a; Protruding pin 13; Protrusion
14 ; 안착구멍14; Seating hole
상기와 같은 목적을 달성하기 위한 본 고안에 따른 반도체 패키지 포장용 트레이는 장방형의 트레이 몸체 상면부에 등간격으로 패키지 수납홈이 배열 형성되며, 상기 트레이 몸체의 상면 가장자리 둘레를 따라 등간격으로 돌출핀이 다수개 형성되고, 이 돌출핀의 형성 위치에 대응하여 상기 몸체의 저면 가장자리 둘레를 따라 안착구멍이 각각 형성되어 다수의 트레이를 적층 배열시 상기 돌출핀과 안착구멍이 상호 끼워 맞춰질 수 있도록 구성된 것을 특징으로 한다.In the tray for packaging a semiconductor package according to the present invention for achieving the above object, the package receiving grooves are arranged at equal intervals on the upper surface of the rectangular tray body, and protruding pins are spaced at equal intervals along the upper edge of the tray body. It is formed in plural, the mounting holes are formed along the periphery of the bottom edge of the body corresponding to the position of the formation of the protruding pins, so that the protruding pins and the seating holes can be fitted to each other when stacking a plurality of trays It is done.
이하, 본 고안을 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4 내지 도 6에 도시된 바와 같이, 본 고안에 따른 반도체 패키지 포장용 트레이는 장방형의 트레이 몸체(10) 상면부에 등간격으로 패키지 수납홈(11)이 배열 형성되며, 상기 트레이 몸체(10)의 상면 가장자리 둘레를 따라 등간격으로 돌출핀(12a)이 다수개 형성되고, 이 돌출핀(12a)의 형성 위치에 대응하여 상기 몸체의 저면 가장자리 둘레를 따라 안착구멍(14)이 각각 형성되어 다수의 트레이를 적층 배열시 상기 돌출핀(12a)과 안착구멍(14)이 상호 끼워 맞춰질 수 있도록 구성되어 있다.As shown in Figures 4 to 6, the tray for packaging a semiconductor package according to the present invention is formed in the upper surface of the rectangular tray body 10, the package receiving grooves 11 are formed at equal intervals, the tray body 10 A plurality of protruding pins 12a are formed at equal intervals along the periphery of the upper surface of the body, and a seating hole 14 is formed along the periphery of the bottom edge of the body to correspond to the position of the protruding pins 12a. The protruding pins 12a and the seating holes 14 may be fitted to each other when the trays are stacked.
미설명 부호 13은 트레이 몸체(10)의 저면 가장자리부에 형성된 돌출테를 나타낸다.Reference numeral 13 denotes a protruding frame formed at the bottom edge of the tray body 10.
상기한 바와 같은 본 고안의 트레이는 각 패키지 수납홈(11) 내에 패키지를 하나씩 적재한 후, 이러한 트레이를 다수개 적층시키게 된다. 하나의 트레이 위에 또 하나의 트레이를 올려 놓을 때, 아래쪽에 위치한 트레이 상면의 돌출핀(12a)과, 위쪽에 위치한 트레이 저면의 안창구멍(14)이 서로 긴밀히 결합되면서 적층되도록 되어 있다.In the tray of the present invention as described above, after stacking one package in each package receiving groove 11, a plurality of such trays are stacked. When another tray is placed on one tray, the protruding pins 12a on the upper surface of the tray located below and the insole holes 14 on the bottom of the tray located above are stacked to be closely bonded to each other.
상기와 같은 구성및 작용에 의해 기대할 수 있는 본 고안의 효과는 다음과 같다.Effects of the present invention that can be expected by the configuration and action as described above are as follows.
본 고안에 따른 반도체 패키지 포장용 트레이는 반도체 패키지를 적재한 다수의 트레이를 적층시켜 운반하는 경우에 트레이가 어느 정도 기울어지더라도 인접 트레이 간의 돌출핀(12a)과 안착구멍(14)이 상호 결합된 상태를 유지하여 미끄러짐에 의한 이탈을 방지할 수 있게 되므로써 트레이 및 패키지를 안전하게 운반할 수 있는 효과가 있다.The tray for packaging a semiconductor package according to the present invention is a state in which the protruding pins 12a and the seating holes 14 between adjacent trays are coupled to each other even when the tray is inclined to some extent when the plurality of trays in which the semiconductor packages are stacked are transported. By maintaining it, it is possible to prevent the departure due to the slip has the effect that can safely transport the tray and package.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970030970U KR200288206Y1 (en) | 1997-11-04 | 1997-11-04 | Semiconductor Package Packaging Tray |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970030970U KR200288206Y1 (en) | 1997-11-04 | 1997-11-04 | Semiconductor Package Packaging Tray |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990017837U true KR19990017837U (en) | 1999-06-05 |
| KR200288206Y1 KR200288206Y1 (en) | 2002-11-23 |
Family
ID=53898563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970030970U KR200288206Y1 (en) | 1997-11-04 | 1997-11-04 | Semiconductor Package Packaging Tray |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200288206Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389828B1 (en) * | 2000-10-25 | 2003-06-27 | (주)코스탯아이앤씨 | Tray for packing of surface mounting semiconductor package |
-
1997
- 1997-11-04 KR KR2019970030970U patent/KR200288206Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389828B1 (en) * | 2000-10-25 | 2003-06-27 | (주)코스탯아이앤씨 | Tray for packing of surface mounting semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR200288206Y1 (en) | 2002-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450960A (en) | Package | |
| US5335771A (en) | Spacer trays for stacking storage trays with integrated circuits | |
| JP4261411B2 (en) | Stackable integrated circuit tray | |
| US7163104B2 (en) | Tray for semiconductor device and semiconductor device | |
| KR100972587B1 (en) | Tray for electronic components | |
| US7395932B2 (en) | Carrier tape for electronic components | |
| KR200288206Y1 (en) | Semiconductor Package Packaging Tray | |
| CN106169438B (en) | Semiconductor chip tray | |
| KR100464171B1 (en) | Tray for Semiconductor Package | |
| JP3943906B2 (en) | palette | |
| CN112038271A (en) | Transport system | |
| KR101634263B1 (en) | tray for semi-conductor chip | |
| JP2000190971A (en) | Corrugated board box | |
| KR20160085994A (en) | The chip tray device for semiconductor | |
| KR102514312B1 (en) | Stacking magazinge wiht stacking product deviation prevention structure | |
| JP5678494B2 (en) | Electronic device storage container | |
| KR200245433Y1 (en) | A pallet adapted for the prevention of slip in a stack | |
| CN216710265U (en) | Carrier band | |
| KR20160099793A (en) | The chip tray device for semiconductor | |
| KR200157451Y1 (en) | Tray for storing semiconductor chip | |
| JP2001130571A (en) | Pallet for carriage | |
| EP4106506A1 (en) | Substrate tray | |
| KR101710578B1 (en) | Semiconductor chip tray | |
| JP2001251072A (en) | Tray for conveyance | |
| JP2577074Y2 (en) | Connector packing tray |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |