KR19990009449A

KR19990009449A - Application-specific integrated circuit

Info

Publication number: KR19990009449A
Application number: KR1019970031862A
Authority: KR
Inventors: 김현주
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-09
Filing date: 1997-07-09
Publication date: 1999-02-05

Abstract

본 발명은 프로세서를 내장한 필드 프로그래머블 게이트 어레이어에 관한 것으로, 필드 프로그래머블 게이트 어레이는 프로세서를 내장하고, 프로세서와 외부장치간을 인터페이스할 수 있도록 프로그램된다. 따라서, 이와 같은 필드 프로그래머블 게이트 어레이는 외부장치와의 인터페이스를 자유롭게 다시 프로그램할 수 있으므로, 다품종 소량생산시 원가를 절감할 수 있다.The present invention relates to a field programmable gate array with a built-in processor. The field programmable gate array is programmed to have a built-in processor and interface between the processor and an external device. Therefore, such a field programmable gate array can freely reprogram an interface with an external device, thereby reducing the cost of producing a small quantity of various products.

Description

Application-specific integrated circuit

본 발명은 애플리케이션 전용 집적 회로에 관한 것으로, 좀 더 구체적으로는 프로세서와 게이트 어레이를 집적시키고 프로그램시키는 것에 관한 것이다.TECHNICAL FIELD The present invention relates to application specific integrated circuits and, more particularly, to the integration and programming of processors and gate arrays.

일반적으로 애플리케이션 전용 집적회로(ASIC; Application-Specific Integrated Circuit)는 소정 목적에 따라 설계된 마이콤(Micom)이나 디지털 신호처리 프로세서(DSP; Digital Signal Processor)를 포함한다.In general, an application-specific integrated circuit (ASIC) includes a micom or a digital signal processor (DSP) designed for a predetermined purpose.

그리고 이와 같은 마이콤 또는 DSP와 주변장치간의 인터페이스는 별도로 설계된 IC에 의해 이루어지게 된다.The interface between the microcomputer or DSP and the peripheral device is made by a separately designed IC.

도 1은 종래의 실시예에 따른 마이콤 또는 DSP를 구비한 애플리케이션 전용 집적 회로와 주변장치간의 인터페이스를 개략적으로 도시한 블록도; 도면에 도시된 바와 같이 마이콤(Micom) 또는 디지털 신호 프로세서(DSP)는 인터페이스 집적회로(20)를 통해 주변장치(30)와 연결된다. 여기서 상기 마이콤(Micom) 또는 디지털 신호 프로세서(DSP)는 주문자의 요구에 따라 설계된 기능을 수행하도록 제작된다. 그리고 인터페이스 집적회로(20)는 주변장치(30)와 상기 프로세서(10)간을 인터레이스하도록 별도로 설계된다.1 is a block diagram schematically illustrating an interface between an application-specific integrated circuit having a microcomputer or a DSP and a peripheral device according to a conventional embodiment; As shown in the figure, a microcomputer or digital signal processor (DSP) is connected to the peripheral device 30 through the interface integrated circuit 20. Here, the Micom or digital signal processor (DSP) is manufactured to perform a function designed according to an orderer's request. The interface integrated circuit 20 is separately designed to interlace the peripheral device 30 and the processor 10.

이와 같이 설계된 회로의 동작 테스트는 다음과 같이 이루어진다. 먼저, 상기와 같이 애플리케이션 전용 집적회로(ASIC)로 구현된 마이콤 또는 디지털 신호 프로세서는 제조업체에서 제공되는 이른바 MDS(Microprocessor Development System)을 사용하여 정상적으로 동작이 이루어지는지를 검증할 수 있다.The operation test of the circuit designed as above is performed as follows. First, the microcomputer or digital signal processor implemented as an application specific integrated circuit (ASIC) as described above can verify whether the normal operation using the so-called MDS (Microprocessor Development System) provided by the manufacturer.

한편, 인터페이스 집적회로(20)의 테스트는 상기 애플리케이션 전용 집적회로(ASIC)의 제조가 이루어지고 난 후 서로 결합시켜 수행하게 된다.On the other hand, the test of the interface integrated circuit 20 is performed by combining with each other after the manufacture of the application-specific integrated circuit (ASIC).

그러므로 다품종 소량 생산에 따라 제조하는 경우에, 상기와 같은 테스트에서 인터페이스의 결함이 발견됨으로써 애플리케이션 전용 집적회로(ASIC) 또는 인터페이스 집적회로(20)를 새로이 설계하고 제조하여야 하는 문제점이 있다.Therefore, in the case of manufacturing according to a small quantity production of a large variety of products, there is a problem in that the application-specific integrated circuit (ASIC) or the interface integrated circuit 20 must be newly designed and manufactured by detecting an interface defect in the above test.

따라서 이와 같은 회로를 채용하는 소량 다품종의 제품을 생산함에 있어서 개발기간이 길어지게 되고 원가가 상승하게 되는 문제점이 있다.Therefore, there is a problem in that the development period becomes long and the cost increases in producing small quantities of multi-products employing such a circuit.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 프로세서와 게이트 어레이를 동일 칩상에 집적시킬 수 있고, 외부의 장치를 통해 게이트 어레이를 프로그램시킬 수 있는 애플리케이션 전용 집적 회로를 제공함에 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-mentioned problems, and provides an application-specific integrated circuit capable of integrating the processor and the gate array on the same chip and programming the gate array through an external device. There is a purpose.

도 1은 종래의 실시예에 따른 마이콤 또는 DSP를 구비한 애플리케이션 전용 집적 회로를 개략적으로 도시한 블록도;1 is a block diagram schematically showing an application-specific integrated circuit with a microcomputer or DSP according to a conventional embodiment;

도 2는 본 발명의 실시예에 따른 마이콤 또는 디에스피와 필드 프로그래머블 게이트 어레이를 구비한 애플리케이션 전용 집적회로를 개략적으로 도시한 블록도;2 is a schematic block diagram of an application specific integrated circuit having a microcomputer or DSP and a field programmable gate array in accordance with an embodiment of the present invention;

도 3은 본 발명의 실시예에 따른 애플리케이션 전용 집적회로의 필드 프로그래머블 게이트 어레이를 컴퓨터에 의해 설정시키는 동작을 도시한 도면.3 is a diagram illustrating an operation of setting a field programmable gate array by a computer of an application-specific integrated circuit according to an embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10, 110 : 프로세서200 : 컴퓨터10, 110: processor 200: computer

20 : IC100 : 필드 프로그래머블 게이트 어레이20: IC100: field programmable gate array

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 애플리케이션 전용 집적 회로는 소정의 데이터처리를 수행하는 프로세서와; 상기 프로세서와 외부의 장치간을 인터페이스하도록 프로그램가능 판독 전용 기억 방식의 필로 프로그래머블 게이트 어레이를 포함한다.According to a feature of the present invention proposed to achieve the above object, an application-specific integrated circuit includes a processor for performing predetermined data processing; And a pillow programmable gate array in a programmable read only memory manner to interface between the processor and external devices.

본 발명의 다른 특징에 의하면, 소정의 데이터처리를 수행하는 프로세서와; 상기 프로세서와 외부의 장치간을 인터페이스하도록 전기적 프로그램가능 판독 전용 기억 방식의 필드 프로그래머블 게이트 어레이를 포함한다.According to another aspect of the invention, the processor for performing a predetermined data processing; And a field programmable gate array in an electrically programmable read only memory manner to interface between the processor and external devices.

이 특징의 바람직한 실시예에 있어서, 애플리케이션 전용 집적 회로는 소정의 데이터처리를 수행하는 프로세서와; 상기 프로세서와 외부의 장치간을 인터페이스하도록 재기입 프로그램가능한 스태틱 램 방식의 필드 프로그래머블 게이트 어레이를 포함한다.In a preferred embodiment of this aspect, an application specific integrated circuit comprises a processor for performing predetermined data processing; And a field programmable gate array of a static RAM type rewritable to interface between the processor and an external device.

본 발명은 프로세서를 내장한 필드 프로그래머블 게이트 어레이에 관한 것으로, 필드 프로그래머블 게이트 어레이는 프로세서를 내장하고, 프로세서와 외부장치간을 인터페이스할 수 있도록 프로그램된다. 따라서, 이와 같은 필드 프로그래머블 게이트 어레이는 외부장치와의 인터페이스를 자유롭게 다시 프로그램할 수 있으므로, 다품종 소량생산시 원가를 절감할 수 있다.The present invention relates to a field programmable gate array incorporating a processor, wherein the field programmable gate array is programmed to embed a processor and interface between the processor and an external device. Therefore, such a field programmable gate array can freely reprogram an interface with an external device, thereby reducing the cost of producing a small quantity of various products.

이하, 도 2 내지 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2 to 3.

도 2를 참조하면, 본 발명의 신규한 프로세서를 내장한 프로그래머블 게이트 어레이는 마이콤 또는 디지털 신호 프로세서를 포함하여, 프로세서와 게이트 어레이를 동일 칩상에 집적시킬 수 있고, 외부의 장치를 통해 게이트 어레이를 프로그램시킬 수 있다.Referring to FIG. 2, a programmable gate array incorporating the novel processor of the present invention may include a microcomputer or a digital signal processor to integrate the processor and the gate array on the same chip, and to program the gate array through an external device. You can.

도면에 도시된 바와 같이, 필드 프로그래머블 게이트 어레이(100)는 마이콤(Micom) 또는 디지털 신호 프로세서(110; DSP)를 포함한다. 상기 마이콤은 처리하고자 하는 목적에 따라 4비트, 8비트, 16비트, 32비트의 데이터를 처리하도록 구성된다.As shown in the figure, the field programmable gate array 100 includes a micom or digital signal processor 110 (DSP). The microcomputer is configured to process 4 bits, 8 bits, 16 bits, and 32 bits according to the purpose to be processed.

상기 필드 프로그래머블 게이트 어레이(FPGA; Field Programmable Gate Array)는 소정의 목적에 따라 프로그램이 가능한 회로이다.The Field Programmable Gate Array (FPGA) is a circuit programmable for a predetermined purpose.

그러므로 설계자는 상기 프로세서(110)와 접속되는 주변장치간에 인터페이스가 이루어지도록 필드 프로그래머블 게이트 어레이를 프로그램시키게 된다.Therefore, a designer may program a field programmable gate array such that an interface is formed between the peripheral device connected to the processor 110.

도 3은 본 발명의 실시예에 따른 애플리케이션 전용 집적회로의 필드 프로그래머블 게이트 어레이를 컴퓨터에 의해 프로그램시키는 동작을 도시한 도면이다.FIG. 3 is a diagram illustrating an operation of programming, by a computer, a field programmable gate array of an application-specific integrated circuit according to an embodiment of the present invention.

도면에 도시된 바와 같이 퍼스널 컴퓨터 또는 워크스테이션과 필드 프로그래머블 게이트 어레이(100)를 소정의 통신프로토콜에 따라 접속시키고, 필드 프로그래머블 게이트 어레이(100)를 프로그램시킨다.As shown in the figure, the personal computer or workstation and the field programmable gate array 100 are connected according to a predetermined communication protocol, and the field programmable gate array 100 is programmed.

이와 같은 프로그램 동작은 상기 필드 프로그래머블 게이트 어레이(100)를 구성하는 기억장치에 따라 재기입이 가능하도록 구성한다.Such a program operation is configured to be rewritable according to a storage device constituting the field programmable gate array 100.

만일, 상기 필드 프로그래머블 게이트 어레이(100)를 PROM(Programmable Read Only Memory)로 구성하면, 알려진 바와 같이 기억소자상의 매트릭스상의 교차점을 외부에서 전압을 가해 파괴시킴으로서 1회에 한하여 프로그램 가능하게 된다.If the field programmable gate array 100 is configured as a PROM (Programmable Read Only Memory), it is possible to program only one time by destroying the intersection point on the matrix on the memory device by applying voltage from the outside.

한편, 상기 필드 프로그래머블 게이트 어레이(100)를 EEPROM(Electrically Erasable and Programmable ROM)으로 구성하면, 전기적으로 프로그램의 재기입 및 소거가 가능하다.On the other hand, if the field programmable gate array 100 is composed of EEPROM (Electrically Erasable and Programmable ROM), it is possible to electrically rewrite and erase the program.

그리고, 상기 필드 프로그래머블 게이트 어레이(100)를 SRAM(Static Random Access Memory)로 구성하면, 장치에 전원이 공급되고 있는 동안 프로그램이 가능하다.When the field programmable gate array 100 is configured of static random access memory (SRAM), the field programmable gate array 100 can be programmed while power is supplied to the device.

따라서 생산제품에 적용하고자 하는 목적에 따라 상기 필드 프로그래머블 게이트 어레이(100)는 PROM, EEPROM, 또는 SRAM을 사용하여 구성하면 된다.Therefore, the field programmable gate array 100 may be configured using PROM, EEPROM, or SRAM according to the purpose to be applied to the product.

본 발명은 종래의 애플리케이션 전용 집적회로(ASIC; Application-Specific Integrated Circuit)는 다품종 소량 생산에 따라 제조하는 경우에 테스트에서 인터페이스의 결함이 발견됨으로써 애플리케이션 전용 집적회로(ASIC) 또는 인터페이스 집적회로를 새로이 설계하고 제조하여야 함으로써 이와 같은 회로를 채용하는 소량 다품종의 제품을 생산함에 있어서 개발기간이 길어지게 되고 원가가 상승하게 되는 문제점을 해결한 것으로, 프로세서와 게이트 어레이를 동일 칩상에 집적시킬 수 있고, 외부의 장치를 통해 게이트 어레이를 프로그램시킬 수 있다.According to the present invention, a conventional application-specific integrated circuit (ASIC) is newly designed to design an application-specific integrated circuit (ASIC) or an interface integrated circuit by detecting an interface defect in a test when manufactured in a small quantity production. In order to solve the problem of longer development period and higher cost in the production of small quantities of various kinds of products employing such a circuit, the processor and the gate array can be integrated on the same chip. The device allows the gate array to be programmed.

Claims

In a semiconductor device designed for a predetermined purpose and operated in combination with an external device:

A processor 110 for performing predetermined data processing;

And a field programmable gate array (FPGA) in a programmable read only memory (PROM) scheme to interface between the processor (110) and external devices.

A processor 110 for performing predetermined data processing;

And a field programmable gate array (FPGA) of electrically programmable read only memory (EEPROM) to interface between the processor (110) and external devices.

A processor 110 for performing predetermined data processing;

And a field programmable gate array (FPGA) of a rewritable programmable static RAM (SRAM) type to interface between the processor (110) and an external device.