KR19990008125A - 위상 분할된 입력 신호를 디지탈 처리하는 수신기 - Google Patents

Abstract

수신기에 있어서, 상호 위상 시프트되는 한쌍의 신호(Xd, Yd)를 얻기 위해 입력 신호에 따라 A/D 변환(ADC)과 위상 분할(PSF) 모두를 실행한다. 상기 한쌍의 신호(Xd, Yd)는 제로 주파수에 대해 비대칭 주파수 특성을 갖는 벡터리얼 신호로서 처리(VSP) 된다. 비교적 낮은 A/D 변환 샘플링 주파수(Fs)에 보다 적당한 수신기를 형성하기 위해, 위상 분할(PSF)은 A/D 변환(ADC) 이전에 실행된다.

Description

위상 분할된 입력 신호를 디지탈 처리하는 수신기

EP-A 0 486 095는 상기 기술한 형태의 종래 기술의 수신기를 설명하고 있다. 종래 기술의 수신기에 있어서, 먼저, 아날로그 필터 및 아날로그 증폭기에 의해 한 수신 신호가 선처리된다. 이어서, 그 선처리 수신 신호는 아날로그-디지탈(A/D) 변환 처리된다. 한 디지탈 필터는 디지탈화된 수신 신호를 한쌍의 구적 신호(xi 및 yi)로 변환한다. 한쌍의 구적 신호(xi 및 yi)는 주파수 변환을 실행하는 제 1 코딕 프로세서(Cordic processor)에 인가된다. 그 결과, 한상의 베이스밴드 위상 구적 신호(xo 및 yo)가 얻어지고, 그 쌍은 저역 통과 필터 처리되어, 이어서, FM 복조를 위한 제 2 Cordic 프로세서에 인가된다. 종래의 수신기의 보다 포괄적인 이해를 위해, 특히, 참고 문헌으로 제시된 EP-A 0 486 095에는 Cordic 프로세서의 동작에 대해 개재되어 있다.

EP-A 0 486 095에 있어서, A/D 변환의 샘플링 주파수가 무선-주파수(RF) 수신 범위에서 최고 주파수의 최소한 두배가 되어야 한다는 것에 대해 설명되어 있다. 종래의 실시예에 있어서, 수신기는 87, 5와 108 사이의 RF 수신 범위와 350 Mhz의 샘플링 주파수를 갖는다.

본 발명은 입력 신호에 따라 A/D 변환 및 위상-분할을 실행하여 상호 위상 시프트되고 벡터리얼 신호(vectorial signal)로서 처리된 한 쌍의 디지탈 신호를 얻는 수신기 및 그 수신 방법에 관한 것이다.

도 1 은 본 발명에 따른 수신기의 한 예를 블록 개략 선도의 형태로 도시한 도면.

도 2a 내지 도 2 f는 도 1의 여러 상이한 점과 블록에 관련된 주파수 다이어그램에 의해 도 1의 수신기의 동작을 설명하는 도면.

도 3a 내지 도 3c는 위상 분할과 그에 관련된 비대칭 주파수 특성에 의해 스칼라 신호를 벡터리얼 신호로 변환하는 것에 대해 설명하는 개념도.

본 발명은, 특히 종래의 기술과 관련하여, 비교적 낮은 A/D 변환 샘플링 주파수에 보다 적당한 상기 기술한 형태의 수신기를 제공하는 것이다. 특히 청구 범위의 제 1 항 및 제 4 항은 본 발명에 따른 수신기와 수신 방법 모두를 각각 정의한 것이다. 본 발명을 구현하는데 선택적으로 이용될 수 있는 부가적인 특성은 종속항에 정의되어 있다.

본 발명은 다음의 관점을 고려한 것이다. A/D 변환은 바람직한 주파수 범위 이외의 다른 주파수 범위 내의 신호가 간섭을 일으킬 수 있는 이유로 에이리어싱(aliasing)이 수반하여 일어난다. 전자의 주파수 범위는 에이리어싱 주파수 범위로 지칭된다. 신호의 왜곡을 방지하기 위하여, 에이리어싱 주파수 범위 각각의 내에서 충분한 감쇠가 요구된다.

종래의 기술에 있어서, A/D 변환 이전에 아날로그 필터는 에이리어싱 주파수 범위내에 요구된 감쇠를 제공해야 한다. A/D 변환 샘플링 주파수가 낮으면 낮을수록 RF 수신 범위로 되는 에이리어싱 주파수 범위 근처에 보다 가깝게 되는데, 결과적으로, 에이리어싱 주파수 범위내에서 충분한 감쇠를 제공하기 위해서는 보다 복잡한 아날로그 필터를 필요로 한다. 임의 A/D 변환 샘플링 주파수 아래에서, 아날로그 필터는 심지어 전혀 실행되지 않는 것으로 나타날 수 있다.

본 발명에 따라, A/D 변환 이전에 위상-분할이 실행된다. 즉, 입력 신호가 먼저 위상 분할되고, 다음에 디지탈화 된다. 그 위상 분할된 신호는 양의 주파수 성분 또는 음의 주파수 성분이 우위를 차지하는 벡터리얼 신호로서 간주될 수 있다. 즉, 위상 분할은 제로 주파수에 대히 비대칭인 주파수 특성을 갖는다. 그 위상 분할되어 디지탈화된 신호는 주파수 특성이 제로 주파수에 대해서도 비대칭인 벡터리얼 신호 프로세서에서 벡터리얼 신호로서 처리된다. 종래의 수신기에 있어서, 제 1 코딕, 제 2 코딕과 그들 사이의 로우 패스 필터이 조합은, 비록 EP-A 0486 095에 인지되지 않아도 벡터리얼 신호 프로세서로서 구성하고 있음을 주목한다.

위상 분할의 비대칭 주파수 특성과 벡터리얼 신호 프로세서의 특성은, 각각 A/D 변환 이전 및 이후에 임의 에이리어싱 주파수 범위내에서 감쇠를 효과적으로 제공한다. 결과적으로, 본 발명에 있어서, A/D 변환 이전에 임의 아날로그 필터는 그들 에이리어싱 주파수 범위에서 비교적 작은 감쇠를 제공하거나, 심지어 전혀 감쇠가 없는 것으로 되어야 하고, 그로 인해, 비교적 단순하게 될 수 있다. 이는 특히 A/D 변환 샘플링 주파수가 비교적 낮을 때 적용한다. 이 경우에 있어서, 에이리어싱 주파수 범위 중 한 범위는 비교적 바람직한 주파수 범위 근처에 있게 된다. 종래 기술의 수신기에 있어서, 비교적 복잡한 아날로그 필터가 그 에이리어싱 주파수 범위 내에서 필요한 감쇠를 얻기 위해 필요하게 된다. 그러나, 본 발명에 있어서, 그 에이리어싱 주파수 범위내에 필요한 감쇠의 최소한 일부가 위상 분할의 비대칭 주파수 특성과 벡터리얼 신호 프로세서의 특성의 조합에 의해 제공된다. 결과적으로, A/D 변환 이전에 임의 아날로그 필터는 단지 요구된 감쇠의 나머지 부분, 또는 전혀 감쇠가 없는 것을 제공해야 하고, 그로 인해 비교적 간단하게 될 수 있다.

결과적으로, 본 발명은 종래의 기술에서 처럼 복잡성으로 인해 비교적 심한 비용 없이 비교적 낮은 A/D 변환 샘플링 주파수를 허용한다. 만일, A/D 변환 샘플링 주파수가 비교적 낮다면, A/D 변환 회로의 전력 소비는 적당하게 될 뿐만 아니라 그에 접속된 임의 디지탈 회로의 전력 소비도 적당하게 된다. 따라서, 본 발명은, 특히 휴대용 응용에 특히 중요한 낮은 전력 소비에 기여한다. 또한, A/D 변환 샘플링 주파수가 낮으면 낮을수록 다른 회로에 누설되어 간섭을 일으키는 범위는 보다 좁게 된다.

본 발명의 장점을 구현하는데 선택적으로 이용될 수 있는 본 발명 및 부가 특징은 도면을 참조하여 아래의 설명으로부터 명백히 알 수 있다.

도 1 은 본 발명에 따른 수신기의 한 예를 도시한 도면이다. 도 1의 수신기는 그에 공급되는 신호(R)로부터 출력 신호(0)를 유도한다. 도 1의 수신기는 입력부(INP)와 벡터리얼 신호 프로세서(VSP)를 포함한다. 보다 상세히 설명하면, 입력부(INP)는 임의 두개인 입력 회로(RF1) 및 아날로그 필터(AAF)를 포함한다. 그 입력부(INP)는 위상 분할 필터(PSF) 및 A/D 변환기 장치(ADC)를 포함한다.

그 입력부(INP)는 수신 신호(R)에 응답하여 중간 수신 신호(Ri)를 제공한다. 그 입력 회로(RF1)는 예를 들어, 수신 신호(R)를 중간 주파수로 변환하는 주파수 변환기 또는 튜너를 포함한다. 그 입력 회로(RF1)는 종래 기술의 수신기에서 아날로그 전처리와 거의 유사하게 될 수도 있는데, 그 전처리는 수신 신호의 주파수를 시프트 하지 않는다.

그 아날로그 필터(AAF)는 중간 신호(Ri)에 응답하여 필터된 수신 신호(Rf)를 제공한다. 그 아날로그 필터(AAF)는 예를 들어, 주파수가 원하는 수신 신호의 주파수와 다른 신호를 감쇠한다. 그로 인해, A/D 변환기 장치(ADC)에서 A/D 변환이 수반되는 에이리어싱의 억제에 기여하게 된다. 이는 이후에 상세히 설명한다.

위상 분할 필터(PSF)는 필터된 수신 신호(Rf)에 응답하여 위상 시프트된 한쌍의 신호(Xa, Ya)를 제공한다. 그 위상 분할 필터(PSF)는 예를 들어, 두개의 분리된 아날로그 필터를 포함할 수 있는데, 그 각각의 필터는 필터된 수신 신호(Rf)의 위상을 다른 정도로 시프트한다. 그러나, 위상 분할 필터(PSF)는 또한, 한 입력이 필터된 수신 신호(Rf)를 수신하고, 다른 입력이 어떤 신호도 수신하지 않는 두 입력을 갖는 소위 아날로그 다상 필터(analog polyphase filter)가 될 수 있다.

A/D 변환기 장치(ADC)는 샘플링 주파수(Fs)를 이용하여 한쌍의 신호(Xa, Ya)를 디지탈화 한다. 따라서, 상호 위상-시프트된 한쌍의 디지탈 신호(Xd, Yd)를 제공한다. 그 A/D 변환기 장치(ADC)는 예를 들어, 한쌍의 디지탈 신호(Xa, Ya)에서 각각의 신호를 위한 두개의 분리된 A/D 변환기를 포함한다. 그러나, A/D 변환기 장치(ADC)는 시간-다중 방식으로 동작하는 단일 A/D 변환기를 포함하기도 한다. 예를 들어, 단일 A/D 변환기는 한쌍의 신호(Xa, Ya)에서 하나 및 다른 신호를 교대로 변환할 수 있다.

벡터리얼 신호 프로세서(VSP)는 벡터리얼 신호로서 한쌍의 디지탈 신호(Xd, Yd)를 처리하여 응답으로 출력 신호(0)를 제공한다. 벡터리얼 신호 프로세서(VSP)는 제로 주파수에 대해서 비대칭인 주파수 특성을 갖는다. 예를 들어, 벡터리얼 신호 프로세서(VSP)는 한쌍의 디지탈 신호(Xd, Yd)에서 음 또는 양의 주파수 성분을 처리할 수 있다. 그 벡터리얼 신호 프로세서(VSP)는, 예를 들어 주파수 시프트롤 실행하기 위한 제 1 코딕 프로세서, 임의 통과 대역을 제공하는 필터 장치와, 진폭, 위상- 또는 주파수-복조를 실행하는 제 2 코딕 프로세서를 포함할 수 있다. 그들 소자의 조합은 EP-A 0 468 095에 기술되어 있다. 그러나, EP-A 0 468 095에는 그들 소자의 그러한 조합이 제로 주파수에 대하여 비대칭인 주파수 특성을 갖는 벡터리얼 신호 프로세서를 구성하는 것에 대해 인식하지 못하고 있다.

도 1의 수신기의 동작을 도 2a 내지 도 2f를 참조하여 실시예를 통해 더 설명한다. 도 2a는 중간 수신 신호(Ri)에 관계하는 스펙트럼을 도시한 것이다. 도 2a의 스펙트럼에 있어서, 원하는 신호가 위치될 수 있는 바람직한 주파수 범위가 존재한다. 또한, 도 2a는 두개의 에이리어싱 주파수 범위(A1 내지 A2)를 도시하고 있다. 그들 에이리어싱 주파수 범위(A1 내지 A2)의 한 신호는 A/D 변환기 장치(ADC)에서 에이리어싱으로 인하여 원하는 신호를 간섭할 수 있다. 본 기술 분야에 숙련된 사람들은 도 2a에 도시되지 않은 다른 에이리어싱 주파수 범위를 쉽게 고려할 수 있다.

도 2b는 아날로그 필터(AAF)의 크기-주파수 특성을 도시한 것이다. 도 2b의 수평 주파수(f)는 도 2a의 주파수에 대응한다. 아날로그 필터(AAF)의 크기(｜Ha｜)는 원하는 주파수 범위(D) 전체를 통해 대략 1이고, 에이리어싱 주파수 범위(A1)를 통해 실제로 0이 된다. 그 크기-주파수 특성은 비교적 이격된 상술한 주파수 범위 사이의 비교적 원만한 기울기를 갖는다. 도 2b에 있어서, 기울기는 파선으로 도시되어 있다.

도 2c는 도 1의 수신기에서 필터된 수신 신호(Rf)에 관련된 스펙트럼을 도시하고 있다. 도 2c의 스펙트럼은 도 2a의 스펙트럼과 도 2b의 크기-주파수 특성으로부터 직접 유도될 수 있다. 에이리어싱 주파수 범위(A1)는 도 2c의 스펙트럼에 표시되어 있지 않다. 그 이유는 그 주파수 범위의 임의 신호가 아날로그 필터(AAF)에 의해 실제로 감쇠되기 때문이다. 그러나, 에이리어싱 주파수 범위(A2) 내의 임의 신호는 실제로 감쇠되지 않는다. 그 이유는 에이리어싱 주파수 범위(A2)는 도 2c에 도시되어 있기 때문이다.

도 2d는 위상-시프트된 한쌍의 신호(Xa, Ya)에 관련된 스펙트럼을 도시한 것이다. 도 2d의 스펙트럼은 양의 주파수 부분(+f) 및 음의 주파수 부분(-f)을 갖는다. 그 이유는 한쌍의 신호(Xa, Ya)가 양과 음의 주파수 사이에 구별을 허용하는 백터리얼 신호로서 간주될 수 있기 때문이다. 결과적으로, 도 2d의 스펙트럼은 제로(0) 주파수와 대칭될 필요가 없으며, 반대로 도 2a와 도 2c의 스펙트럼은 스칼라 신호와 관련된다.

도 2d의 스펙트럼은 위상-분할 필터(PSF)의 다음 효과를 도시한 것이다. 도 2c에 도시된 에이리어싱 주파수 범위(A2) 내의 임의 신호에 대해서, 위상 분할 필터(PSF)는 실제로 대응하는 양의 주파수 벡터리얼 신호를 제공한다. 따라서, 도 2d의 스펙트럼은 그 양의 주파수 부분(+f)에서 에이리어싱 주파수 범위(A2+)를 갖지만, 그 음의 주파수 부분(-f)에서 상보 에이리어싱 주파수 범위(A2-)를 갖지 않는다. 또한, 상술한 내용은 도 2c에서 바람직한 주파수 범위(D)에 대해서 적용된다. 그 이유는 도 2d의 스펙트럼은 단지 양의 주파수 부분(+f)에서 바람직한 주파수 범위(D+)를 갖기 때문이다. 그러나, 후자는 본 발명의 필수적인 것이 아니다. 이는 도3a 및 도 3b를 참조한 설명으로부터 명백히 랑 수 있다.

도 2e는 도 1의 수신기에서 한쌍의 디지탈 신호(Xd, Yd)에 관련된 스펙트럼을 도시한 것이다. 그 신호가 시간-불연속이 되기 때문에 단지 (-1/2)Fs와 (+1/2)Fs 사이의 스펙트럼을 도시하는데 충분하다. 여기서, Fs는 A/D 변환기 장치(ADC)의 샘플링 주파수가 된다. 도 2e는 A/D 변환기 장치(ADC)에서 A/D 변환의 다음 효과를 나타낸 것이다. 바람직한 주파수 범위(D+)의 임의 신호들은 주파수에서 -Fs 량 만큼 시프트된다. 결과적으로, 그들 신호는 도 2e에 도시된 시프트된 바람직한 주파수 범위(sD+) 내에 해당된다. 이는 도 2d에 도시된 에이리어싱 주파수 범위(A2+)내에 임의 신호들에 적용되고, 도 2e에 도시된 시프트된 에이리어싱 주파수 범위(sA2+)에 해당된다. 그 시프트된 바람직한 주파수 범위(sD+)는 도 2e에 스펙트럼의 양의 주파수 부분(+f)에 있게 되고, 시프트된 에이리어싱 주파수 범위(sA2+)는 음의 주파수 부분에 있게 된다.

도 2f는 도 1의 수신기에서 벡터리얼 신호 프로세서(VSP)의 주파수 특성을 도시한 것이다. 그 주파수 특성은 제로 주파수에 대해서 비대칭이 된다. 여기서는 음의 주파수 부분에서 사본(counterpart)이 없는 도 2f의 주파수 특성의 양의 주파수 부분에 통과 대역(PB)이 존재한다. 따라서, 벡터리얼 신호 프로세서(VSP)는 양의 주파수 성분을 선택적으로 처리하지만, 음의 주파수 성분은 처리하지 않음을 의미한다. 이러한 이유로 인해, 시프트된 에이리어싱 주파수 범위(sA2)의 임의 신호는 시프트된 바람직한 주파수 범위(sD+)에서 임의 신호와 간섭하지 않게 된다. 또한, 도 2a를 다시 참조하면, 에이리어싱 주파수 범위(A2)에서 임의 신호는 바람직한 주파수 범위(D)내의 임의 신호와 간섭하지 않게 된다. 이는 본 발명에 따라, A/D 변환 이전에 위상 분할이 실행된다는 사실에 기인한다.

도 3a 내지 도 3c는 위상 분할이 양의 주파수 벡터리얼 신호는 음의 주파수 벡터리얼 신호를 발생하여, 제로(0) 주파수에 대해서 비대칭인 주파수 특성을 효과적으로 갖는 것을 설명하는 도면이다. 도 3a는 입력 신호 sin(ωt-φ), 여기서, ω는 신호의 라디안 주파수이고, φ는 신호의 임의 위상 상태를 나타낸다. 응답에 있어서, 그 위상 분할기는 출력 신호 sin(ωt)를 제공하고, 출력 신호 sin(ωt+Δ)를 제공하는데, 여기서, Δ는 그들 출력 신호 사이의 상호 위상 시프트이다.

도 3b는 출력 신호 sin(ωt)가 Y-성분으로 구성되고, 출력 신호 sin(ωt+Δ)가 X-성분으로 구성된 벡터리얼 신호를 설명한다. 결과적으로, 도 3b에 있어서, 출력 신호 sin(ωt) 및 출력 신호 sin(ωt+Δ)는 X 및 Y측 상에 각각 투영된다. 그들 출력 신호의 각각의 값은 한 신호 벡터(V)의 위치를 결정한다. 도 3에 있어서, 시간적으로 4개의 연속된 점은 t1, t2, t3 및 t4를 나타내고, ωt의 값은 0, (1/2) π, π 및 1(1/2)π 라디안을 각각 나타낸다. 또한, 상호 위상 시프트(Δ)는 +(1/2)π를 나타낸다.

도 3b에 도시된 신호 벡터(V)는 일정한 각속도(ω)로 완전 원형의 시계 방향으로 회전한다. 그 벡터리얼 신호의 스펙트럼은 단지 양의 주파수 성분(+ω)을 포함한다. 따라서, 음의 주파수 성분(-ω)은 존재하지 않는다. 다시 말해, 도 3b에 설명된 벡터리얼 신호는 완전히 양의 주파수 벡터리얼 신호이다. 그러나, 만약 상호 위상 시프트(Δ)가 +(1/2)π 이라면, 완전히 음의 주파수 벡터리얼 신호를 얻을 것이다. 만약, 상호 위상차 (Δ)가 완벽하게 -(1/2)π 또는 +(1/2)π가 아니라면, 신호 벡터는 완전히 원형으로 회전하게 되지 않지만, 다소 타원으로 회전한다. 이는 스펙트럼이 음의 주파수 성분과 양의 주파수 성분을 모두 포함한다는 것을 의미한다. 그러나, 그들 성분 중 어느 한 성분은 우세하게 된다. 그들 중 어느 하나는 상호 위상차(Δ)의 부호에 좌우된다.

도 3c는 입력 신호에 대해 주파수 범위(B)전체에 적용되는 도 3b에서 처럼 위상-분할의 주파수 특성을 예를 통해 설명하고 있다. 즉, Δ는 주파수 전체를 통해 입력 신호에 대해 실제로 +(1/2)π가 된다. 따라서, 도 3b의 주파수 특성은 그 양의 주파수 부분에서 통과 대역(B+)을 갖지만, 음의 주파수 부분에서 정지 대역(B-)을 갖는다. 만일, 도 3c의 주파수 특성이 도 1의 수신기에서 위상 분할 필터(PSF)의 것이 된다면, 주파수 범위(B)는 에이리어싱 주파수 범위(A2)를 포함하는 것이 바람직하다.

이전의 도면과 설명은 본 발명에만 제한을 두지 않는다. 명백하게, 첨부된 특허 청구의 범위내에 속하는 여러 변경안이 있을 수 있다. 이러한 관점에서 다음 최종 의견이 있을 수 있다.

여러 장치를 통해 물리적으로 전개하는 함수와 기능적인 요소의 여러 방법이 있다. 이러한 관점에서 도면은 매우 개략적으로 되어 있고, 본 발명의 단지 한 있을 수 있는 실시예를 각각 나타낸다. 한 예로서, 비록 도 1은 한쌍의 디지탈 신호(Xd, Yd)를 전송하는 두개의 분리된 접속을 도시하고 있지만, 시간-다중화 방식으로 그들 쌍을 전송하는데 단일 접속이 이용될 수 있다. 다른 예로서, 도 2b의 크기-주파수 특성은 아날로그 필터(AAF)가 불필요하게 될 수 있는 경우에, 도 1의 수신기에서 위상 분할 필터(PSF)에 의해 제공될 수 있다.

비록, 한 예에 의해 도 2f에서 도 1의 수신기에서 벡터리얼 신호 프로세서(VSP)가 음의 주파수 성분을 통해 양의 주파수 성분을 제공하지만, 그 역은 결코 배제되지 않는다. 만일 벡터리얼 신호 프로세서(VSP)가 양의 주파수 성분을 통해 음의 주파수 성분을 제공한다면, 샘플링 주파수(Fs)는 도 2a에 도시된 바람직한 주파수 범위(D)보다 높게 되는 것이 바람직하다. 이러한 경우에, 에이리어싱 주파수 범위(2)는 샘플링 주파수 이상의 것에 위치된다. 결과적으로, 시프트된 바람직한 주파수 범위(+sD)는 도 2e의 스펙트럼의 음의 주파수 부분에 있게 되지만, 시프트된 에이리어싱 주파수 범위(sA2+)는 양의 주파수 부분에 있게 된다. 이와 유사한 논리는 도 1의 수신기에서 위상 분할 필터(PSF)에 관해서 적용되는데, 이는 실제로 양의 주파수 또는 음의 주파수 벡터리얼 신호를 제공되든지 무관하다. 어떤 경우든, A/D 변한기 장치(ADC) 보다는 앞서고, 그 벡터리얼 신호 프로세서(VSP)는 제로 주파수에 대해 비대칭인 주파수 특성을 갖는다.

비록, 도 2f는 실시예를 통해, 도 1의 수신기에서 벡터리얼 신호 프로세서(VSP)가 바람직하게 될 수 있는 시프트된 에이리어싱 주파수 범위(sA2+)에서 임의 신호에 실제 영향을 받지 않게 됨을 도시하고 있지만, 이는 본 발명에 필수적인 것이 아니다. 어떤 경우든, 벡터리얼 신호 프로세서(VSP)는 비대칭 주파수 특성을 가지며, 따라서, 시프트된 바람직한 주파수 범위(sD+)에서 임의 신호에 영향을 받는것 보다 시프트된 에이리어싱 대역(sA2+)에서 임의 신호에 영향을 덜 받게 된다. 그 영향의 차이는 도 2a에 도시된 에이리어싱 대역(A2)내에 감쇠의 임의 량을 효과적으로 제공한다. 만일, 그렇다면 만족스런 성능을 성취하기 위해 임의 다른 감쇠는 아날로그 필터(AAF)에 의해 제공될 수 있다. 이와 유사한 논리는 위상 분할 필터(PSF)에 대해서 적용되는데, 반드시 완벽한 양의 주파수 또는 완벽한 음의 주파수 벡터리얼 신호를 제공해야 할 필요는 없다. 이러한 관점에서, 위상 분할 필터(PSF)는 예를 들어, 벡터리얼 신호 프로세서(VSP)에서 완벽하지 못한 직교성을 보상하기 위해 -(1/2)π 또는 +(1/2)π 라디안과 다른 상호 위상-시프트를 제공할 수 있다.

그 벡터리얼 신호 프로세서(VSP)의 구조가 본 발명에 필수적인 것은 아니다. 예로서, 구적 멀티플라이어-발진기 장치가 예를 들어, 주파수 시프트 또는 복조를 실행하기 위해 코딕 프로세서 대신에 이용될 수 있다. 만일, 벡터리얼 신호 프로세서(VSP)가 주파수 시프트를 실행한다면, 그 수신기의 벡터리얼 신호를 제로가 아닌 중간 주파수로 적당히 시프트 해야함을 주목한다. 이 경우에 예를 들어, 허용 오차(tolerances)로 인하여, 상호 위상 시프트에서 임의 위상 부정확성은 원하는 신호의 특성에 실제로 영향을 주지 않는다.

괄호 사이의 임의 참조 부호는 관련된 특허 청구 범위를 제한하는 것으로 해석하지 않는다.

Claims (4)

1. 상호 위상 시프트되는 한쌍의 신호(Xd, Yd)를 얻기 위해 입력 신호에 따라 A/D 변환(ADC)과 위상 분할(PSF) 모두를 실행하기 위한 입력부(INP)와;

   벡터리얼 신호로서 상기 한쌍의 신호(Xd, Yd)를 처리하고, 제로 주파수에 대해 비대칭인 주파수 특성을 갖는 벡터리얼 신호 프로세서(VSP)를 포함하는 수신기에 있어서,

   상기 입력부(INP)는 A/D 변환(ADC) 이전에 위상 분할(PSF)을 실행하도록 배열된 것을 특징으로 하는 수신기.
2. 제 1 항에 있어서, 상기 입력부(INP)는 위상 분할(PSF) 이전에 입력 신호를 필터링하는 아날로그 필터(AAF)를 포함하는 것을 특징으로 하는 수신기.
3. 제 1 항에 있어서, 상기 입력부(INP)는 위상 분할(PSF) 이전에 입력 신호를 중간 주파수로 변환하는 주파수 변환기(RFI)를 포함하는 것을 특징으로 하는 수신기.
4. 상호 위상 시프트되는 한쌍의 신호(Xd, Yd)를 얻기 위해 입력 신호에 따라 A/D 변환(ADC)과 위상 분할(PSF) 모두를 실행하는 단계와;

   제로 주파수에 대해 비대칭 주파수 특성을 갖는 벡터리얼 신호로서 상기 한쌍의 신호(Xd, Yd)를 처리(VSP)하는 단계를 포함하는 수신 방법에 있어서,

   상기 입력 신호를 A/D 변환(ADC) 이전에 위상 분할(PSF)하는 단계를 포함하는 것을 특징으로 하는 수신 방법.