KR19990005345A - Manufacturing method of thin film type optical path control device - Google Patents

Manufacturing method of thin film type optical path control device Download PDF

Info

Publication number
KR19990005345A
KR19990005345A KR1019970029540A KR19970029540A KR19990005345A KR 19990005345 A KR19990005345 A KR 19990005345A KR 1019970029540 A KR1019970029540 A KR 1019970029540A KR 19970029540 A KR19970029540 A KR 19970029540A KR 19990005345 A KR19990005345 A KR 19990005345A
Authority
KR
South Korea
Prior art keywords
layer
forming
etch stop
membrane
lower electrode
Prior art date
Application number
KR1019970029540A
Other languages
Korean (ko)
Other versions
KR100252019B1 (en
Inventor
김홍성
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019970029540A priority Critical patent/KR100252019B1/en
Publication of KR19990005345A publication Critical patent/KR19990005345A/en
Application granted granted Critical
Publication of KR100252019B1 publication Critical patent/KR100252019B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/90Methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 M×N(M, N은 정수)개의 트랜지스트터가 매트릭스 형태로 내장되고 드레인 패드를 포함하는 구동기판을 제공하는 단계와, 구동기판의 상부에 보호층을 형성하는 단계와, 보호층의 상부에 저온에서 스퍼터링 방법으로 식각 방지층을 형성하는 단계와, 식각 방지층의 상부에 드레인 패드가 형성되어 있는 부분의 상기 식각 방지층이 노출되도록 희생층을 형성하는 단계와, 노출된 식각 방지층의 상부 및 희생층의 상부에 멤브레인을 형성하는 단계와, 멤브레인의 상부에 하부전극을 형성하는 단계와, 하부전극의 상부에 변형층을 형성하고 열처리 하는 단계와, 변형층의 상부에 상부전극을 형성하는 단계와, 상부전극을 소정 형상으로 패터닝하는 단계와, 변형층, 하부전극, 멤브레인을 순차적으로 패터닝한 후, 희생층을 제거하는 단계를 포함한다.The present invention provides a driving substrate including M x N (M, N is an integer) transistors in a matrix form and including a drain pad, forming a protective layer on the driving substrate, and Forming an etch stop layer at a low temperature on the top of the layer by a sputtering method, forming a sacrificial layer to expose the etch stop layer of a portion where the drain pad is formed on the etch stop layer, and a top of the exposed etch stop layer And forming a membrane on top of the sacrificial layer, forming a lower electrode on top of the membrane, forming and heat treating a strained layer on top of the lower electrode, and forming an upper electrode on top of the strained layer. And patterning the upper electrode into a predetermined shape, and sequentially patterning the strained layer, the lower electrode, and the membrane, and then removing the sacrificial layer. .

Description

박막형 광로 조절 장치의 제조 방법Manufacturing method of thin film type optical path control device

본 발명은 박막형 광로 조절 장치의 제조 방법에 관한 것으로서, 특히 구동기판에 내장되어 있는 트랜지스터들이 식각 방지층을 형성하는 공정에서 고온에 의해 손상되는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film type optical path control device, and more particularly, to a method of manufacturing a thin film type optical path control device capable of preventing damages caused by high temperatures in the process of forming transistors embedded in a driving substrate. .

일반적으로, 광학 에너지(optical energy)를 스크린상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathod Ray Tube)등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display:이하 'LCD'라 칭함), DMD(Deformable Mirror Device), 또는 AMA(Actuated Mirror Arrays)등이 있다.In general, a spatial light modulator, which is an apparatus for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display apparatus. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. The direct view image display device includes a CRT (Cathod Ray Tube), and the projection image display device includes a liquid crystal display (hereinafter referred to as an LCD), a DMD (deformable mirror device), or an AMA (Actuated). Mirror Arrays).

상술한 CRT장치는 평균 100ft-L(백색 표시) 이상인 휘도, 30:1 이상인 콘트라스트비, 1만시간 이상의 수명등이 보증된 우수한 표시 장치이다. 그러나, CRT는 중량 및 용적이 크고 높은 기계적인 강도를 유지하기 때문에 화면을 완전한 평면으로 하기가 곤란하여 주변부가 왜곡되는 문제점이 있었다. 또한, CRT는 전자빔으로 형광체를 여기해서 발광시키므로 화상을 만들기 위해 고전압을 필요로 하는 문제점이 있었다.The above-described CRT apparatus is an excellent display apparatus which is guaranteed an average brightness of 100 ft-L (white display) or more, a contrast ratio of 30: 1 or more, a lifetime of 10,000 hours or more. However, since the CRT has a large weight and volume and maintains high mechanical strength, it is difficult to make the screen completely flat, which causes distortion of the peripheral part. In addition, since CRTs excite phosphors with an electron beam to emit light, there is a problem that a high voltage is required to produce an image.

따라서, 상술한 CRT의 문제점을 해결하기 위해 LCD가 개발되었다. 이러한 LCD의 장점을 CRT와 비교하여 설명하면 다음과 같다. LCD는 저전압에서 동작하며, 소비 전력이 작고, 변형 없는 화상을 제공한다.Therefore, LCDs have been developed to solve the above-mentioned problems of CRT. The advantages of such LCDs are explained in comparison with CRTs. LCDs operate at low voltages, consume less power, and provide images without distortion.

그러나, 상술한 장점들에도 불구하고 LCD는 광속의 편광으로 인하여 1∼2%의 낮은 광효율을 가지며, 그 내부의 액정 물질의 응답 속도가 느린 문제점이 있었다.However, despite the above-mentioned advantages, the LCD has a low light efficiency of 1 to 2% due to the polarization of the light beam, and there is a problem that the response speed of the liquid crystal material therein is slow.

이에 따라, 상술바와 같은 LCD의 문제점들을 해결하기 위하여 DMD, 또는 AMA등의 장치가 개발되었다. 현재, DMD가 약 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA는 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만아니라 광속의 극성에 영향을 끼치지 않는다.Accordingly, in order to solve the problems of the LCD as described above, a device such as a DMD or an AMA has been developed. Currently, AMA can achieve a light efficiency of 10% or more, while DMD has a light efficiency of about 5%. In addition, the AMA is not only affected by the polarity of the incident luminous flux but also does not affect the polarity of the luminous flux.

통상적으로, AMA 내부에 형성된 각각의 액츄에이터들은 인가되는 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다. 이 액츄에이터가 변형을 일으킬 때, 액츄에이터의 상부에 장착된 각각의 거울들은 전계의 크기에 비례하여 경사지게 된다.Typically, the respective actuators formed inside the AMA cause deformation depending on the electric field generated by the applied image signal and bias voltage. When this actuator causes deformation, each of the mirrors mounted on top of the actuator is inclined in proportion to the magnitude of the electric field.

따라서, 이 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 이 각각의 거울들을 구동하는 액츄에이터의 구성 재료로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 세라믹이 이용된다. 또한, 이 액츄에이터의 구성 재료로 PMN(Pb(Mg, Nb)O3)등의 전왜 세라믹을 이용할 수 있다.Thus, these inclined mirrors can reflect light incident from the light source at a predetermined angle. Piezoelectric ceramics such as PZT (Pb (Zr, Ti) O 3 ), or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as a constituent material of the actuator for driving the respective mirrors. As the constituent material of this actuator, electrodistorted ceramics such as PMN (Pb (Mg, Nb) O 3 ) can be used.

상술한 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 현재 AMA는 박막형 광로 조절 장치가 주종을 이루는 추세이다.The AMA is classified into a bulk type and a thin film type. Currently, AMA is the main trend of the thin-film optical path control device.

도 1은 종래의 박막형 광로 조절 장치의 평면도이다.1 is a plan view of a conventional thin film type optical path control device.

도 1을 참조하면, 멤브레인(70)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 멤브레인(70)의 타측은 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 갖는다. 그러므로, 멤브레인(70)의 오목한 부분에는 인접한 멤브레인의 사각형 형상 돌출부가 끼워지고, 사각형 형상의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 1, one side of the membrane 70 has a rectangular concave portion at a central portion thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the membrane 70 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the concave portions of the membrane 70 are fitted with the rectangular protrusions of the adjacent membranes, and the rectangular protrusions are fitted with the concave portions of the adjacent membranes.

도 2는 도 1에 도시한 장치를 A-A' 선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of the apparatus shown in FIG. 1 taken along line A-A '.

도 2를 참조하면, 박막형 광로 조절 장치는 일측 상부에 드레인 패드(drain:20)가 형성된 구동기판(10)과 그 상부에 형성된 액츄에이터(140)를 포함한다.Referring to FIG. 2, the apparatus for controlling a thin film type optical path includes a driving substrate 10 having a drain pad 20 formed on one side thereof, and an actuator 140 formed thereon.

구동기판(10)의 내부에는 M×N(M, N은 정수)개의 트랜지스터가 매트릭스(matrix) 형태로 내장되어 있다. 또한, 구동기판(10)은 보호층(30)과 식각 방지층(40)을 포함한다.M × N (M, N is an integer) transistors are embedded in the drive substrate 10 in a matrix form. In addition, the driving substrate 10 may include a protective layer 30 and an etch stop layer 40.

액츄에이터(140)는 식각 방지층(40)중 그 하부에 드레인 패드(20)가 형성된 부분에 일측이 접촉되며 타측이 에어갭(air gap:60)을 개재하여 식각 방지층(40)과 평행하도록 형성된 멤브레인(membrane:70), 멤브레인(70)의 상부에 형성된 하부전극(80), 하부전극(80)의 상부에 형성된 변형층(90), 변형층(90)의 상부에 형성된 상부전극(100), 상부전극(100)의 소정 부분에 형성된 스트라이프(110), 변형층(90)의 타측으로부터 하부전극(80), 멤브레인(70), 식각 방지층(40), 보호층(30)을 통하여 드레인 패드(20)까지 수직으로 형성된 배전홀(120), 그리고 배전홀(120)내에 하부전극(80)과 드레인 패드(20)가 서로 전기적으로 연결되도록 형성된 배전체(130)를 포함한다.The actuator 140 is formed such that one side of the etch stop layer 40 is in contact with a portion where the drain pad 20 is formed, and the other side is parallel to the etch stop layer 40 through an air gap 60. (membrane: 70), the lower electrode 80 formed on the membrane 70, the strained layer 90 formed on the lower electrode 80, the upper electrode 100 formed on the strained layer 90, From the other side of the stripe 110 and the deformable layer 90 formed on a predetermined portion of the upper electrode 100, the drain pads may be formed through the lower electrode 80, the membrane 70, the etch stop layer 40, and the protective layer 30. A distribution hole 120 vertically formed up to 20, and a distribution unit 130 formed to electrically connect the lower electrode 80 and the drain pad 20 to each other in the distribution hole 120.

이하, 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, the manufacturing method of the above-mentioned thin film type optical path control apparatus is demonstrated with reference to drawings.

도 3a 내지 도 3c는 도 2에 도시한 장치의 제조 공정도이다. 도 3a 내지 도 3c에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.3A to 3C are manufacturing process diagrams of the apparatus shown in FIG. 2. 3A to 3C, the same reference numerals are used for the same members as in FIG.

도 3a를 참조하면, M×N개의 트랜지스터가 매트릭스 형태로 내장되고 일측 상부에 드레인 패드(20)가 형성된 구동기판(10)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass:PSG)로 구성된 보호층(30)이 형성된다.Referring to FIG. 3A, a protective layer made of Phospho-Silicate Glass (PSG) is formed on an upper portion of a driving substrate 10 having M × N transistors embedded in a matrix and having a drain pad 20 formed on one side thereof. 30 is formed.

보호층(30)은 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 갖도록 형성된다. 보호층(30)은 후속하는 공정 동안 구동기판(10)을 보호한다.The protective layer 30 is formed to have a thickness of about 1.0 to 2.0 μm using a chemical vapor deposition (CVD) method. The protective layer 30 protects the drive substrate 10 during subsequent processing.

식각 방지층(40)은 보호층(30)의 상부에 질화물(Si3N4)로 형성된다. 식각 방지층(40)은 저압 화학 기상 증착(Low Pressure CVD : LPCVD)방법으로 1000∼2000Å 정도의 두께로 형성되고, 이때 증착 온도는 800℃이다. 식각 방지층(40)은 후속하는 식각 공정 동안 보호층(30) 및 그 하부가 손상되는 것을 방지한다. 그러나, 구동기판(10)에 내장된 트랜지스터는 식각 방지층(40)을 형성하는 공정에서 높은 증착 온도로 인하여 손상되는 경우가 발생한다.The etch stop layer 40 is formed of nitride (Si 3 N 4 ) on the protective layer 30. The etch stop layer 40 is formed to a thickness of about 1000 to 2000 kPa by a low pressure chemical vapor deposition (LPCVD) method, and the deposition temperature is 800 ° C. The etch stop layer 40 prevents the protective layer 30 and its lower portion from being damaged during the subsequent etching process. However, the transistor embedded in the driving substrate 10 may be damaged due to the high deposition temperature in the process of forming the etch stop layer 40.

희생층(50)은 식각 방지층(40)의 상부에 형성된다. 희생층(50)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착 방법으로 1.0∼2.0㎛ 정도의 두께로 형성된다. 이때, 희생층(50)은 표면의 평탄도가 매우 불량하므로 스핀 온 글래스(Spin On Glass:SOG)를 사용하는 방법 또는 CMP(Chemical Mechanical Polishing)를 이용하는 방법으로 평탄화된다. 이어서, 희생층(50)중 그 하부에 드레인 패드(20)가 형성되어 있는 부분을 식각하여 식각 방지층(40)의 일부를 노출시킨다.The sacrificial layer 50 is formed on the etch stop layer 40. The sacrificial layer 50 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to a thickness of about 1.0 to 2.0 μm by an atmospheric pressure chemical vapor deposition method. In this case, since the surface flatness is very poor, the sacrificial layer 50 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 50 in which the drain pad 20 is formed is etched to expose a portion of the etch stop layer 40.

도 3b를 참조하면, 멤브레인(70)은 노출된 식각 방지층(40)의 상부 및 희생층(50)의 상부에 형성된다. 멤브레인(70)은 질화물을 저압 화학 기상 증착 방법으로 0.1∼1.0㎛ 정도의 두께를 갖도록 형성된다.Referring to FIG. 3B, the membrane 70 is formed on the exposed etch stop layer 40 and on the sacrificial layer 50. The membrane 70 is formed to have a thickness of about 0.1 to 1.0 μm of nitride by low pressure chemical vapor deposition.

하부전극(80)은 멤브레인(70) 상부에 백금(Pt) 또는 탄탈륨(Ta)으로 형성된다. 하부전극(80)은 스퍼터링 방법으로 500∼2000Å 정도의 두께로 형성된다. 하부전극(80)은 신호 전극으로써 구동기판(10)에 내장된 트랜지스터로부터 화상 신호를 드레인 패드(20) 및 배전체(130)을 경유하여 제공받는다.The lower electrode 80 is formed of platinum (Pt) or tantalum (Ta) on the membrane 70. The lower electrode 80 is formed to a thickness of about 500 to 2000 micrometers by a sputtering method. The lower electrode 80 is a signal electrode and receives an image signal from the transistor embedded in the driving substrate 10 via the drain pad 20 and the distributor 130.

변형층(90)은 하부전극(80)의 상부에 압전물질인 PZT 또는 PZLT로 형성된다. 변형층(90)은 졸-겔(Sol-Gel)법으로 0.1∼1.0㎛ 두께를 갖도록 형성된다. 이어서, 변형층(90)은 급속 열처리(Rapid Thermal Annealing:RTA) 방법으로 열처리하여 상변이된다.The strained layer 90 is formed of PZT or PZLT, which is a piezoelectric material, on the lower electrode 80. The strained layer 90 is formed to have a thickness of 0.1 μm to 1.0 μm by a sol-gel method. Subsequently, the strained layer 90 is thermally transformed by rapid thermal annealing (RTA).

상부전극(100)은 변형층(90)의 일측 상부에 형성된다. 상부전극(100)은 전기 전도성 및 반사성이 우수한 금속인 알루미늄 또는 백금을 스퍼터링 방법으로 500∼2000Å 정도의 두께를 갖도록 형성된다. 상부전극(100)은 공통 전극으로써 바이어스 전압이 인가되어 하부전극(80)과 상부전극(100) 사이에 전계가 발생한다. 따라서, 변형층(90)은 상술한 전계의 크기에 비례하여 변형되어 상부전극(100)이 광원으로 부터 입사되는 광속의 경로를 변경한다.The upper electrode 100 is formed on one side of the strained layer 90. The upper electrode 100 is formed to have a thickness of about 500 to 2000 micrometers by sputtering of aluminum or platinum, which is a metal having excellent electrical conductivity and reflectivity. The upper electrode 100 is applied with a bias voltage as a common electrode to generate an electric field between the lower electrode 80 and the upper electrode 100. Therefore, the strained layer 90 is deformed in proportion to the magnitude of the electric field described above to change the path of the light beam through which the upper electrode 100 is incident from the light source.

스트라이프(110)는 상부전극(100)을 패터닝하여 중앙부에 형성된다. 스트라이프(110)는 상부전극(100)을 균일하게 작동시켜 입사되는 광속이 난반사되는 것을 방지한다.The stripe 110 is formed in the center by patterning the upper electrode 100. The stripe 110 uniformly operates the upper electrode 100 to prevent the incident light beam from being diffusely reflected.

도 3c를 참조하면, 상부전극(100)이 소정 형상으로 패터닝된 후, 배전홀(120)은 변형층(90)의 타측 상부로부터 드레인 패드(20)의 상부까지 변형층(90), 하부전극(80), 멤브레인(70), 식각 방지층(40) 및 보호층(30)이 순차적으로 식각되어 변형층(90)으로부터 드레인 패드(20)까지 수직하게 형성된다.Referring to FIG. 3C, after the upper electrode 100 is patterned into a predetermined shape, the distribution hole 120 is formed from the upper side of the strain pad 90 to the upper side of the drain pad 20 from the other side of the strain layer 90. 80, the membrane 70, the etch stop layer 40, and the protective layer 30 are sequentially etched to form a vertical portion from the strained layer 90 to the drain pad 20.

배전체는(130)는 배전홀(120)의 내부에 텅스텐, 백금 또는 티타늄등의 금속을 스퍼터링 방법으로 형성되어, 드레인 패드(20)와 하부전극(80)을 전기적으로 연결한다. 따라서, 배전체(130)는 배전홀(120)내에서 하부전극(80)으로부터 드레인 패드(20)의 상부까지 수직하게 형성된다.The distributor 130 is formed by sputtering a metal such as tungsten, platinum or titanium in the distribution hole 120 to electrically connect the drain pad 20 and the lower electrode 80. Therefore, the distributor 130 is vertically formed from the lower electrode 80 to the upper portion of the drain pad 20 in the distribution hole 120.

계속해서, 변형층(90), 하부전극(80), 멤브레인(70)을 순차적으로 패터닝한 후, 희생층(50)을 불산 가스로 제거하여 에어갭(60)을 형성한다.Subsequently, the strained layer 90, the lower electrode 80, and the membrane 70 are sequentially patterned, and then the sacrificial layer 50 is removed with hydrofluoric acid gas to form an air gap 60.

상술한 바와 같이, 종래의 박막형 광로 조절 장치에서 식각 방지층(40)은 질화물을 저압 화학 기상 증착 방법으로 형성하였다. 그러나, 식각 방지층(40)이 저압 화학 기상 증착 방법으로 형성될 때 800℃의 고온 공정이 수반되기 때문에 구동기판(10)에 내장되어 있는 트랜지스터가 고온에 의해 손상되는 문제점이 있었다.As described above, in the conventional thin film type optical path control device, the etch stop layer 40 is formed of nitride by a low pressure chemical vapor deposition method. However, when the etch stop layer 40 is formed by a low pressure chemical vapor deposition method, a high temperature process of 800 ° C is involved, which causes a problem that the transistor embedded in the driving substrate 10 is damaged by high temperature.

본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 식각 방지층을 저온으로 형성하여 구동기판에 내장되어 있는 트랜지스터가 손상되는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공함에 그 목적이 있다.The present invention has been made to solve the conventional problems as described above, the present invention is a method of manufacturing a thin film type optical path control apparatus that can prevent the transistor embedded in the driving substrate to be damaged by forming an etch stop layer at a low temperature. The purpose is to provide.

상술한 바와 같은 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수)개의 트랜지스트터가 매트릭스 형태로 내장되고 드레인 패드를 포함하는 구동기판을 제공하는 단계와, 구동기판의 상부에 보호층을 형성하는 단계와, 보호층의 상부에 저온에서 스퍼터링 방법으로 식각 방지층을 형성하는 단계와, 식각 방지층의 상부에 드레인 패드가 형성되어 있는 부분의 상기 식각 방지층이 노출되도록 희생층을 형성하는 단계와, 노출된 식각 방지층의 상부 및 희생층의 상부에 멤브레인을 형성하는 단계와, 멤브레인의 상부에 하부전극을 형성하는 단계와, 하부전극의 상부에 변형층을 형성하고 열처리 하는 단계와, 변형층의 상부에 상부전극을 형성하는 단계와, 상부전극을 소정 형상으로 패터닝하는 단계와, 변형층, 하부전극, 멤브레인을 순차적으로 패터닝한 후, 희생층을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention provides a step of providing a driving substrate in which the M × N (M, N is an integer) transistor is built in a matrix form and includes a drain pad, and the upper portion of the driving substrate Forming a protective layer on the protective layer, forming an etch stop layer at a low temperature on the top of the passivation layer by sputtering, and forming a sacrificial layer to expose the etch stop layer of a portion where the drain pad is formed on the etch stop layer. Forming a membrane on top of the exposed etch stop layer and on the sacrificial layer, forming a lower electrode on top of the membrane, forming and heat-treating a strained layer on top of the lower electrode; Forming an upper electrode on the strained layer, patterning the upper electrode into a predetermined shape, and sequentially patterning the strained layer, the lower electrode, and the membrane After, a step of removing the sacrificial layer.

본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.

도 1은 종래의 박막형 광로 조절 장치의 평면도,1 is a plan view of a conventional thin film type optical path control device,

도 2는 도 1의 장치를 A-A' 선으로 자른 단면도,FIG. 2 is a cross-sectional view taken along line AA ′ of the apparatus of FIG. 1; FIG.

도 3a 내지 도 3c는 도 2에 도시된 장치의 제조 공정도,3a to 3c is a manufacturing process diagram of the device shown in FIG.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도,4 is a plan view of a thin film type optical path control apparatus according to the present invention,

도 5는 도 4의 장치를 B-B' 선으로 자른 단면도,5 is a cross-sectional view taken along line B-B 'of the apparatus of FIG. 4;

도 6a 내지 도 6c는 도 5에 도시한 장치의 제조 공정도.6A to 6C are manufacturing process diagrams of the apparatus shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

510 : 구동기판 520 : 드레인 패드510: driving substrate 520: drain pad

530 : 보호층 540 : 식각 방지층530: protective layer 540: etching prevention layer

550 : 희생층 560 : 에어갭550: sacrificial layer 560: air gap

570 : 멤브레인 580 : 하부전극570: membrane 580: lower electrode

590 : 변형층 600 : 상부전극590 strain layer 600 upper electrode

610 : 스트라이프 620 : 배전홀610: stripe 620: power distribution hole

630 : 배전체 640 : 액츄에이터630: distributor 640: actuator

이하, 첨부된 도면을 참조하여 본 발명에 따른 박막형 광로 조절 장치를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the thin-film optical path control apparatus according to the present invention.

도 4는 종래의 박막형 광로 조절 장치의 평면도이다.4 is a plan view of a conventional thin film type optical path control device.

도 4를 참조하면, 멤브레인(570)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 멤브레인(570)의 타측은 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 갖는다. 그러므로, 멤브레인(570)의 오목한 부분에는 인접한 멤브레인의 사각형 형상 돌출부가 끼워지고, 사각형 형상의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 4, one side of the membrane 570 has a rectangular concave portion at a central portion thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the membrane 570 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the concave portions of the membrane 570 are fitted with the rectangular protrusions of the adjacent membranes, and the rectangular protrusions are fitted with the concave portions of the adjacent membranes.

도 5는 도 4에 도시한 장치를 B-B' 선으로 자른 단면도이다.FIG. 5 is a cross-sectional view of the apparatus shown in FIG. 4 taken along line B-B '.

도 5를 참조하면, 박막형 광로 조절 장치는 일측 상부에 드레인 패드(520)가 형성된 구동기판(510)과 그 상부에 형성된 액츄에이터(640)를 포함한다.Referring to FIG. 5, the thin film type optical path control apparatus includes a driving substrate 510 having a drain pad 520 formed on one side thereof, and an actuator 640 formed thereon.

구동기판(510)의 내부에는 M×N(M, N은 정수)개의 트랜지스터가 매트릭스 형태로 내장되어 있다. 또한, 구동기판(510)은 보호층(530)과 식각 방지층(540)을 포함한다.Inside the driving substrate 510, M × N transistors (M and N are integers) are built in a matrix. In addition, the driving substrate 510 includes a protective layer 530 and an etch stop layer 540.

액츄에이터(640)는 식각 방지층(540)중 그 하부에 드레인 패드(520)가 형성된 부분에 일측이 접촉되며 타측이 에어갭을 개재하여 식각 방지층(540)과 평행하도록 형성된 멤브레인(570), 멤브레인(570)의 상부에 형성된 하부전극(580), 하부전극(580)의 상부에 형성된 변형층(590), 변형층(590)의 상부에 형성된 상부전극(600), 상부전극(600)의 소정 부분을 패터닝하여 형성된 스트라이프(610), 변형층(590)의 타측으로부터 하부전극(580), 멤브레인(570), 식각 방지층(540), 보호층(530)을 통하여 드레인 패드(520)까지 형성된 배전홀(620), 그리고 배전홀(620)내에 하부전극(580)과 드레인 패드(520)가 서로 전기적으로 연결되도록 형성된 배전체(630)를 포함한다.The actuator 640 has a membrane 570 and a membrane formed on one side of the etch stop layer 540 in contact with a portion where the drain pad 520 is formed, and the other side thereof is parallel to the etch stop layer 540 through an air gap. The lower electrode 580 formed on the upper portion of the 570, the strained layer 590 formed on the lower electrode 580, the upper electrode 600 formed on the strained layer 590, and a predetermined portion of the upper electrode 600. A distribution hole formed from the other side of the stripe 610 and the strained layer 590 formed by patterning the drain electrode 580 through the lower electrode 580, the membrane 570, the etch stop layer 540, and the protective layer 530. 620 and a distribution 630 formed in the distribution hole 620 so that the lower electrode 580 and the drain pad 520 are electrically connected to each other.

이하, 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, the manufacturing method of the above-mentioned thin film type optical path control apparatus is demonstrated with reference to drawings.

도 6a 내지 도 6d는 도 5에 도시한 장치의 제조 공정도이다. 도 6a 내지 도 6d에 있어서, 도 3과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6A to 6D are manufacturing process diagrams of the apparatus shown in FIG. 5. 6A to 6D, the same reference numerals are used for the same members as in FIG.

도 6a를 참조하면, M×N개의 트랜지스터가 매트릭스 형태로 내장되고 일측 상부에 드레인 패드(520)가 형성된 구동기판(510)의 상부에 인 실리케이트 유리로 구성된 보호층(530)이 형성된다.Referring to FIG. 6A, a protective layer 530 including silicate glass is formed on a driving substrate 510 having M × N transistors embedded in a matrix and having a drain pad 520 formed on one side thereof.

보호층(530)은 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 갖도록 형성된다. 보호층(530)은 후속하는 공정 동안 구동기판(510)을 보호한다.The protective layer 530 is formed to have a thickness of about 1.0 to 2.0 μm using a chemical vapor deposition (CVD) method. The protective layer 530 protects the driving substrate 510 during the subsequent process.

식각 방지층(540)은 보호층(530)의 상부에 불산 가스에 손상되지 않는 질화알루미늄(AlN)을 스퍼터링 방법에 의해 형성된다. 이때, 식각 방지층(540)의 증착 온도는 150℃이며 1000∼2000Å 정도의 두께로 형성된다. 식각 방지층(540)은 후속하는 식각 공정 동안 보호층(530) 및 그 하부가 손상되는 것을 방지한다. 이와 같이, 식각 방지층(540)이 저온 공정으로 형성되기 때문에 구동기판(510)에 내장되어 있는 트랜지스터가 열에 의해 손상되지 않는다.The etch stop layer 540 is formed on the upper portion of the protective layer 530 by sputtering aluminum nitride (AlN) that is not damaged by hydrofluoric acid gas. At this time, the deposition temperature of the etch stop layer 540 is 150 ℃ and is formed to a thickness of about 1000 ~ 2000Å. The etch stop layer 540 prevents the protective layer 530 and its lower portion from being damaged during the subsequent etching process. As described above, since the etch stop layer 540 is formed at a low temperature process, the transistor embedded in the driving substrate 510 is not damaged by heat.

희생층(550)은 식각 방지층(540)의 상부에 형성된다. 희생층(550)은 인(P)의 농도가 높은 인 실리케이트 유리를 대기압 화학 기상 증착 방법으로 1.0∼2.0㎛ 정도의 두께로 형성된다. 그리고, 희생층(550)은 표면의 평탄도가 매우 불량하므로 스핀 온 글래스(Spin On Glass : SOG)를 사용하는 방법 또는 CMP(Chemical Mechanical Polishing)를 이용하는 방법으로 평탄화된다. 이어서, 희생층(550)중 그 하부에 드레인 패드(520)가 형성되어 있는 부분을 식각하여 식각 방지층(540)의 일부를 노출시킨다.The sacrificial layer 550 is formed on the etch stop layer 540. The sacrificial layer 550 is formed of phosphorus silicate glass having a high concentration of phosphorus (P) to a thickness of about 1.0 to 2.0 μm by an atmospheric pressure chemical vapor deposition method. In addition, since the surface flatness is very poor, the sacrificial layer 550 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 550 in which the drain pad 520 is formed is etched to expose a portion of the etch stop layer 540.

도 6b를 참조하면, 멤브레인(570)은 노출된 식각 방지층(540)의 상부 및 희생층(550)의 상부에 형성된다. 멤브레인(570)은 질화물을 저압 화학 기상 증착 방법으로 0.1∼1.0㎛ 정도의 두께를 갖도록 형성된다.Referring to FIG. 6B, the membrane 570 is formed on the exposed etch stop layer 540 and on the sacrificial layer 550. The membrane 570 is formed to have a thickness of about 0.1 to 1.0 μm of nitride by a low pressure chemical vapor deposition method.

하부전극(580)은 멤브레인(570) 상부에 전기 전도성이 우수한 금속인 백금 또는 탄탈륨으로 형성된다. 하부전극(580)은 스퍼터링 방법으로 500∼2000Å 정도의 두께로 형성된다. 하부전극(580)은 신호 전극으로써 구동기판(510)에 내장된 트랜지스터로부터 화상 신호를 드레인 패드(520) 및 배전체(630)을 경유하여 제공받는다.The lower electrode 580 is formed of platinum or tantalum, which is a metal having excellent electrical conductivity, on the membrane 570. The lower electrode 580 is formed to a thickness of about 500 to 2000 micrometers by a sputtering method. The lower electrode 580 is a signal electrode and receives an image signal from the transistor embedded in the driving substrate 510 via the drain pad 520 and the distributor 630.

도 6c를 참조하면, 변형층(590)은 하부전극(580)의 상부에 압전물질인 PZT 또는 PZLT로 형성된다. 변형층(590)은 졸-겔(Sol-Gel)법으로 0.1∼1.0㎛ 두께를 갖도록 형성된다. 이어서, 변형층(590)은 급속 열처리(Rapid Thermal Annealing:RTA) 방법으로 열처리하여 상변이된다.Referring to FIG. 6C, the strained layer 590 is formed of PZT or PZLT, which is a piezoelectric material, on the lower electrode 580. The strained layer 590 is formed to have a thickness of 0.1 μm to 1.0 μm by a sol-gel method. Subsequently, the strained layer 590 is thermally transformed by rapid thermal annealing (RTA).

상부전극(600)은 변형층(590)의 일측 상부에 형성된다. 상부전극(600)은 전기 전도성과 반사 특성이 우수한 금속인 알루미늄 또는 백금을 스퍼터링 방법에 의해 500∼2000Å 정도의 두께를 갖도록 형성된다. 상부전극(600)은 공통 전극으로써 바이어스 전압이 인가되어 하부전극(580)과 상부전극(600) 사이에 전계가 발생한다. 따라서, 변형층(590)은 상술한 전계의 크기에 비례하여 변형되어 상부전극(600)이 광원으로 부터 입사되는 광속의 경로를 변경한다.The upper electrode 600 is formed on one side of the strained layer 590. The upper electrode 600 is formed to have a thickness of about 500 to 2000 micrometers by sputtering of aluminum or platinum, which is a metal having excellent electrical conductivity and reflective properties. The upper electrode 600 is applied with a bias voltage as a common electrode to generate an electric field between the lower electrode 580 and the upper electrode 600. Accordingly, the strained layer 590 is deformed in proportion to the magnitude of the electric field described above to change the path of the light beam through which the upper electrode 600 is incident from the light source.

스트라이프(610)는 상부전극(600)을 패터닝하여 중앙부에 형성된다. 스트라이프(610)는 상부전극(600)을 균일하게 작동시켜 입사되는 광속이 난반사되는 것을 방지한다.The stripe 610 is formed at the center by patterning the upper electrode 600. The stripe 610 operates the upper electrode 600 uniformly to prevent the incident light beam from being diffusely reflected.

도 6d를 참조하면, 상부전극(600)이 소정 형상으로 패터닝된 후, 배전홀(620)은 변형층(590)의 타측 상부로부터 드레인 패드(520)의 상부까지 변형층(590), 하부전극(580), 멤브레인(570), 식각 방지층(540) 및 보호층(530)이 순차적으로 식각되어 변형층(590)로부터 드레인 패드(520)까지 수직하게 형성된다.Referring to FIG. 6D, after the upper electrode 600 is patterned into a predetermined shape, the distribution hole 620 is formed from the upper side of the strain pad 520 to the upper side of the drain pad 520 from the other side of the strained layer 590. The 580, the membrane 570, the etch stop layer 540, and the protective layer 530 are sequentially etched to form a vertical portion from the strained layer 590 to the drain pad 520.

배전체(630)는 배전홀(620)의 내부에 텅스텐, 백금 또는 티타늄등의 금속을 스퍼터링 방법으로 형성되어, 드레인 패드(520)와 하부전극(580)을 전기적으로 연결한다. 따라서, 배전체(630)는 배전홀(620)내에서 하부전극(580)로부터 드레인 패드(520)의 상부까지 수직하게 형성된다.The distributor 630 is formed by sputtering a metal such as tungsten, platinum or titanium in the distribution hole 620 to electrically connect the drain pad 520 and the lower electrode 580. Accordingly, the power distribution 630 is vertically formed from the lower electrode 580 to the top of the drain pad 520 in the distribution hole 620.

계속해서, 변형층(590), 하부전극(580), 멤브레인(570)을 순차적으로 패터닝한 후, 희생층(550)을 불산 가스로 제거하여 에어갭(560)을 형성한다.Subsequently, the strained layer 590, the lower electrode 580, and the membrane 570 are sequentially patterned, and then the sacrificial layer 550 is removed with hydrofluoric acid to form an air gap 560.

상술한 바와 같이, 박막형 AMA의 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 구동기판(510)의 하단에 증착시켜 저항 접촉(ohmic contact:도시안됨)을 형성한다.As described above, after the device of the thin film type AMA is completed, platinum-tantalum (Pt-Ta) is deposited on the lower end of the driving substrate 510 using a sputtering method to form an ohmic contact (not shown).

이어서, 구동기판(510)의 상부에 포토레지스트(도시안됨)을 도포한 후, 상부전극(600)에 바이어스 전압을 인가하는 동시에 하부전극(580)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package : 도시안됨) 본딩(bonding)을 대비하여 구동기판(510)을 소정 두께가지만 잘라낸다.Next, after applying a photoresist (not shown) on the driving substrate 510, a tape carrier package for applying a bias voltage to the upper electrode 600 and an image signal to the lower electrode 580. (Not shown) The driving substrate 510 is cut to have a predetermined thickness in preparation for bonding.

계속하여, TCP 본딩에 요구되는 AMA 패널(pannel)의 패드(도시안됨)을 노출시키기 위해 AMA 패널의 패드 부위를 건식 식각 방법을 이용하여 식각한다.Subsequently, the pad portion of the AMA panel is etched using a dry etching method to expose the pad (not shown) of the AMA panel required for TCP bonding.

상술한 바와 같이, 박막형 AMA 소자가 형성된 구동기판(510)을 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.As described above, the driving substrate 510 on which the thin film type AMA element is formed is completely cut into a predetermined shape, and then the pad of the AMA panel and the TCP are connected to complete the manufacture of the thin film type AMA module.

상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치는 식각 방지층을 저온 공정으로 형성하므로 구동기판에 내장되어 있는 트랜지스터가 손상되지 않는 효과가 있다.As described above, since the thin film type optical path control device according to the present invention forms the etch stop layer by a low temperature process, the transistor embedded in the driving substrate is not damaged.

상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although the present invention has been described with reference to the drawings, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. I can understand that you can.

Claims (4)

M×N(M, N은 정수)개의 트랜지스트터가 매트릭스 형태로 내장되고 드레인 패드(520)를 포함하는 구동기판(510)을 제공하는 단계와, 상기 구동기판(510)의 상부에 보호층(530)을 형성하는 단계와, 상기 보호층(530)의 상부에 저온에서 스퍼터링 방법으로 식각 방지층(540)을 형성하는 단계와, 상기 식각 방지층(540)의 상부에 상기 드레인 패드(520)가 형성되어 있는 부분의 상기 식각 방지층(540)이 노출되도록 희생층(550)을 형성하는 단계와, 상기 노출된 식각 방지층(540)의 상부 및 상기 희생층(550)의 상부에 멤브레인(570)을 형성하는 단계와, 상기 멤브레인(570)의 상부에 하부전극(580)을 형성하는 단계와, 상기 하부전극(580)의 상부에 변형층(590)을 형성하고 열처리 하는 단계와, 상기 변형층(590)의 상부에 상부전극(600)을 형성하는 단계와, 상기 상부전극(600)을 소정 형상으로 패터닝하는 단계와, 상기 변형층(590), 상기 하부전극(580), 상기 멤브레인(570)을 순차적으로 패터닝한 후, 상기 희생층(550)을 제거하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Providing a driving substrate 510 having M × N (M, N is an integer) transistors embedded in a matrix and including a drain pad 520, and a protective layer on the driving substrate 510. Forming a 530, forming an etch stop layer 540 on the upper portion of the protective layer 530 at a low temperature by sputtering, and forming a drain pad 520 on the etch stop layer 540. Forming a sacrificial layer 550 to expose the etch stop layer 540 of the formed portion; and forming a membrane 570 on the exposed etch stop layer 540 and on the sacrificial layer 550. Forming a layer, forming a lower electrode 580 on the membrane 570, forming a heat treatment layer 590 on the lower electrode 580, and performing heat treatment. Forming an upper electrode 600 on the upper portion of the 590, and forming the upper electrode 600 in a predetermined shape. And patterning the strain layer 590, the lower electrode 580, and the membrane 570 sequentially, and then removing the sacrificial layer 550. Manufacturing method. 제 1 항에 있어서, 상기 식각 방지층(540)이 질화알루미늄(AlN)로 형성되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the etch stop layer (540) is made of aluminum nitride (AlN). 제 1 항에 있어서, 상기 보호층(530)은 인 실리케이트 유리로 형성되며, 상기 희생층(550)은 인(P)의 농도가 높은 인 실리케이트 유리로 형성되며, 상기 멤브레인(570)은 질화물로 형성되며, 상기 하부전극(580)은 전기 전도성이 좋은 물질로 형성되며, 상기 변형층(590)은 압전 물질로 형성되며, 상기 상부전극(600)은 전기 전도성과 반사 특성있는 우수한 형성되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the protective layer 530 is formed of phosphorus silicate glass, and the sacrificial layer 550 is formed of phosphorus silicate glass having a high concentration of phosphorus (P), and the membrane 570 is formed of nitride. The lower electrode 580 is formed of a material having good electrical conductivity, the strained layer 590 is formed of a piezoelectric material, and the upper electrode 600 is formed of excellent electrical conductivity and reflection characteristics. The manufacturing method of the thin film type optical path control apparatus. 제 1 항에 있어서, 상기 식각 방지층(540)의 증착 온도가 150℃인 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the deposition temperature of the etch stop layer (540) is 150 ℃.
KR1019970029540A 1997-06-30 1997-06-30 Manufacturing method of tma KR100252019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029540A KR100252019B1 (en) 1997-06-30 1997-06-30 Manufacturing method of tma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029540A KR100252019B1 (en) 1997-06-30 1997-06-30 Manufacturing method of tma

Publications (2)

Publication Number Publication Date
KR19990005345A true KR19990005345A (en) 1999-01-25
KR100252019B1 KR100252019B1 (en) 2000-04-15

Family

ID=19512504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029540A KR100252019B1 (en) 1997-06-30 1997-06-30 Manufacturing method of tma

Country Status (1)

Country Link
KR (1) KR100252019B1 (en)

Also Published As

Publication number Publication date
KR100252019B1 (en) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100252019B1 (en) Manufacturing method of tma
KR100262735B1 (en) Fabricating method of actuated mirror arrays
KR100258105B1 (en) Apparatus for actuated mirror arrays
KR100258108B1 (en) Fabricating method for actuated mirror arrays
KR100262736B1 (en) Apparatus of actuated mirror arrays
KR100258110B1 (en) Fabricating method for actuated mirror arrays
KR100258109B1 (en) Fabricating method for actuated mirror arrays
KR100255750B1 (en) Tma and manufacturing method thereof
KR100258106B1 (en) Fabricating method of actuated mirror arrays
KR19990005299A (en) Manufacturing method of thin film type optical path control device
KR100273899B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR100258117B1 (en) Fabricating method of actuated mirror arrays
KR100252017B1 (en) Thin film actuated mirror array
KR19990005301A (en) Manufacturing method of thin film type optical path control device
KR19990005298A (en) Manufacturing method of thin film type optical path control device
KR100262734B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR19990018834A (en) Manufacturing method of thin film type optical path control device
KR100262737B1 (en) Manufacturing method of tma
KR100255752B1 (en) Manufacturing method of tma
KR100267467B1 (en) Fabricating method for actuated mirror arrays
KR100248985B1 (en) Tma and manufacturing method
KR100273900B1 (en) Apparatus and fabricating method of actuated mirror arrays
KR19990005304A (en) Thin Film Type Light Path Regulator
KR19990061420A (en) Manufacturing method of thin film type optical path control device
KR19990061421A (en) Thin film type optical path controller

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040528

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee