KR19990004757A - 박막형 광로 조절 장치의 제조방법 - Google Patents

박막형 광로 조절 장치의 제조방법 Download PDF

Info

Publication number
KR19990004757A
KR19990004757A KR1019970028898A KR19970028898A KR19990004757A KR 19990004757 A KR19990004757 A KR 19990004757A KR 1019970028898 A KR1019970028898 A KR 1019970028898A KR 19970028898 A KR19970028898 A KR 19970028898A KR 19990004757 A KR19990004757 A KR 19990004757A
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
forming
active matrix
conductive layer
Prior art date
Application number
KR1019970028898A
Other languages
English (en)
Other versions
KR100251114B1 (ko
Inventor
손성용
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019970028898A priority Critical patent/KR100251114B1/ko
Publication of KR19990004757A publication Critical patent/KR19990004757A/ko
Application granted granted Critical
Publication of KR100251114B1 publication Critical patent/KR100251114B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission

Abstract

박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은 그 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고 상기 액티브 매트릭스의 상부에, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 제1 도전층과 제2 도전층을 적층하여 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 제2 도전층을 식각한 후 산소(O2) 이온 주입을 실시함으로써, 상기 하부 전극의 제1 도전층의 노출부를 절연체로 만들어 상기 하부 전극을 각각의 화소별로 단락시키는 단계, ⅳ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 v) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함한다. 본 발명에 따르면, Iso-cut 식각 공정시 과도 식각을 실시하지 않으므로, 하부 전극의 하부층(지지층)의 손상을 방지하면서 하부 전극을 각각의 화소별로 단락시킬 수 있다.

Description

박막형 광로 조절 장치의 제조 방법
본 발명은 액츄에이티드 미러 어레이(Actuated Mirror array; AMA)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 하부 전극을 각 화소별로 단락시키기 위한 식각 공정을 진행할 때 그 하부에 형성된 지지층의 손상(attack)을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), 디포머블 미러 어레이(Deformable Mirror Device; DMD) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광 효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상)을 얻을 수 있다. 또한, 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 전압에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN (Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제 5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호 (발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.
도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 모스(metal oxide semiconductor; MOS) 트랜지스터가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(passivation layer)(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
액츄에이터(60)는 상기 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 상기 액티브 매트릭스(1)와 평행하도록 적층된 멤브레인(30), 상기 멤브레인(30)의 상부에 적층된 하부 전극(35), 상기 하부 전극(35)의 상부에 적층된 변형층(40), 상기 변형층(40)의 상부에 적층된 상부 전극(45), 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.
상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 광원으로부터 입사되는 빛의 난반사를 방지한다.
이하, 상기 박막형 광로 조절 장치의 제조 방법을 도 2a 내지 2d를 참조하여 설명한다.
도 2a를 참조하면, M×N(M, N은 정수) 개의 트랜지스터(도시되지 않음)가 내장되고 그 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(phosphor-silicate glass; PSG)로 구성된 보호층(10)을 형성한다. 상기 보호층(10)은 화학 기상 증착(chemical vapor deposition; CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속 공정으로부터 액티브 매트릭스(1)를 보호한다.
상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 상기 식각 방지층(15)은 저압 화학 기상 증착(low pressure CVD; LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안에 보호층(10) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.
상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 상기 희생층(20)은 인(P)의 농도가 높은 PSG를 대기압 화학 기상 증착(atmospheric pressure CVD; APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(spin-on glass; SOG)를 사용하는 방법 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터의 지지부가 형성될 위치를 만든다.
도 2b를 참조하면, 상기 노출된 식각 방지층(15) 및 희생층(20) 상에 0.1∼1.0㎛ 정도의 두께로 멤브레인(30)을 형성한다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성함으로써, 멤브레인(30) 내의 응력(stress)을 조절한다.
상기 멤브레인(30) 상에는 예컨대 백금(Pt)-탄탈륨(Ta)으로 구성된 하부 전극(35)이 형성된다. 이어서, 상기 하부 전극(35)을 식각하여 각 화소별로 상기 하부 전극(35)을 단락시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-cut 식각 공정).
상기 하부 전극(35) 상에는 PZT 또는 PLZT로 구성된 변형층(40)이 형성된다. 상기 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(rapid thermal annealing; RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 공통 전극인 상부 전극(45)과 신호 전극인 하부 전극(35) 사이에 발생하는 전기장에 의하여 변형을 일으키다.
상기 상부 전극(45)은 변형층(40)의 상부에 형성된다. 상기 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 공통 전극인 상부 전극(45)에는 제2 신호(바이어스 신호)가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
도 2c를 참조하면, 상기 상부 전극(45)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(45)의 일측 상부에 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 상기 변형층(40) 및 하부 전극(35)을 순차적으로 소정의 화소 형상으로 패터닝한 후, 변형층(40)의 일측 상부로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 텅스텐, 백금 또는 티타늄 등의 금속을 리프트-오프 방법으로 증착하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다.
도 2d를 참조하면, 상기 비어 컨택(55)이 형성된 결과물 전면에 포토레지스트층(도시하지 않음)을 도포하고 이를 패터닝하여 상기 멤브레인(30)을 노출시킨다. 이어서, 상기 포토레지스트층을 식각 마스크로 사용하여 상기 멤브레인(30)을 이방성 식각함으로써 소정의 화소 형상으로 패터닝한다. 계속해서, 상기 포토레지스트층을 식각 마스크로 사용하여 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 등방성 식각함으로써 에어 갭(25)을 형성한다. 이어서, 상기 포토레지스트층을 제거하고, 남아있는 식각 용액을 제거하기 위하여 세정 및 건조 공정을 실시함으로써 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 화상 신호 전류가 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 신호 전극인 하부 전극(35)에 인가된다. 또한, 외부로부터 공통 전극선(도시하지 않음)을 통하여 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 상기 변형층(40)은 전기장에 대하여 수직인 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 멤브레인(30)이 형성되어 있는 방향의 반대 방향으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치에서는 하부 전극을 각각의 화소별로 단락시키기 위한 Iso-cut 식각 공정을 진행할 때, 박막형 AMA 모듈 전체에서 완벽한 Iso-cut 식각을 실시하기 위해서 식각 장비의 식각 균일성을 보상해주어야 한다. 따라서, 상기 식각 공정은 과도 식각(over etch)으로 진행하여야 한다. 이 경우, 상기 하부 전극의 하부층인 멤브레인이 함께 식각되게 되어, 공정 완료 후 박막형 AMA 소자의 불량(failure)을 초래한다.
도 3은 상술한 Iso-cut 식각 공정을 진행한 후의 박막형 광로 조절 장치의 평면도이다.
도 3에 도시된 바와 같이, Iso-cut 식각 공정을 완료한 후 변형층(40) 및 하부 전극(35)을 화소 형상으로 패터닝하기 위한 사진 식각 공정을 진행할 때, A 부분은 포토레지스트에 의해 덮어지지 않고 오픈되기 때문에 계속적으로 식각되게 된다. 따라서, A 부분의 멤브레인(30)이 계속적으로 식각되기 때문에 손상되어 공정 불량의 원인이 된다.
따라서, 본 발명의 목적은 하부 전극을 각각의 화소별로 단락시키기 위한 Iso-cut 식각 공정을 진행할 때 그 하부의 지지층의 손상을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.
도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 도 2b의 하부 전극을 각 화소별로 단락시키기 위한 식각 공정을 진행한 후의 박막형 광로 조절 장치의 평면도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 B­B' 선으로 자른 단면도이다.
도 6a 내지 도 6f는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도면의 주요 부분에 대한 부호의 설명
100 : 액티브 매트릭스200 : 액츄에이터
105 : 드레인 패드110 : 보호층
115 : 식각 방지층125 : 지지층
130 : 하부 전극135 : 변형층
140 : 상부 전극145 : 비어 홀
150 : 비어 컨택
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 그 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고 상기 액티브 매트릭스의 상부에, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 제1 도전층과 제2 도전층을 적층하여 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 제2 도전층을 식각한 후 산소(O2) 이온 주입을 실시함으로써, 상기 하부 전극의 제1 도전층의 노출부를 절연체로 만들어 상기 하부 전극을 각각의 화소별로 단락시키는 단계, ⅳ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 v) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
상술한 본 발명의 박막형 광로 조절 장치에 있어서, 외부로부터 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스에 내장된 MOS 트랜지스터, 드레인 패드 및 비어 컨택을 통하여 신호 전극인 하부 전극에 인가된다. 동시에, 외부로부터 공통 전극선을 통하여 상부 전극에는 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이에 적층되어 있는 변형층이 변형을 일으킨다. 상기 변형층은 전기장에 대하여 직교하는 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 상기 액츄에이터 상부에서 거울의 기능도 수행하는 상부 전극도 같은 방향으로 경사진다. 이에 따라, 광원으로부터 입사되는 빛은 경사진 상부 전극에 의해 소정의 각도로 반사된 후, 슬릿을 통과하여 스크린에 투영됨으로써 화상을 맺게 된다.
상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 제1 도전층, 예컨대 탄탈륨(Ta)과 제2 도전층, 예컨대 백금(Pt)이 적층되어 이루어진 하부 전극을 각 화소별로 단락시키기 위한 Iso-cut 식각 공정시, 상기 하부 전극의 제2 도전층을 바람직하게는 식각 종료점(end of point; EOP)을 이용한 식각 공정으로 식각한 후 노출된 표면에 산소 이온 주입을 실시한다. 그 결과, 상기 제1 도전층이 절연체, 예컨대 탄탈륨-산소(Ta-O)의 절연체가 됨으로써 상기 하부 전극이 각각의 화소별로 단락된다.
따라서, 본 발명은 Iso-cut 식각 공정시 과도 식각을 실시하지 않으므로, 과 식각에 의한 하부 전극의 하부층(지지층)의 손상을 방지하면서 하부 전극을 각 화소별로 단락시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이고, 도 5는 도 4에 도시한 장치를 B­B' 선으로 자른 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100) 및 상기 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 일측 상부에 드레인 패드(105)가 형성된 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 적층된 보호층(110), 및 상기 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.
상기 액츄에이터(200)는 상기 식각 방지층(115) 중에서 그 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(도시되지 않음)을 개재하여 상기 액티브 매트릭스(100)와 평행하게 적층된 단면을 갖는 지지층(125), 상기 지지층(125)의 상부에 적층된 하부 전극(130), 상기 하부 전극(130)의 상부에 적층된 변형층(135), 상기 변형층(135)의 상부에 적층된 상부 전극(140), 상기 변형층(135)의 일측으로부터 하부 전극(130), 지지층(125), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인 패드(105)까지 수직하게 형성된 비어 홀(145) 내에 하부 전극(130)과 드레인 패드(105)가 서로 전기적으로 연결되도록 형성된 비어 컨택(via contact)(155)을 포함한다.
또한, 도 4를 참조하면 상기 지지층(125)의 평면은 그 일측이 중앙부에 사각형 형상의 오목한 부분을 가지며 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 지지층(125)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 갖는다. 그러므로, 상기 지지층(125)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출부가 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 지지층의 오목한 부분에 끼워지게 된다. 본 발명의 지지층(125)은 상기 선행 출원에 기재된 장치 중 멤브레인(30)의 기능을 수행한다.
이하, 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6f는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 6f에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 그 일측 상부에 드레인 패드(105)가 형성된 액티브 매트릭스(100) 상에 보호층(110)을 형성한다. 상기 액티브 매트릭스(100)는 실리콘 등의 반도체로 이루어지거나 유리 또는 알루미나(Al2O3) 등의 절연 물질로 구성된다. 상기 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(110)은 후속 공정으로부터 액티브 매트릭스(100)에 내장된 트랜지스터가 손상되는 것을 방지한다.
이어서, 상기 보호층(110) 상에 식각 방지층(115)을 형성한다. 상기 식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(115)은 후속하는 식각 공정 동안에 보호층(110) 및 트랜지스터가 내장된 액티브 매트릭스(100)가 식각되는 것을 방지한다.
이어서, 상기 식각 방지층(115) 상에 희생층(도시되지 않음)을 형성한다. 상기 희생층은 인(P)의 농도가 높은 PSG를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층 중 그 아래에 드레인 패드(105)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(115)의 일부를 노출시킴으로써 액츄에이터의 지지부가 형성될 위치를 만든다.
도 6b를 참조하면, 상기 노출된 식각 방지층(115) 및 희생층(도시되지 않음) 상에 0.1∼1.0㎛ 정도의 두께로 지지층(125)을 형성한다. 상기 지지층(125)은 질화물 또는 금속 등의 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 지지층(125)을 형성함으로써, 지지층(125) 내의 응력을 조절한다.
이어서, 상기 지지층(125) 상에 제1 도전층(130a)으로 예컨대 탄탈륨(Ta)을 스퍼터링 방법에 의해 약 200Å의 두께로 증착하고 그 위에 제2 도전층(130b)으로 예컨대 백금(Pt)을 스퍼터링 방법에 의해 약 1000Å의 두께로 증착하여 하부 전극(130)을 형성한다. 신호 전극인 하부 전극(130)에는 외부로부터 제1 신호가 액티브 매트릭스(100)에 내장된 트랜지스터와 드레인 패드(105)를 통하여 인가된다. 계속해서, 상기 하부 전극(130)을 각 화소별로 단락시키는 Iso-cut 식각 공정을 실시하기 위하여 상기 하부 전극(130) 상에 포토레지스트층(131)을 형성한다.
도 6c를 참조하면, 상기 포토레지스트층(131)을 식각 마스크로 하는 EOP 식각 공정을 실시하여 상기 하부 전극의 백금층(130b)을 식각한다. 이때, 상기 백금층(130b)은 완전히 식각되지 않고 약간 남아있을 수 있다.
도 6d를 참조하면, 상기 포토레지스트층(131)을 이온 주입 마스크로 하여 노출된 결과물의 표면에 산소(O2) 이온 주입을 실시한 후 열처리한다. 그 결과, 200Å 두께의 상기 탄탈륨층(130a)이 Ta-O의 절연체(155)가 됨으로써, 상기 하부 전극(130)이 각 화소별로 단락된다. 또한, 남아있는 약간의 백금층(130b)도 Pt-O의 절연체(155)가 될 수 있어서 상기 하부 전극(130)이 각 화소별로 단락된다.
도 6e를 참조하면, 각 화소별로 단락된 상기 하부 전극(130) 상에 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(135)을 형성한다. 상기 변형층(135)은 졸-겔(sol-gel)법, 스퍼터링 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(RTA) 방법으로써 상변이시킨다. 상기 변형층(135)은 공통 전극인 상부 전극(140)과 신호 전극인 하부 전극(130) 사이에 발생하는 전기장에 의하여 변형을 일으키다.
이어서, 상부 전극(140)을 변형층(135)의 일측 상부에 형성한다. 상기 상부 전극(140)은 알루미늄(Al), 은(Ag) 또는 백금(Pt) 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상부 전극(140)에는 외부로부터 공통 전극선(도시하지 않음)으로부터 제2 신호가 인가되며, 동시에 상부 전극(140)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
다음에, 상기 상부 전극(140), 변형층(135) 및 하부 전극(130)을 순차적으로 소정의 화소 형상으로 패터닝한다. 즉, 상부 전극(140) 위에 식각될 재료에 대해서 내성을 갖는 포토레지스트층(도시되지 않음)을 형성한 후, 상기 상부 전극(140)을 패터닝한다. 이어서, 상기 패터닝된 상부 전극(140)과 변형층(135)의 상부에 다시 포토레지스트 보호층(도시되지 않음)을 형성한 후, 상기 변형층(135)을 소정의 화소 형상으로 패터닝한다. 이와 같은 방식으로 하부 전극(130) 역시 소정의 화소 형상으로 패터닝한다.
계속하여, 사진 식각 공정을 이용하여 상기 변형층(135) 중에서 그 아래에 드레인 패드(105)가 형성되어 있는 부분으로부터 상기 드레인 패드(105)의 상부까지 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115) 및 보호층(110)을 순차적으로 식각함으로써 비어 홀(145)을 형성한다. 이어서, 텅스텐(W), 백금(Pt) 또는 티타늄(Ti) 등의 금속을 증착하여 상기 드레인 패드(105)와 하부 전극(130)을 전기적으로 연결시키는 비어 컨택(150)을 형성한다. 따라서, 상기 비어 컨택(150)은 비어 홀(145) 내에서 하부 전극(130)으로부터 드레인 패드(105)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다.
도 6f를 참조하면, 상기 상부 전극(140), 변형층(135) 및 하부 전극(130)의 노출된 표면을 덮도록 포토레지스트 보호층(도시되지 않음)을 형성한 후, 이를 식각 마스크로 하여 상기 지지층(125)을 소정의 화소 형상으로 식각한다.
계속해서, 상기 포토레지스트 보호층을 식각 마스크로 하여 상기 희생층(도시되지 않음)을 플루오르화 수소(HF) 증기를 이용하여 식각함으로써 에어 갭(도시되지 않음)을 형성한 후, 세정 및 건조하여 액츄에이터(200)를 형성한다. 이어서, 남아있는 식각 용액을 제거하기 위하여 헹굼 및 건조 처리를 수행하여 AMA 소자를 완성한다.
상술한 바와 같이 M×N 개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni) 또는 금(Au) 등의 금속을 스퍼터링 방법 또는 증착(evaporation) 방법에 의해 상기 액티브 매트릭스(100)의 하단에 증착하여 저항 컨택(ohmic contact)(도시되지 않음)을 형성한다. 다음에, 공통 전극인 상부 전극(140)에 제2 신호를 인가하고 신호 전극인 하부 전극(130)에 제1 신호를 인가하기 위한 TCP(tape carrier package)(도시되지 않음) 본딩을 대비하여 통상의 사진 식각 공정을 이용하여 상기 액티브 매트릭스(100)를 소정의 두께까지 절단한다. 계속해서, TCP 본딩을 대비해 AMA 패널의 패드(도시되지 않음)가 충분한 높이를 갖도록 하기 위하여 AMA 패널의 패드 상부에 포토레지스트층(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트층 중에서 그 아래에 패드가 형성되지 않은 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 다음에, 상기 포토레지스트층을 식각하고, 상기 액티브 매트릭스(100)를 소정의 형상으로 완전히 절단한 후 AMA 패널의 패드와 TCP의 패드를 일방향 전도성 수지(anisotropic conductive film; ACF)(도시되지 않음)로 연결하여 박막형 AMA 모듈의 제조를 완성한다.
상술한 본 발명의 박막형 광로 조절 장치에 있어서, 외부로부터 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 신호 전극인 하부 전극(130)에 인가된다. 동시에, 외부로부터 공통 전극선을 통하여 상부 전극(140)에는 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 적층되어 있는 변형층(135)이 변형을 일으킨다. 상기 변형층(135)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(135)을 포함하는 액츄에이터(200)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 상기 액츄에이터(200) 상부에서 거울의 기능도 수행하는 상부 전극(140)도 같은 방향으로 경사진다. 이에 따라, 광원으로부터 입사되는 빛은 경사진 상부 전극(140)에 의해 소정의 각도로 반사된 후, 슬릿을 통과하여 스크린에 투영됨으로써 화상을 맺게 된다.
또한, 도시하지는 않았으나 상부 전극을 제2 신호가 인가되는 공통 전극으로만 사용하고 상기 상부 전극의 상부에 입사되는 빛을 반사시키기 위한 거울이 별도로 형성되는 박막형 광로 조절 장치에 본 발명을 적용할 수 있음은 물론이다. 이 경우, 상기 거울은 통상적으로 상기 상부 전극의 일측 상부에 접촉되는 지지부를 갖고 에어 갭을 개재하여 상기 상부 전극과 수평하게 '빛'자 형상으로 형성된다.
상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 제1 도전층과 제2 도전층이 적층되어 이루어진 하부 전극을 각 화소별로 단락시키기 위한 Iso-cut 식각 공정시, 상기 하부 전극의 제2 도전층을 EOP 식각 공정으로 식각한 후 노출된 표면에 산소 이온 주입을 실시한다. 그 결과, 상기 제1 도전층이 절연체가 됨으로써 상기 하부 전극이 각각의 화소별로 단락된다. 또한, 상기 EOP 식각 공정시 식각되지 않고 남아 있는 약간의 제2 도전층도 예컨대 백금-산소(Pt-O)의 절연체가 될 수 있다.
따라서, 본 발명은 Iso-cut 식각 공정시 과도 식각을 실시하지 않으므로, 과 식각에 의한 하부 전극 하부층(지지층)의 손상을 방지하면서 하부 전극을 각 화소별로 단락시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 그 일측 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고
    상기 액티브 매트릭스의 상부에, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 제1 도전층과 제2 도전층을 적층하여 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 제2 도전층을 식각한 후 산소(O2) 이온 주입을 실시함으로써, 상기 하부 전극의 제1 도전층의 노출부를 절연체로 만들어 상기 하부 전극을 각각의 화소별로 단락시키는 단계, ⅳ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 v) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 하부 전극의 제2 도전층은 식각 종료점을 이용한 식각 공정으로 식각하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1 도전층은 탄탈륨(Ta)으로 형성하고 상기 제2 도전층은 백금(Pt)으로 형성하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  4. 제3항에 있어서, 상기 산소 이온 주입에 의해 노출된 상기 하부 전극의 제1 도전층은 탄탈륨-산소(Ta-O)의 절연체가 되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  5. 제1항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 변형층의 상부에 상부 전극을 형성하는 단계 후, 상기 변형층 중에서 그 아래에 상기 드레인 패드가 형성되어 있는 부분으로부터 상기 변형층, 하부 전극 및 지지층을 식각함으로써 상기 드레인 패드를 노출시키는 비어 홀을 형성하는 단계; 및 상기 비어 홀의 내부에 금속을 증착하여 상기 드레인 패드와 하부 전극을 전기적으로 연결시키는 비어 컨택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970028898A 1997-06-30 1997-06-30 박막형 광로 조절 장치의 제조방법 KR100251114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028898A KR100251114B1 (ko) 1997-06-30 1997-06-30 박막형 광로 조절 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028898A KR100251114B1 (ko) 1997-06-30 1997-06-30 박막형 광로 조절 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19990004757A true KR19990004757A (ko) 1999-01-25
KR100251114B1 KR100251114B1 (ko) 2000-04-15

Family

ID=19512171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028898A KR100251114B1 (ko) 1997-06-30 1997-06-30 박막형 광로 조절 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100251114B1 (ko)

Also Published As

Publication number Publication date
KR100251114B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR19990004774A (ko) 박막형 광로 조절 장치의 제조 방법
KR100251114B1 (ko) 박막형 광로 조절 장치의 제조방법
KR100237341B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100248488B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251098B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100248493B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251101B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100233994B1 (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치 및 이의 제조 방법
KR100248989B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100261770B1 (ko) 박막형 광로 조절장치 및 그 제조 방법
KR100248990B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256870B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100248994B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100244513B1 (ko) 박막형 광로 조절장치 및 이의 제조 방법
KR100251110B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100209945B1 (ko) 큰 변위를 가지는 박막형 광로 조절장치
KR19990004772A (ko) 박막형 광로 조절 장치의 제조방법
KR19980085798A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980085797A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19990004773A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980034586A (ko) 큰 구동 각도를 갖는 박막형 광로 조절장치 및 그 제조 방법
KR19990004776A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980046146A (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치의 제조 방법
KR19990019073A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990004769A (ko) 액츄에이터의 초기 기울어짐을 장지할 수 있는 박막형 광로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee