KR19990004357A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR19990004357A
KR19990004357A KR1019970028446A KR19970028446A KR19990004357A KR 19990004357 A KR19990004357 A KR 19990004357A KR 1019970028446 A KR1019970028446 A KR 1019970028446A KR 19970028446 A KR19970028446 A KR 19970028446A KR 19990004357 A KR19990004357 A KR 19990004357A
Authority
KR
South Korea
Prior art keywords
liquid crystal
data line
crystal display
lower substrate
upper substrate
Prior art date
Application number
KR1019970028446A
Other languages
Korean (ko)
Inventor
전정목
이득수
유봉렬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970028446A priority Critical patent/KR19990004357A/en
Publication of KR19990004357A publication Critical patent/KR19990004357A/en

Links

Abstract

본 발명은 고개구율 액정 표시 장치를 개시한다.The present invention discloses a high aperture liquid crystal display device.

개시된 본 발명은, 게이트 라인과, 이와 교차하는 데이타 라인, 게이트 라인과 데이타 라인의 교차 부분에 형성되는 박막 트랜지스터, 이 박막 트랜지스터와 접속되어 선택적 동작되며 상기 데이타 라인과 게이트 라인의 소정 부분 오버랩되는 부분을 갖도록 형성되는 화소 전극, 이 데이타 라인과 화소 전극사이에 개재되어, 이들 라인을 절연시키는 절연막을 구비하는 하부 기판; 이 하부 기판과 대향하는 상부기판; 상기 상부 기판과 하부 기판을 실링하는 실재를 포함하는 액정 표시 장치로서, 상기 하부 기판의 절연막은 상기 상부 기판의 동일한 크기로, 서로 대응되도록 형성되고, 상기 실재는 절연막 상부의 소정 부분에 형성되는 것을 특징으로 한다.Disclosed is a thin film transistor formed at an intersection of a gate line, a data line intersecting a gate line and a data line, a portion connected to the thin film transistor and selectively operated to overlap a predetermined portion of the data line and the gate line. A lower substrate having an insulating film interposed between the data line and the pixel electrode and insulating these lines; An upper substrate facing the lower substrate; A liquid crystal display including a material for sealing the upper substrate and the lower substrate, wherein the insulating film of the lower substrate is formed to correspond to each other, the same size of the upper substrate, the material is formed on a predetermined portion of the upper insulating film It features.

Description

액정 표시 장치Liquid crystal display

본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는, 화소 전극과 데이타 라인 사이의 공간부 없이, 소정 부분 겹치도록 하는 고개구율 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a high-aperture-rate liquid crystal display device so as to overlap a predetermined portion without a space portion between a pixel electrode and a data line.

일반적으로, 액정 표시 장치는 텔레비젼, 그래픽 디스플레이등의 표시장치를 구성한다. 특히 액티브 매트릭스형의 액정 표시 장치는 고속 응답 특성을 갖으며, 높은 화소수에 적합하여 디스플레이 화면의 고화질화, 대형화, 컬러 화면화등을 실현 하는데 크게 기여하고 있다.Generally, liquid crystal display devices constitute display devices such as televisions and graphic displays. In particular, the active matrix type liquid crystal display device has high-speed response characteristics and is suitable for a high number of pixels, thereby greatly contributing to realizing high quality, large size, color screen, and the like of a display screen.

이와같은 고화질의 디스플레이 화면을 얻기 위하여는, 개구율의 향상이 우선적이다. 여기서, 개구율은 화소 전극의 면적에 대한 실제 빛 투과 비율이다.In order to obtain such a high quality display screen, improvement of aperture ratio is a priority. Here, the aperture ratio is the actual light transmission ratio with respect to the area of the pixel electrode.

종래에는 개구율을 증대시키기위한 방안으로, 도 1과 같이, 화소 전극과 데이타 라인 또는 게이트 라인이 소정이 이격됨이 없이 오버랩되는 구조를 제안하였다.Conventionally, as a method for increasing the aperture ratio, as shown in FIG. 1, a structure in which a pixel electrode, a data line, or a gate line overlap without a predetermined space is proposed.

도 1을 참조하여, 개구율을 증대시키기 위한 하부 기판 구조는, 하부기판(1)상에 게이트 라인(2)과 데이타 라인(3)이 매트릭스 형태로 배치·설계되고, 이 게이트 라인(2)과 데이타 라인(3)의 교차부분에는 박막 트랜지스터(4)가 형성된다. 여기서, 박막 트랜지스터(4)는 게이트 라인으로 부터 인출된 게이트 전극(2a)과, 게이트 전극(2a)의 일측과 소정 부분 오버랩되며, 데이타 라인(3)으로 부터 소정 부분 인출된 드레인 전극(3a), 게이트 전극의 타측과 소정 부분 오버랩되는 소오스 전극(4a)을 포함 한다. 상기 게이트 라인(2)과 데이타 라인(3) 사이에는 도면에 도시되지는 않았지만 게이트 절연막이 개재되어, 서로 절연분리된다.Referring to FIG. 1, in the lower substrate structure for increasing the aperture ratio, a gate line 2 and a data line 3 are arranged and designed in a matrix form on the lower substrate 1. The thin film transistor 4 is formed at the intersection of the data line 3. Here, the thin film transistor 4 overlaps the gate electrode 2a drawn from the gate line with a predetermined portion of one side of the gate electrode 2a, and the drain electrode 3a drawn from the data line 3. The source electrode 4a overlaps the other side of the gate electrode with a predetermined portion. Although not shown in the figure, the gate line 2 and the data line 3 are separated from each other by interposing a gate insulating film.

한편, 화소 전극(6)은 소오스 전극(4a)과 콘택되도록 형성됨과 아울러, 게이트 라인(2)과 데이타 라인(3)으로 둘러싸인 공간부에 배치·형성된다. 이때, 화소 전극(6)은 인접하는 게이트 라인(2) 및 데이타 라인(3)과 소정 부분 오버랩되도록 형성되며, 화소 전극(6)과 데이타 라인(3)의 사이에는 비교적 절연 상수가 낮은 레진막(도시되지 않음)이 후막으로 개재되어, 전극들을 절연시킨다. 여기서, 화소 전극(6)과 데이타 라인(3)의 사이에 비교적 절연 상수가 낮은 레진막(도시되지 않음)을 후막으로 형성하는 것은, 레진막이 절연상수가 낮으므로 데이타 라인(3)과 화소 전극(5)사이에 별도의 기생 캐패시터가 형성되지 않도록 하기 위함이다(캐패시턴스는 절연 상수에 비례한다).On the other hand, the pixel electrode 6 is formed to be in contact with the source electrode 4a, and is arranged and formed in the space portion surrounded by the gate line 2 and the data line 3. In this case, the pixel electrode 6 is formed to overlap a predetermined portion with the adjacent gate line 2 and the data line 3, and a resin film having a relatively low insulation constant between the pixel electrode 6 and the data line 3. (Not shown) is interposed with a thick film to insulate the electrodes. Here, forming a resin film (not shown) having a relatively low insulation constant between the pixel electrode 6 and the data line 3 as a thick film is because the resin film has a low insulation constant, and thus the data line 3 and the pixel electrode. This is to prevent the formation of a separate parasitic capacitor between (5) (capacitance is proportional to the insulation constant).

이 화소 전극(6) 하부에는 액정에 인가되는 전압을 소정 시간동안 유지시키기 위하여, 화소 전극 하부 즉, 게이트 절연막 하부에 스토리지 캐패시터 전극(7)이 형성된다.In order to maintain the voltage applied to the liquid crystal for a predetermined time, the storage capacitor electrode 7 is formed below the pixel electrode 6, that is, below the gate insulating film.

하부 기판(1)의 전면에는, 액정 분자들을 일정 방향으로 배역시키기 위한 배향막(도시되지 않음)이 형성된다.On the entire surface of the lower substrate 1, an alignment film (not shown) is formed to cast liquid crystal molecules in a predetermined direction.

이러한 구성을 갖는 액정 표시 장치는, 게이트 라인(2)과 데이타 라인(3)이 화소 전극과 이격됨이 없이 오버랩되도록 형성되어, 개구율이 증진된다.The liquid crystal display device having such a configuration is formed so that the gate line 2 and the data line 3 overlap without being spaced apart from the pixel electrode, thereby increasing the aperture ratio.

이와같은 하부 기판(1)은, 도 2에 도시된 바와 같이, 블랙 매트릭스(도시되지 않음) 및 컬러 필터(도시되지 않음)가 형성된 상부 기판(10)과 합착되고, 가장자리 부분이 실링되어, 액정 패널이 형성된다.As shown in FIG. 2, the lower substrate 1 is bonded to the upper substrate 10 on which a black matrix (not shown) and a color filter (not shown) are formed, and an edge portion thereof is sealed to form a liquid crystal. The panel is formed.

도 2에서와 같이, 상부 기판(10)은 하부 기판(1)에 비하여 사이즈가 적으며, 이에 따라, 상하부 기판(1,10) 사이를 실링하는 실재(9)는 상부 기판(10)의 가장자리로 부분 즉, 상하부 기판(1,10)의 경계면 내측에 설치된다.As shown in FIG. 2, the upper substrate 10 has a smaller size than the lower substrate 1, so that the seal 9 between the upper and lower substrates 1 and 10 has an edge of the upper substrate 10. The furnace portion, that is, is provided inside the boundary surface of the upper and lower substrates 1 and 10.

이때, 상기 화소 전극(6)과 데이타 라인(3)을 절연시키는 레진막은 실재(9)부분까지 형성되도록 패터닝되거나, 또는 실재 내측에만 존재하도록 패터닝될 수 있다.In this case, the resin film insulating the pixel electrode 6 and the data line 3 may be patterned to be formed up to a portion of the material 9 or may be patterned to exist only inside the material.

그러나, 상술한 바와 같이 레진막이 형성되는 다음과 같은 문제점이 발생된다.However, as described above, the following problem occurs in which the resin film is formed.

먼저, 실재(9) 부분까지 레진막(5a)이 형성되면, 도 3A에 도시된 바와 같이, 레진막(5a)과 실재(9) 가장자리 부분이 서로 겹치게 되어, 이부분에 표시 얼룩이 발생된다.First, when the resin film 5a is formed up to the portion of the material 9, as shown in FIG. 3A, the resin film 5a and the edge of the material 9 overlap each other, whereby display unevenness occurs.

또한, 레진막(5)이 실재(9) 내측에 존재하게 되면, 도 3B에서와 같이, 레진막(5)의 단차로 인하여, 배향막(7)의 피복 특성이 저하된다. 즉, 레진막(5b)의 상부에는 비교적 배향막(7)의 피복 특성이 우수하나, 레진막(5b)의 단부에서는 레진막(5b)의 두께로 인하여, 피복이 제대로 이루어지지 않는 문제점이 발생된다. 이로 인하여, 배향막이 단선되면, 액정 분자의 배향 능력이 상실되어, 장치의 질이 저하된다.In addition, when the resin film 5 exists inside the real material 9, as shown in FIG. 3B, the coating characteristic of the alignment film 7 is lowered due to the step difference of the resin film 5. That is, although the coating property of the alignment film 7 is relatively excellent on the resin film 5b, the coating film is not properly formed at the end of the resin film 5b due to the thickness of the resin film 5b. . For this reason, when an orientation film is disconnected, the orientation capability of a liquid crystal molecule will be lost, and the quality of an apparatus will fall.

따라서, 본 발명의 목적은 레진막의 위치를 조절하여, 액정 표시 장치의 표시 얼룩을 방지함과 아울러, 레진막 상에 배향막이 고르게 이루어질 수 있도록 하는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device by adjusting the position of the resin film to prevent display unevenness of the liquid crystal display device and to evenly align the alignment film on the resin film.

도 1은 종래의 고개구율 액정 표시 장치의 하부 기판 평면도.1 is a plan view of a lower substrate of a conventional high aperture liquid crystal display device;

도 2는 종래의 액정 표시 장치의 평면도.2 is a plan view of a conventional liquid crystal display device.

도 3A는 도 2의 Ⅲa-Ⅲa'선으로 절단하여 나타낸 단면도.3A is a cross-sectional view taken along the line IIIa-IIIa 'of FIG. 2.

도 3B는 도 2의 Ⅲb-Ⅲb'선으로 절단하여 나타낸 단면도.3B is a cross-sectional view taken along the line IIIb-IIIb 'of FIG. 2.

도 4는 본 발명에 따른 액정 표시 장치의 평면도.4 is a plan view of a liquid crystal display according to the present invention;

도 5는 도 4를 V-V'선으로 절단하여 나타낸 액정 표시 장치의 단면도FIG. 5 is a cross-sectional view of the liquid crystal display of FIG. 4 taken along the line V-V ′.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21 : 상부 기판 22 : 하부 기판21: upper substrate 22: lower substrate

23 : 실재 24 : 레진막23: real 24: resin film

25 : 배향막25: alignment film

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 게이트 라인과, 이와 교차하는 데이타 라인, 게이트 라인과 데이타 라인의 교차 부분에 형성되는 박막 트랜지스터, 이 박막 트랜지스터와 접속되어 선택적 동작되며 상기 데이타 라인과 게이트 라인의 소정 부분 오버랩되는 부분을 갖도록 형성되는 화소 전극, 이 데이타 라인과 화소 전극사이에 개재되어, 이들 라인을 절연시키는 절연막을 구비하는 하부 기판; 이 하부 기판과 대향하는 상부 기판; 상기 상부 기판과 하부 기판을 실링하는 실재를 포함하는 액정 표시 장치로서, 상기 하부 기판의 절연막은 상기 상부 기판의 동일한 크기로, 서로 대응되도록 배치·형성되고, 상기 실재는 절연막 상부의 소정 부분에 형성되는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention is a thin film transistor formed at the intersection of the gate line, the data line crossing the gate line, the gate line and the data line, the selective operation is connected to the thin film transistor and the data A lower substrate including a pixel electrode formed to have a portion overlapping a predetermined portion of the line and the gate line, and an insulating layer interposed between the data line and the pixel electrode to insulate these lines; An upper substrate facing the lower substrate; A liquid crystal display including a material sealing the upper substrate and the lower substrate, wherein the insulating film of the lower substrate is disposed and formed to correspond to each other with the same size of the upper substrate, and the material is formed on a predetermined portion of the upper insulating film. It is characterized by.

본 발명에 의하면, 레진막이 상부 기판의 끝단과 대응되도록 설치하고, 이 레진막 상부에 실재가 놓이도록 하므로서, 실재와 레진막의 끝부분 겹침 현상이 방지 된다. 아울러, 배향막이 고르게 피복되어 액정 분자들이 고른 배역을 이룰수 있다According to the present invention, the resin film is installed so as to correspond to the end of the upper substrate, and the real material is placed on the resin film, whereby the overlapping phenomenon between the real material and the resin film is prevented. In addition, the alignment layer is evenly coated so that the liquid crystal molecules can be evenly distributed.

[실시예]EXAMPLE

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 4는 액정 표시 패널의 구조를 나타낸 평면도이고, 도 5는 도 4를 V-V' 선으로 절단하여 나타내 액정 표시 패널의 단면도이다.4 is a plan view showing the structure of a liquid crystal display panel, and FIG. 5 is a cross-sectional view of the liquid crystal display panel cut along the line V-V '.

본 발명에서는 하부 기판상의 레진막 즉, 데이타 라인과 화소 전극을 절연시키는 막이 상부 기판과 대응되는 위치에 형성되도록 하여, 실재와의 겹침 현상을 방지하게 된다. 이때, 레진막은 상술된 바와 같이, 데이타 라인과, 화소 전극의 오버랩 되는 부분에 기생 캐패시터가 발생되는 것을 최소화하기 위한 것으로, 절연 상수가 2.6 내지 3.5 정도를 가지는 비교적 절연상수가 낮은 막을 비교적 두껍게 예를 들어, 3 내지 4μm정도가 되도록 형성한다.In the present invention, a resin film on the lower substrate, that is, a film insulating the data line and the pixel electrode is formed at a position corresponding to the upper substrate, thereby preventing the overlapping with the real material. At this time, the resin film is to minimize generation of parasitic capacitors in the overlapping portions of the data line and the pixel electrode as described above, and a relatively thick example of a relatively low insulation constant film having an insulation constant of about 2.6 to 3.5 is used. For example, it forms so that it may become about 3-4 micrometers.

보다 구체적으로 설명하자면, 도 4를 참조하여 공지의 방식으로 각 구성 요소가 형성된 상부 기판(21)과 하부 기판(22)은 공지의 합착 공정 및 실링 공정을 진행하여, 액정 표시 패널(20)이 형성된다. 이때, 실재(23)는 상부 기판의 가장자리 내측에 형성된다. 또한, 본 발명에서의 레진막(24)은 상부 기판(21)의 끝단과 대응되도록 배치·형성된다.More specifically, referring to FIG. 4, the upper substrate 21 and the lower substrate 22 on which each component is formed in a known manner are subjected to a known bonding process and a sealing process, so that the liquid crystal display panel 20 Is formed. At this time, the material 23 is formed inside the edge of the upper substrate. In addition, the resin film 24 in this invention is arrange | positioned and formed so that it may correspond with the edge part of the upper substrate 21. FIG.

도 5를 참조하여, 단면의 형태를 설명하면, 대향하는 상·하부 기판(21,22)은 실재(23)에 의하여 실링되고, 하부 기판(22)에서 데이타 라인과 화소 전극을 절연시키는 레진막(24)은 그 끝 부분이 상기 상부 기판(21)의 끝단과 일치되도록 형성된다.Referring to FIG. 5, the shape of the cross section will be described. The opposing upper and lower substrates 21 and 22 are sealed by the material 23, and the resin film insulates the data line and the pixel electrode from the lower substrate 22. 24 is formed such that its end coincides with the end of the upper substrate 21.

이때, 실재(23)는 상부 기판(21)의 가장자리 내측에 설치되므로, 상기 레진막(24) 상부에 실재(23)가 놓이게 된다. 따라서, 레진막(24)의 끝단과 실재의 끝단이 겹쳐 표시 얼룩이 발생되는 현상이 방지된다.In this case, since the material 23 is installed inside the edge of the upper substrate 21, the material 23 is placed on the resin film 24. Therefore, the phenomenon that the display unevenness overlaps with the end of the resin film 24 and the end of the actual material is prevented.

아울러, 배향막(25)은 실재(23) 내측의 레진막(24) 상부에 형성되므로, 단선되는 부분 없이, 피복된다.In addition, since the alignment film 25 is formed on the resin film 24 inside the actual material 23, the alignment film 25 is coated without a portion to be disconnected.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 레진막이 상부 기판의 끝단과 대응되도록 설치하고, 이 레진막 상부에 실재가 놓이도록 하므로서, 실재와 레진막의 끝부분 겹침 현상이 방지된다. 아울러, 배향막이 고르게 피복되어 액정 분자들이 고른 배역을 이룰수 있다.As described in detail above, according to the present invention, the resin film is installed so as to correspond to the end of the upper substrate, and the material is placed on the resin film, thereby preventing the overlapping of the ends of the material and the resin film. In addition, the alignment layer may be evenly coated to achieve even distribution of the liquid crystal molecules.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims (4)

게이트 라인과, 이와 교차하는 데이타 라인, 게이트 라인과 데이타 라인의 교차 부분에 형성되는 박막 트랜지스터, 이 박막 트랜지스터와 접속되어 선택적 동작되며 상기 데이타 라인과 게이트 라인의 소정 부분 오버랩되는 부분을 갖도록 형성되는 화소 전극, 이 데이타 라인과 화소 전극사이에 개재되어, 이들 라인을 절연시키는 절연막을 구비하는 하부 기판; 이 하부 기판과 대향하는 상부 기판; 상기 상부 기판과 하부 기판을 실링하는 실재를 포함하는 액정 표시 장치로서,A thin film transistor formed at an intersection of a gate line and a data line intersecting the gate line and a data line, and a pixel connected to the thin film transistor to selectively operate and having a portion overlapping a predetermined portion of the data line and the gate line. A lower substrate having an electrode, an insulating film interposed between the data line and the pixel electrode and insulating these lines; An upper substrate facing the lower substrate; A liquid crystal display comprising a material sealing the upper substrate and the lower substrate. 상기 하부 기판의 절연막은 상기 상부 기판과 동일한 크기로, 상기 상부 기판의 끝단과 대응되도록 배치·형성되고,The insulating film of the lower substrate is the same size as the upper substrate, disposed and formed so as to correspond to the end of the upper substrate, 상기 실재는 절연막 상부의 소정 부분에 형성되는 것을 특징으로 하는 액정 표시 장치.And the substance is formed in a predetermined portion above the insulating film. 제 1 항에 있어서, 상기 절연막은 절연 상수가 2.6 내지 3.5 정도인 물질인 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device of claim 1, wherein the insulating layer is formed of a material having an insulation constant of about 2.6 to about 3.5. 제 1 항 또는 제 2 항에 있어서, 상기 절연막은 레진막인 것은 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 1 or 2, wherein the insulating film is a resin film. 제 3 항에 있어서, 상기 레진막의 두께는 3내지 4μm인 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 3, wherein the resin film has a thickness of 3 to 4 µm.
KR1019970028446A 1997-06-27 1997-06-27 Liquid crystal display KR19990004357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028446A KR19990004357A (en) 1997-06-27 1997-06-27 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028446A KR19990004357A (en) 1997-06-27 1997-06-27 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR19990004357A true KR19990004357A (en) 1999-01-15

Family

ID=65987152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028446A KR19990004357A (en) 1997-06-27 1997-06-27 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR19990004357A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04166913A (en) * 1990-10-31 1992-06-12 Ricoh Co Ltd Liquid crystal display device
KR940011992A (en) * 1992-11-19 1994-06-22 이헌조 Liquid crystal display device manufacturing method
JPH0915613A (en) * 1995-06-29 1997-01-17 Hitachi Ltd Liquid crystal display panel
JPH0961849A (en) * 1995-08-24 1997-03-07 Toshiba Corp Liquid crystal display element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04166913A (en) * 1990-10-31 1992-06-12 Ricoh Co Ltd Liquid crystal display device
KR940011992A (en) * 1992-11-19 1994-06-22 이헌조 Liquid crystal display device manufacturing method
JPH0915613A (en) * 1995-06-29 1997-01-17 Hitachi Ltd Liquid crystal display panel
JPH0961849A (en) * 1995-08-24 1997-03-07 Toshiba Corp Liquid crystal display element

Similar Documents

Publication Publication Date Title
KR100289483B1 (en) Liquid crystal display
US8184254B2 (en) Liquid crystal display and fabrication method thereof
US4902638A (en) Thin film transistor, method of repairing the thin film transistor and display apparatus having the thin film transistor
KR100250093B1 (en) Active matrix substrate and method for producing the same
JP4907659B2 (en) Active matrix substrate, liquid crystal panel, display device, television receiver
US7626646B2 (en) Substrate for display device and display device equipped therewith
US5854663A (en) LCD device and method of forming the same in which a black matrix is formed on the orientation layer and covers the active semiconductor layer of a TFT
KR100247628B1 (en) Liquid crystal display element and its manufacturing method
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JPH05203994A (en) Liquid crystal display device
US20060146246A1 (en) Liquid crystal display and fabricating method thereof
KR20010040214A (en) Liquid crystal display panel and method of fabricating the same
JP2521752B2 (en) Liquid crystal display
KR100302281B1 (en) A array substrate of liquid crystal display element, liquid crystal display element using the array substrate and method for manufac turing array substrate
US20030058394A1 (en) Multi-domain vertical alignment liquid crystal display
US20070076160A1 (en) Liquid crystal display device
US20010048502A1 (en) Liquid crystal displays and manufacturing methods thereof
KR100218508B1 (en) Thin film transistor of lcd
KR19990004357A (en) Liquid crystal display
US20080149933A1 (en) Display panel
KR20030058056A (en) Liquid crystal display device
KR19990076133A (en) Manufacturing method of liquid crystal display device
JP2004279780A (en) Liquid crystal display
KR100569261B1 (en) Thin film transistor liquid crystal display device
KR100855500B1 (en) Liquid crystal display panel and fabricating method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application