KR19990003520A - Manufacturing Method of Plasma Display Panel - Google Patents

Manufacturing Method of Plasma Display Panel Download PDF

Info

Publication number
KR19990003520A
KR19990003520A KR1019970027401A KR19970027401A KR19990003520A KR 19990003520 A KR19990003520 A KR 19990003520A KR 1019970027401 A KR1019970027401 A KR 1019970027401A KR 19970027401 A KR19970027401 A KR 19970027401A KR 19990003520 A KR19990003520 A KR 19990003520A
Authority
KR
South Korea
Prior art keywords
layer
forming
electrode
seed layer
thickness
Prior art date
Application number
KR1019970027401A
Other languages
Korean (ko)
Inventor
변득수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970027401A priority Critical patent/KR19990003520A/en
Publication of KR19990003520A publication Critical patent/KR19990003520A/en

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 제조 방법을 개시한다. 개시된 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법은 제 1 유전체층으로 덮혀진 어드레스전극이 형성된 배면기판, 상기 배면기판의 제 1 유전체층 상에 형성되어 독립적인 방전공간을 정의하고 화소간의 코로스 토오크를 방지하는 격벽 및 상기 배면기판과 대향 배치되며, 투명전극 및 버스전극으로 이루어진 방전유지전극이 형성되고, 상기 방전유지전극 상에는 제 2 유전체층 및 보호층이 적층된 전면기판을 포함하는 플라즈마 디스플레이 패널의 제조 방법에 있어서, 상기 배면기판 상에 형성된 어드레스 전극 및 상기 전면기판 상에 형성된 버스전극은 금속 도금법으로 형성하는 것을 특징으로 한다.The present invention discloses a method of manufacturing a plasma display panel. A method of manufacturing a plasma display panel according to the present invention is provided on a back substrate having an address electrode covered with a first dielectric layer, and formed on a first dielectric layer of the back substrate to define independent discharge spaces and to prevent coarse torque between pixels. In the method of manufacturing a plasma display panel, a discharge holding electrode is formed to face the barrier ribs and the rear substrate, and includes a front substrate on which the second dielectric layer and the protective layer are stacked. The address electrode formed on the back substrate and the bus electrode formed on the front substrate may be formed by a metal plating method.

Description

플라즈마 디스플레이 패널의 제조 방법Manufacturing Method Of Plasma Display Panel

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는, 전면기판 및 배면기판 상예 형성되는 전극들을 금속 도금법을 이용하여 형성하는 플라즈마 디스플레이 패널의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a method of manufacturing a plasma display panel in which electrodes formed on a front substrate and a rear substrate are formed by a metal plating method.

일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, PDP)은 독립적으로 방전시킬 수 있는 방전셀의 배열로 구성되어 있으며, 외부의 전기적 신호에 따라 각각의 방전셀들을 독립적으로 방전시켜 원하는 영상신호를 재현하는 평판 디스플레이 장치이다.In general, a plasma display panel (PDP) is composed of an array of discharge cells capable of independently discharging, and discharges each discharge cell independently according to an external electrical signal to generate a desired video signal. It is a flat panel display device to reproduce.

이러한 PDP는 배면기판과 후면기판 사이의 두께를 약 1mm 미만으로 할 수 있기 때문에 전자총을 사용하는 브라운관 디스플레이 장치에 비해 디스플레이 장치의 두께 및 무게를 현저하게 감소시킬 수 있다. 또한, 배면기판 및 전면기판 사이에 개재되어 독립적인 방전 공간을 정의하는 격벽(Barrier Rib)의 간격을 넓게 구성함으로써 액정표시소자에 비하여 큰 화면을 얻을 수 있고, 액정표시소자의 최대 약점인 협소한 시야각을 향상시킬 수 있는 장점이 지니고 있다.Since the PDP can make the thickness between the back substrate and the back substrate less than about 1 mm, the thickness and weight of the display device can be significantly reduced compared to the CRT display device using an electron gun. In addition, by forming a wider gap between the rear substrate and the front substrate to define an independent discharge space, a larger screen can be obtained than the liquid crystal display device, and a narrow screen which is the weakest point of the liquid crystal display device can be obtained. It has the advantage of improving the viewing angle.

도 1 은 종래 기술에 따른 교류형 면방전 타입의 PDP를 설명하기 위한 단도면으로서, PDP는 독립적인 방전을 할 수 있는 방전셀의 배열로 이루어지며, 도시된 바와 같이, 방전셀은 제 1 유전체층(3)으로 덮혀진 어드레스전극(2)이 형성되는 배면기판(1)과, 상기 배면기판(1)과 대향하여 배치되어 투명전극(5) 및 버스전극(6)으로 이루어진 방전유지전극이 형성되고, 방진유지전극 상에는 제 2 유전체층(7) 및 보호층(8)이 적층된 전면기판(4)과, 상기 배면기판(1) 및 전면기판(4) 사이에 개재되어 독립적인 방전공간을 정의하고 화소간의 크로스 토오크를 방지하기 위하여 형성되는 격벽(9)으로 이루어진다.1 is a cross-sectional view for explaining an AC type surface discharge type PDP according to the prior art, wherein the PDP is formed of an array of discharge cells capable of independent discharge, and as shown, the discharge cell is formed of a first dielectric layer. A back substrate 1 on which an address electrode 2 covered by (3) is formed, and a discharge sustaining electrode composed of a transparent electrode 5 and a bus electrode 6 arranged to face the back substrate 1; On the anti-vibration holding electrode, an independent discharge space is defined between the front substrate 4 having the second dielectric layer 7 and the protective layer 8 laminated therebetween, and the rear substrate 1 and the front substrate 4. And barrier ribs 9 formed to prevent cross-talk between the pixels.

아울러, 방전공간 내의 일부분에는 가스 방전시에 컬러화를 실현할 수 있도록 레드, 블루 또는 그린 중에서 선택되는 하나의 형광체(10)가 도포되며, 나머지 방전공간 내부는 네온 또는 크세논과 같은 방전가스(11)로 채워진다.In addition, one phosphor 10 selected from red, blue, or green is coated on a portion of the discharge space to realize colorization during gas discharge, and the inside of the remaining discharge space is discharge gas 11 such as neon or xenon. Is filled.

그러나, 상기와 같은 종래 기술에 따른 PDP는 그의 배면기판(1) 및 전면기판(4) 상에 형성되는 각각의 전극들이 스퍼터링 및 식각 공정을 통하여 형성되거나, 또는 인쇄기법에 의해 형성되며, 전극 배선들의 길이가 길어야 하기 때문에 상대적으로 배선의 저항을 줄이기 위하여 배선의 두께는 수μm 정도로 두껍게 형성된다. 이에 따라, 스퍼터링 방법으로 전극들을 형성하는 방법은 양산성 측면에서 그 한계가 있으며, 식각 공정을 통하여 불필요한 금속 물질을 제거해야 하기 때문에 재료 이용의 효율성이 저하되는 문제점이 있었다.However, in the PDP according to the related art, respective electrodes formed on the back substrate 1 and the front substrate 4 are formed through a sputtering and etching process or are formed by a printing technique, and the electrode wiring Since the length of the field must be long, in order to reduce the resistance of the wiring, the thickness of the wiring is formed thick as a few μm. Accordingly, the method of forming the electrodes by the sputtering method has a limitation in terms of mass productivity, and there is a problem in that the efficiency of material use is lowered because the unnecessary metal material must be removed through an etching process.

또한, 인쇄 기법을 이용하여 전극들을 형성하는 경우에는 열처리 공정을 실시해야 하기 때문에 기판의 변형이 일이날 수 있으며, 전극들의 고정세화가 곤란한 문제점이 있었다.In addition, when the electrodes are formed using a printing technique, the substrate may be deformed due to the heat treatment process, and it is difficult to fix the electrodes.

따라서, 본 발명은 금속 도금법을 이용하여 배면기판 및 전면기판 상에 전극들을 형성함으로써, 전극들의 고정세화를 달성할 수 있는 PDP의 제조 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a PDP capable of achieving high definition of electrodes by forming electrodes on the back substrate and the front substrate using a metal plating method.

또한, 본 발명은 금속 도금법을 이용하여 배면기판 및 전면기판 상에 전극들을 형성함으로써, 열처리 공정에 의한 기판의 변형을 방지할 수 있는 PDP의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method of manufacturing a PDP that can prevent deformation of the substrate by the heat treatment process by forming electrodes on the back substrate and the front substrate using a metal plating method.

또한, 본 발명은 금속 도금법을 이용하여 전극들을 형성함으로써, 전극들의 선폭을 용이하게 감소시켜 개구율을 향상시킬 수 있는 PDP 제조 방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a PDP manufacturing method that can improve the aperture ratio by easily reducing the line width of the electrodes by forming the electrodes using a metal plating method.

도 1 은 종래 기술에 따른 플라즈마 디스플레이 패널을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a plasma display panel according to the prior art.

도 2a 내지 도 2e는 본 발명에 따라 금속 도금법을 이용하여 전면기판 상에 버스전극을 형성하는 방법을 설명하기 위한 열련의 공정 단면도.2A to 2E are cross-sectional views of a series of processes for explaining a method of forming a bus electrode on a front substrate using a metal plating method according to the present invention.

도 3a 내지 도 3c는 본 발명에 따라 금속 도금법을 이용하여 배면기판 상에 어드레스전극을 형성하는 방법을 설명하기 위한 일련의 공정 단면도.3A to 3C are a series of cross-sectional views for explaining a method of forming an address electrode on a rear substrate using a metal plating method according to the present invention.

도 4a 내지 도 4c는 본 발명에 다른 실시예에 따라 금속 도금법을 이용하여 전면기판 상에 버스전극을 형성하는 방법을 설명하기 위한 일련의 공정 단면도.4A through 4C are cross-sectional views of a series of processes for explaining a method of forming a bus electrode on a front substrate using a metal plating method according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20, 40 : 전면기판 21, 41 : 투명전극20, 40: front substrate 21, 41: transparent electrode

22 : 제 1 감광막 패턴 23, 31, 42 : 시드층22: first photosensitive film pattern 23, 31, 42: seed layer

24 : 제 2 감광막 패턴 25, 33, 44 : 도금막24: second photosensitive film pattern 25, 33, 44: plating film

26, 34, 45 : 확산 방지막 27, 46 : 유전체막26, 34, 45: diffusion barrier 27, 46: dielectric film

28, 47 : MgO막 30 : 배면기판28, 47: MgO film 30: back substrate

32, 43 : 감광막 패턴 35 : 격벽32, 43: photosensitive film pattern 35: partition wall

36 : 형광체36 phosphor

상기와 같은 목적은, 제 1 유전체층으로 덮혀진 어드레스전극이 형성된 배면기판, 상기 배면기판의 제 1 유전체층 상에 형성되어 독립적인 방전공간을 정의하고 화소간의 크로스 토오크를 방지하는 격벽 및 상기 배면기판과 대향 배치되며, 투명전극 및 버스전극으로 이루어진 방전유지전극이 형성되고, 상기 방전유지전극 상에는 제 2 유전체층 및 보호층이 적층된 전면기판을 포함하는 플라즈마 디스플레이 패널의 제조 방법에 있어서, 상기 배면 기판 상에 형성된 어드레스 전극 및 상기 전면기판 상에 형성된 버스전극은 금속 도금법으로 형성하는 것을 특징으로 하는 본 발명에 따른 PDP의 제조 방법에 의하여 달성된다.The above object is to provide a rear substrate having an address electrode covered with a first dielectric layer, a partition wall formed on the first dielectric layer of the rear substrate to define an independent discharge space, and to prevent cross-talk between pixels, and the rear substrate; In the method of manufacturing a plasma display panel, the discharge sustaining electrode comprising a transparent electrode and a bus electrode is disposed to face each other, and includes a front substrate having a second dielectric layer and a protective layer stacked thereon. The address electrode formed on the substrate and the bus electrode formed on the front substrate are achieved by the method of manufacturing a PDP according to the present invention, characterized in that it is formed by metal plating.

본 발명에 따르면, 금속 도금법으로 이용하여 전극들을 형성하기 때문에 전체적인 PDP 제조 공정을 단순화시킬 수 있다.According to the present invention, since the electrodes are formed by the metal plating method, the overall PDP manufacturing process can be simplified.

[실시예]EXAMPLE

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2e는 금속 도금법을 이용하여 전면기판 상에 버스전극을 형성하는 방법을 설명하기 위한 일련의 공정도로서, 도 2a를 참조하면, 전면기판(20)상에 ITO 및 SnO2와 같은 투명 도전막을 이용하여 투명전극들(21)을 형성한다. 이때, 투명전극(21)은 방전 특성에 따라 도트(Dot) 또는 스트라이프(Stripe) 형태로 형성한다.2A to 2E are a series of process diagrams for explaining a method of forming a bus electrode on a front substrate using a metal plating method. Referring to FIG. 2A, transparent, such as ITO and SnO 2 , on a front substrate 20 are illustrated. Transparent electrodes 21 are formed using a conductive film. In this case, the transparent electrode 21 is formed in a dot or stripe shape according to discharge characteristics.

도 2b를 참조하면, 투명전극(21)을 포함한 전면기판(20) 상에 버스전극 예정 영역, 즉, 투명전극(21)의 일부분 및 이에 인접된 전면기판(20) 부분을 노출시키는 제 1 감광막 패턴(22)을 형성한다. 그런 다음, 노출된 투면전극(21) 및 기판(20) 상에 시드층(Seed Layer : 23)을 형성한 후, 제 1 감광막 패턴(22)을 제거한다. 여기서, 시드층(23)은 이후에 형성될 도금막과 기판과의 접착력을 증대시키기 위하여 형성되며, 그 두께는 0.5μm미만이 되도록 한다.Referring to FIG. 2B, a first photosensitive film exposing a bus electrode predetermined region, ie, a portion of the transparent electrode 21 and a portion of the front substrate 20 adjacent thereto, on the front substrate 20 including the transparent electrode 21. The pattern 22 is formed. Thereafter, a seed layer 23 is formed on the exposed projection electrode 21 and the substrate 20, and then the first photoresist layer pattern 22 is removed. Here, the seed layer 23 is formed to increase the adhesion between the plated film to be formed later and the substrate, the thickness is less than 0.5μm.

도 2c를 참조하면, 시드층(23)이 노출되도록 투명전곡(21) 및 전면기판(20)상에 제 2 감광막 패턴(24)을 형성한 상태에서, 노출된 시드층(23) 상에 금속 도금법을 이용하여 약 100μm 미만의 두께를 갖는 도금막(25)을 형성하고, 제 2 감광막 패턴(24) 및 도금막(25) 상에 확산 방지막(26)을 형성한다. 여기서, 확산 방지막(26)은 이후에 형성될 유전체막의 형성시에 유전체막과 도금막간의 화학적 반응을 방지하기 위함이며, 약 0.5μm 미만의 두께로 형성한다.Referring to FIG. 2C, the second photosensitive layer pattern 24 is formed on the transparent electrode 21 and the front substrate 20 so that the seed layer 23 is exposed, and the metal on the exposed seed layer 23 is exposed. A plating film 25 having a thickness of less than about 100 μm is formed using the plating method, and a diffusion barrier film 26 is formed on the second photosensitive film pattern 24 and the plating film 25. Here, the diffusion barrier 26 is for preventing a chemical reaction between the dielectric film and the plated film when the dielectric film to be formed later is formed, and is formed to a thickness of less than about 0.5 μm.

도 2d를 참조하면, 시드층(23), 도금막(25) 및 확산 방지막(26)으로 이루어진 버스전극이 형성되도록 확산 방지막(26)을 패터닝한 후, 제 2 감광막 패턴(24)을 제거한다. 한편, 버스전극은 도시된 바와 같이 투명전극(21)과 일부분만이 겹쳐지도록 형성되지만, 필요에 따라 투명전극(21)과 완전히 겹치도록 형성할 수도 있다. 이 경우, 도 2b에서 제 1 감광막 패턴을 투명전극이 완전히 노출되도록 형성하고, 투명 전극의 전체 상부 및 이에 인접된 기판 상에 시드층을 형성한 후, 전술된 공정을 통해 투명전극과 완전히 겹친 버스전극을 형성한다.Referring to FIG. 2D, after the diffusion barrier layer 26 is patterned to form a bus electrode including the seed layer 23, the plating layer 25, and the diffusion barrier layer 26, the second photoresist layer pattern 24 is removed. . On the other hand, the bus electrode is formed so as to overlap only a portion with the transparent electrode 21, as shown, may be formed so as to completely overlap the transparent electrode 21 as necessary. In this case, in FIG. 2B, the first photoresist pattern is formed such that the transparent electrode is completely exposed, a seed layer is formed on the entire top of the transparent electrode and the substrate adjacent thereto, and then the bus completely overlaps with the transparent electrode through the above-described process. Form an electrode.

도 2e를 참조하면, 투명전극(21) 및 버스전극을 완전히 덮도록 전면기판(20)상에 유전체막(27) 및 MgO막(28)을 적층시킨다. 유전체막(27)은 가스 방전시에 투명전극(21) 및 버스전극으로 이루어진 방전유지전극을 보호하기 위함이다.Referring to FIG. 2E, the dielectric film 27 and the MgO film 28 are stacked on the front substrate 20 so as to completely cover the transparent electrode 21 and the bus electrode. The dielectric film 27 is intended to protect the discharge holding electrode made of the transparent electrode 21 and the bus electrode during gas discharge.

도 3a 내지 도 3d는 금속 도금법을 이용하여 배면기판 상에 어드레스 전극을 형성하는 방법을 설명하기 위한 일련의 공정도로서, 도 3a를 참조하면, 배면기판(30) 상에 약 0.5μm 미만의 두께를 갖는 시드층(31)을 형성한다. 시드층(31)은 전술된 공정에서와 마찬가지로 기판과 이후에 형성될 도금막과의 접착력을 증대시키기 위함이다. 계속해서, 시드층(31) 상에 그의 소정 부분을 노출시키는 감광막 패턴(32)을 형성한다.3A to 3D are a series of process diagrams for explaining a method of forming an address electrode on a rear substrate using a metal plating method. Referring to FIG. 3A, a thickness of less than about 0.5 μm on the rear substrate 30 is illustrated. The seed layer 31 which has is formed. The seed layer 31 is to increase the adhesion between the substrate and the plating film to be formed later, as in the above-described process. Subsequently, a photosensitive film pattern 32 is formed on the seed layer 31 to expose a predetermined portion thereof.

도 3b를 참조하면, 노출된 시드층(31) 상에 금속 도금법을 이용하여 약 100μm 미만의 두께를 갖는 도금막(33)을 형성하고, 이어서, 전체 상부에 이후에 형성될 유전체막과 도금막(33)간의 화학 반응을 방지하기 위하여 약 0.5μm 미만의 두께를 갖는 확산 방지막(34)을 형성한다.Referring to FIG. 3B, a plating film 33 having a thickness of less than about 100 μm is formed on the exposed seed layer 31 by using a metal plating method, and then a dielectric film and a plating film to be formed later on the whole are formed. In order to prevent the chemical reaction between (33), a diffusion barrier film 34 having a thickness of less than about 0.5 μm is formed.

도 3c를 참조하면, 도금막(33) 상부를 제외한 나머지 부분의 확산 방지막(34)을 제거한 후, 감광막 패턴(32)을 제거하여 시드층(31), 도금막(33) 및 확산 방지막(34)으로 이루어진 어드레스 전극을 형성한다. 그런 다음, 어드레스 전극을 완전히 덮혀지도록 배면기판(30) 상에 유전체막(35)을 형성하고, 어드레스 전극 양측 유전체막(35) 상에 소정 높이 및 폭을 갖는 격벽(36)을 형성한 상태에서, 격벽(36)에 의해 한정된 방전셀 내에 소정 두께로 형광체(36)를 도포한다.Referring to FIG. 3C, after removing the diffusion barrier layer 34 except for the upper portion of the plating layer 33, the photoresist layer pattern 32 is removed to remove the seed layer 31, the plating layer 33, and the diffusion barrier layer 34. To form an address electrode. Then, the dielectric film 35 is formed on the back substrate 30 so as to completely cover the address electrode, and the partition 36 having a predetermined height and width is formed on the dielectric film 35 on both sides of the address electrode. The phosphor 36 is applied to a predetermined thickness in a discharge cell defined by the partition wall 36.

이후, 도시되지는 않았지만 방전유지전극이 형성된 전면기판 및 어드레스전극이 형성된 배면기판을 합착시킨 후, 방전셀 내부에 방전가스를 주입하여 PDP를 완성한다.Subsequently, although not shown, the front substrate on which the discharge sustaining electrode is formed and the back substrate on which the address electrode is formed are bonded together, and then a discharge gas is injected into the discharge cell to complete the PDP.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따라 금속 도금법을 이용하여 전면기판 상에 버스전극을 형성하는 방법을 설명하기 위한 일련의 공정도로서, 도 4a를 참조하면, 전면기판(40) 상에 도트 또는 스트라이프 형태의 투명전극(41)을 형성한 상태에서, 천체 상부에 약 0.5μm 미만의 두께로 시드층(42)을 형성하고, 버스전극 예정 영역의 시드층(42) 부분이 노출되도록 상기 시드층(42) 상에 감광막패턴(43)을 형성한다.4A to 4C are a series of process diagrams for explaining a method of forming a bus electrode on a front substrate using a metal plating method according to another embodiment of the present invention. Referring to FIG. 4A, the front substrate 40 may be formed. In the state where the transparent electrode 41 in the form of a dot or stripe is formed on the seed layer 42, the seed layer 42 is formed to a thickness of less than about 0.5 μm on the upper surface of the object, and the portion of the seed layer 42 of the predetermined area of the bus electrode is exposed. The photoresist pattern 43 is formed on the seed layer 42.

도 4b를 참조하면, 금속 도금법을 이용하여 노출된 시드층(42) 상에 도금막(44)을 형성한 후, 전체 상부에 이후에 형성될 유전체층과 도금막과의 화학 반응을 방지하기 위한 확산 방지막(45)을 0.5μm 미만의 두께를 갖도록 형성한다.Referring to FIG. 4B, after the plating film 44 is formed on the exposed seed layer 42 using the metal plating method, diffusion is performed to prevent chemical reaction between the dielectric layer and the plating film to be formed later on the whole. The prevention film 45 is formed to have a thickness of less than 0.5 μm.

도 4c를 참조하면, 도금막(44) 상부를 제외한 나머지 부분의 확산 방지막(45)을 제거한 후, 감광막 패턴(43)을 제거하여 시드층(42), 도금막(44) 및 확산 방지막(45)으로 이루어진 버스전극을 형성한다. 전술된 바와 마찬가지로, 버스전극은 투명전극(41)의 일부분과 겹치도록 형성하지만, 필요에 따라서는 투명전극(41)과 완전히 겹치도록 형성할 수도 있다. 계속해서, 투명전극(41) 및 버스 전극으로 이루어진 방전유기전극이 형성된 전면기판(40) 상에 유전체막(46) 및 MgO막(47)을 적층한다.Referring to FIG. 4C, after removing the diffusion barrier layer 45 except the upper portion of the plating layer 44, the photosensitive layer pattern 43 is removed to remove the seed layer 42, the plating layer 44, and the diffusion barrier layer 45. To form a bus electrode. As described above, the bus electrode is formed to overlap a part of the transparent electrode 41, but may be formed to completely overlap the transparent electrode 41 as necessary. Subsequently, the dielectric film 46 and the MgO film 47 are laminated on the front substrate 40 on which the discharge organic electrode composed of the transparent electrode 41 and the bus electrode is formed.

이상에서와 같이, 본 발명의 PDP 제조 방법은 배면기판 및 전면기판 상에 형성되는 전극들을 금속 도금법으로 이용하여 형성함으로써, 스퍼터링 공정을 이용하여 전극들을 형성하는 종래의 방법에 비해 PDP 제조 공정을 단순화시킬 수 있으며, 고가의 스퍼터 장비를 사용하지 않기 때문에 PDP의 제조 비용을 감소시킬 수 있다. 또한, 전극의 폭을 감소시킴으로써 개구율을 향상시킬 수 있다.As described above, the PDP manufacturing method of the present invention simplifies the PDP manufacturing process as compared to the conventional method of forming the electrodes using the sputtering process by forming the electrodes formed on the back substrate and the front substrate by a metal plating method. It is possible to reduce the manufacturing cost of PDP because it does not use expensive sputter equipment. In addition, the aperture ratio can be improved by reducing the width of the electrode.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (19)

제 1 유전체층으로 덮혀진 어드레스전극이 형성된 배면기판, 상기 배면기판의 제 1 유전체층 상에 형성되어 독립적인 방전공간을 정의하고 화소간의 크로스 토오크를 방지하는 격벽 및 상기 배면기판과 대향 배치되며, 투명전극 및 버스전극으로 이루어진 방전유지전극이 형성되고, 상기 방전유지전극 상에는 제 2 유전체층 및 보호층이 적층된 전면기판을 포함하는 플라즈마 디스플레이 패널의 제조 방법에 있어서, 상기 배면기판 상에 형성된 어드레스 전극 및 상기 전면기판 상에 형성된 버스전극은 금속 도금법으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.A back substrate having an address electrode covered with a first dielectric layer, a partition wall formed on the first dielectric layer of the back substrate to define independent discharge spaces and preventing cross-talk between pixels, and disposed to face the back substrate, and a transparent electrode And a discharge sustaining electrode formed of a bus electrode, wherein the discharge sustaining electrode includes a front substrate on which a second dielectric layer and a protective layer are stacked. The bus electrode formed on the front substrate is formed by a metal plating method. 제 1 항에 있어서, 상기 금속 도금법으로 이용한 어드례스 전극의 형성 방법은 상기 배면기판 상에 시드층을 형성하는 단계, 상기 시드층 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계, 상기 감광막 패턴에 의해 노출된 시드층 상에 소정 두께의 도금막을 형성하는 단계, 상기 감광막 패턴 및 도금막 상에 소정 두께의 확산 방지막을 형성하는 단계 및 상기 도금막 상부에만 확산 방지막이 남도록 상기 확산 방지막을 패터닝한 후, 감광막 패턴과 그 하부의 시드층을 제거하는 단계를 포함하는 것올 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 1, wherein the method of forming an example electrode using the metal plating method comprises: forming a seed layer on the back substrate, forming a photoresist pattern on the seed layer to expose a predetermined portion thereof; Forming a plating film having a predetermined thickness on the seed layer exposed by a pattern, forming a diffusion prevention film having a predetermined thickness on the photoresist pattern and the plating film, and patterning the diffusion prevention film so that a diffusion prevention film remains only on the plating film. And then removing the photoresist pattern and the seed layer under the photoresist pattern. 제 2 항에 있어서, 상기 시드층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 2, wherein the seed layer is formed to a thickness of less than 0.5 μm. 제 2 항에 있어서, 상기 도금막은 100μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 2, wherein the plating film is formed to a thickness of less than 100 μm. 제 2 항에 있어서, 상기 확산 방지층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 2, wherein the diffusion barrier layer is formed to a thickness of less than 0.5 μm. 제 1 항에 있어서, 상기 금속 도금법을 이용한 버스전극의 형성 방법은 상기 전면기판 상에 투명 도전막을 증착 및 이를 패터닝하여 투명전극들을 형성하는 단계, 상기 전면기판의 전체 상부에 감광막을 도포 및 상기 투명전극의 일부분 및 이에 인접된 상기 전면기판 부분이 노출되도록 상기 감광막을 패터닝하는 단계, 상기 노출된 투명전극 및 이에 인접된 전면기판 상에 소정 두께의 시드층을 형성하는 단계, 상기 제 1 감광막 패턴을 제거하는 단계, 상기 노출된 투명전극 및 전면기판 상에 제 2 감광막 패턴을 형성하는 단계, 상기 시드층 상에 도곰막을 형성하는 단계, 상기 도금막이 형성된 전면기판의 전체 상부에 소정 두께의 확산 방지막을 형성하는 단계, 상기 도금막 상부에만 확산 방지막이 남도록 상기 확산 방지막을 패터닝한 후, 상기 제 2 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 1, wherein the method of forming the bus electrode using the metal plating method comprises depositing and patterning a transparent conductive film on the front substrate to form transparent electrodes, coating a photoresist on the entire upper substrate, and applying the transparent electrode. Patterning the photoresist such that a portion of the electrode and a portion of the front substrate adjacent thereto are exposed, forming a seed layer having a predetermined thickness on the exposed transparent electrode and the front substrate adjacent thereto, and forming the first photoresist pattern Removing, forming a second photoresist pattern on the exposed transparent electrode and the front substrate, forming a doe film on the seed layer, and spreading a diffusion barrier layer having a predetermined thickness on the entire upper substrate on which the plating layer is formed. Forming the diffusion barrier layer such that the diffusion barrier layer remains only on the plating layer; Method of producing a plasma display panel comprising the step of removing the vast pattern. 제 6 항에 있어서, 상기 투명전극은 도트 형태로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 6, wherein the transparent electrode is formed in a dot shape. 제 6 항에 있어서, 상기 투명전극은 스트라이프 형태로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 6, wherein the transparent electrode is formed in a stripe shape. 제 6 항에 있어서, 상기 시드층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 6, wherein the seed layer is formed to a thickness of less than 0.5 μm. 제 6 항에 있어서, 상기 도금막은 100μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 6, wherein the plating film is formed to a thickness of less than 100 μm. 제 6 항에 있어서, 상기 확산 방지층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 6, wherein the diffusion barrier layer is formed to a thickness of less than 0.5 μm. 제 6 항에 있어서, 상기 시드층, 도금막 및 확산 방지막으로 이루어진 버스전극은 상기 투명전극과 완전히 겹치도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널 제조 방법.The plasma display panel manufacturing method of claim 6, wherein the bus electrode including the seed layer, the plating layer, and the diffusion barrier layer is formed to completely overlap the transparent electrode. 제 1 항에 있어서, 상기 금속 도금법을 이용한 버스전극의 형성 방법은 상기 전면기판 상에 투명 도전막을 증착 및 이를 패터닝하여 투명전극들을 형성하는 단계, 상기 투명전극 및 전면기판 상에 소정 두께의 시드층을 형성하는 단계, 상기 투명전극의 일부분 및 이에 인접된 전면기판 부분에 형성된 시드층 부분이 노출되도록 상기 시드층 상에 감광막 패턴을 형성하는 단계, 상기 노출된 시드층 상에 소정 두께의 도금막을 형성하는 단계, 상기 도금막이 형성된 전면기판의 전체 상부에 소정 두께의 확산 방지막을 형성하는 단계 및 상기 도금막 상부에만 확산 방지막이 남도록 상기 확산 방지막을 패터닝한 후, 감광막 패턴과 상기 감광막 패턴 하부의 시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 1, wherein the method of forming the bus electrode using the metal plating method comprises depositing and patterning a transparent conductive film on the front substrate to form transparent electrodes, and a seed layer having a predetermined thickness on the transparent electrode and the front substrate. Forming a photoresist pattern on the seed layer to expose a portion of the transparent electrode and a portion of the seed layer adjacent to the front substrate; forming a plated film having a predetermined thickness on the exposed seed layer And forming a diffusion barrier layer over the entire surface of the front substrate on which the plating layer is formed, and patterning the diffusion barrier layer so that the diffusion barrier layer remains only on the plating layer, and then forming a photoresist pattern and a seed layer under the photoresist pattern. Method of manufacturing a plasma display panel comprising the step of removing. 제 13 항에 있어서, 상기 투명전극은 도트 형태로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the transparent electrode is formed in a dot shape. 제 13 항에 있어서, 상기 투명전극은 스트라이프 형태로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the transparent electrode is formed in a stripe shape. 제 13 항에 있어서, 상기 시드층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the seed layer is formed to a thickness of less than 0.5 μm. 제 13 항에 있어서, 상기 도금막은 100μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the plating layer is formed to a thickness of less than 100 μm. 제 13 항에 있어서, 상기 확산 방지층은 0.5μm 미만의 두께로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the diffusion barrier layer is formed to a thickness of less than 0.5 μm. 제 13 항에 있어서, 상기 시드층, 도금막 및 확산 방지막으로 이루어진 버스전극은 상기 투명전극과 완전히 겹치도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.The method of claim 13, wherein the bus electrode including the seed layer, the plating film, and the diffusion barrier layer is formed to completely overlap the transparent electrode.
KR1019970027401A 1997-06-25 1997-06-25 Manufacturing Method of Plasma Display Panel KR19990003520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027401A KR19990003520A (en) 1997-06-25 1997-06-25 Manufacturing Method of Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027401A KR19990003520A (en) 1997-06-25 1997-06-25 Manufacturing Method of Plasma Display Panel

Publications (1)

Publication Number Publication Date
KR19990003520A true KR19990003520A (en) 1999-01-15

Family

ID=65987003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027401A KR19990003520A (en) 1997-06-25 1997-06-25 Manufacturing Method of Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR19990003520A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004092A (en) * 1999-06-28 2001-01-15 김영환 Method for forming electrode of plasma display panel by using electrolysis plating
KR100350655B1 (en) * 1999-06-30 2002-08-28 현대 프라즈마 주식회사 Method for formimg of front panel of plasma display panel
KR100587262B1 (en) * 1999-03-24 2006-06-08 엘지전자 주식회사 Method For Fabricating Electrodes in Plasma Display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587262B1 (en) * 1999-03-24 2006-06-08 엘지전자 주식회사 Method For Fabricating Electrodes in Plasma Display
KR20010004092A (en) * 1999-06-28 2001-01-15 김영환 Method for forming electrode of plasma display panel by using electrolysis plating
KR100350655B1 (en) * 1999-06-30 2002-08-28 현대 프라즈마 주식회사 Method for formimg of front panel of plasma display panel

Similar Documents

Publication Publication Date Title
KR100279255B1 (en) Plasma Display Panel And Formation Method
KR100197130B1 (en) Plasma display panel and manufacturing method thereof
KR19990003520A (en) Manufacturing Method of Plasma Display Panel
KR19990021362A (en) Plasma Display Panel And Method Of Manufacturing The Same
KR100429486B1 (en) Manufacturing Method of Plasma Display Panel
KR20000004328A (en) Front substrate of plasma display panel
KR100329046B1 (en) Manufacturing Method of Front Board of Plasma Display Panel
KR100325453B1 (en) Manufacturing Method of Plasma Display Panel
JPH0765729A (en) Plasma display panel and manufacture thereof
KR100325454B1 (en) Plasma Display Panel
KR100312649B1 (en) Electrode Formation Method of Plasma Display Panel
KR100289651B1 (en) Method of Forming Phosphor Layer in Plasma Display Panel
KR100226263B1 (en) Method of manufacturing screen mask of plasma display panel
KR100416090B1 (en) Plasma display panel and the fabrication method thereof
KR100325456B1 (en) Manufacturing Method of Front Board of Plasma Display Panel
KR19990054285A (en) Plasma Display Panel And Method Of Manufacturing The Same
JPH11195375A (en) Manufacture of plasma display panel
KR100240267B1 (en) Plasma display panel and manufacturing method thereof
KR19990054286A (en) Plasma display panel
KR19990054296A (en) Partition wall formation method of plasma display panel
KR100429485B1 (en) Manufacturing Method of Plasma Display Panel
KR19990054294A (en) Manufacturing Method of Plasma Display Panel
KR970007288B1 (en) Full color plasma display panel
KR100260365B1 (en) A manufacturing method of a dc-type pdp
KR20000004376A (en) Front substrate of plasma display panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application