KR19990003373A - 파형 잘림방지용 뮤트회로 - Google Patents
파형 잘림방지용 뮤트회로 Download PDFInfo
- Publication number
- KR19990003373A KR19990003373A KR1019970027237A KR19970027237A KR19990003373A KR 19990003373 A KR19990003373 A KR 19990003373A KR 1019970027237 A KR1019970027237 A KR 1019970027237A KR 19970027237 A KR19970027237 A KR 19970027237A KR 19990003373 A KR19990003373 A KR 19990003373A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- output
- signal
- amplifier
- circuit
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
본 발명은 파형 잘림방지용 뮤트회로에 관한 것으로, 특히 증폭기(1)와, 분주기(2), 제 1 트랜지스터를 통해 출력된 신호로 부터 0.5V 이상의 출력전압을 출력하는 증폭부(4)와; 상기 증폭부(4)에서 0.5V 이상의 출력전압이 출력될 때 교류 신호전압이 인가되고 베이스 에미터간이 순바이어스가 걸려 베이스와 접지간에 전하전달이 가능하게 되어 교류신호가 전달되는 제 2 트랜지스터(Q2)와; 상기 제 2 트랜지스터의 베이스단에 베이스접지회로로 삽입되어, 제 2 트랜지스터의 자기 바이어스에 의한 다이오우드 동작특성을 차단하여 파형의 잘림현상을 방지하고, 뮤트용 액티브 하이 전압이 인가될 경우에는 소정 저항에 의한 자기바이어스로 작동되어 곧바로 도통되어 제 2 트랜지스터의 바이어스가 걸리도록 하고 그 동작기능인 뮤트용 일시적 단락현상이 발생하며 뮤트가 걸리도록 하는 제 3 트랜지스터(Q3)를 포함하여 구성된 것을 특징으로 하며, 이러한 본 발명은 음향기기에서 라인출력회로와 대출력증폭기에 연결되는 모든 출력회로에 적용이 가능하게 되는 효과가 있다.
Description
본 발명은 뮤트회로에 관한 것으로, 특히 고출력 라인출력(Line Out) 증폭기의 노이즈(Noise) 감쇄용 뮤트(Mute)소자의 트랜지스터 접합특성에 의해 파형 잘림 현상을 방지할 수 있는 파형 잘림방지용 뮤트회로에 관한 것이다.
종래의 동일회로에서 신호입력단을 통해 입력되는 신호가 하이인 경우, 트랜지스터의 증폭기에서는 500mV 이상의 출력전압이 나오게 되어, 뮤트용 액티브소자인 트랜지스터의 바이어스특성 때문에 트랜지스터가 직류적 바이어스가 걸리지 않더라도 반도체 접합특성에 의해 다이오우드가 정류특성에 기인된 파형 잘림현상이 나타나는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, PN접합으로된 트랜지스터소자를 삽입함으로써, PN접합에 따른 베이스와 콜렉터간의 하이 임피던스 특성과 역방향 전압특성이 높은 점을 이용하여 라인출력잭 전단에 있는 제 2 트랜지스터의 베이스가 접지회로와 격리되도록 전위를 주지 않음으로써 뮤트 구동전압이 없을 경우 즉, 로우상태의 전위일 때는 상기 제 2 트랜지스터가 전기적으로 완전히 개방되는 회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 파형 잘림방지용 뮤트회로는, 소정의 신호를 입력하여 이 신호를 증폭 처리한 후 출력하는 증폭기와; 상기 증폭기로 부터 출력된 신호가 가변저항기를 통해 출력되면 이 신호를 입력하여 분주후 출력하는 분주기와; 상기 분주기로 부터 출력된 하이신호를 입력하여 콜렉터단을 통해 출력하는 제 1 트랜지스터와; 상기 제 1 트랜지스터로 부터 출력된 신호를 입력하여 0.5V 이상의 출력전압을 출력시키는 증폭부와; 상기 증폭부로 부터 출력된 증폭신호를 입력하여 이를 라인으로 출력하기 위한 잭(Jack)인 라인출력잭과; 상기 증폭부가 0.5V 이상의 출력전압이 출력되는 증폭기로 사용될 때, NP접합 특성에 의해 0.6V 이상의 교류적 신호전압이 콜렉터에 인가되고 콜렉터 베이스간은 역바이어스, 베이스 에미터간은 순바이어스가 걸려 베이스와 접지간에 전하전달이 가능하게 됨으로써 교류적신호가 전달되고, 이에 따라 교류정현파형의 상하 어느 한쪽이 0.6V 이상이 걸릴 경우, 다이오우드 특성의 영향으로 파형의 하단이 잘리는 제 2 트랜지스터와; 상기 제 2 트랜지스터의 베이스단에 베이스접지회로로 삽입되어, 제 2 트랜지스터의 자기바이어스에 의한 다이오우드 동작특성을 차단하여 파형의 잘림 현상을 방지하고, 뮤트용 액티브 하이 전압이 인가될 경우에는 소정 저항에 의한 자기바이어스로 작동되어 곧바로 도통됨으로써 제 2 트랜지스터의 바이어스가 걸리도록 하여 그 동작기능인 뮤트용 일시적 단락현상이 발생되게 하고 뮤트가 걸리도록 하는 제 3 트랜지스터를 포함하여 구성된 것을 특징으로 한다.
도 1 은 본 발명의 일 실시예에 따른 파형 잘림방지용 뮤트회로의 구성을 나타낸 회로구성도,
도 2 는 도 1의 주요 지점에서의 파형을 나타낸 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 증폭기, 2 : 분주기, 3 : 전원증폭기, 4 : 증폭부, 5 : 라인출력젝
이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.
본 발명은 도 1에 도시한 바와 같이, 소정의 신호를 입력하여 이를 증폭후 출력하는 증폭기(1)와; 상기 증폭기(1)로 부터 출력되는 증폭신호를 입력하여 소정의 가변저항기(VR)를 거쳐 해당 신호를 분주하여 출력하는 분주기(2)와; 상기 분주기(2)로 부터 출력되는 분주된 신호로 부터 스피커를 구동하기 위한 전원을 증폭하는 전원증폭기(3)와; 상기 분주기(2)로 부터 출력되는 분주된 하이신호를 베이스단으로 입력하여 콜렉터단으로 출력하는 제 1 트랜지스터(Q1)와; 상기 제 1 트랜지스터로 부터 출력되는 도통된 하이신호를 입력하여 0.5V 이상의 출력전압을 출력하는 증폭부(4)와; 소정 출력을 위해 젝으로 연결되어 있는 라인출력잭(5)와; 상기 증폭부(4)에서 0.5V 이상의 출력전압이 출력될 때, 교류 신호전압이 인가되고 베이스 에미터간에 순바이어스가 걸려 베이스와 접지간에 전하전달이 가능하게 됨으로써, 교류신호가 전달되는 제 2 트랜지스터(Q2)와; 상기 제 2 트랜지스터(Q2)의 베이스단에 베이스접지회로로 삽입되어, 제 2 트랜지스터(Q2)의 자기바이어스에 의한 다이오우드동작특성을 차단하여 파형의 잘림현상을 방지하고, 뮤트용 액티브 하이전압이 인가되면, Q3는 소정 저항에 의한 자기바이어스로 작동되어 곧바로 도통되어 제 2 트랜지스터(Q2)에 바이어스가 걸리도록 함으로써, Q2가 도통되도록 하는 제 3 트랜지스터(Q3)를 포함하여 본 실시예를 구성한다.
이하, 상기와 같이 구성된 파형 잘림방지용 뮤트회로의 동작과정을 도 2를 참조하여 설명하면 다음과 같다.
도 1의 회로에서 A점이 0.5V 이상의 출력전압이 출력되는 증폭기로 사용됨으로써, 상기 Q2가 NP접합(실리콘 트랜지스터)특성에 의해 0.6V 이상의 교류적 신호전압이 콜렉터에 인가될 경우, NP접합의 다이오우드 특성에 의해 콜렉터 베이스간은 역바이어스, 베이스 에미터간은 순바이어스가 걸려 콜렉터에 인가된 전압으로 인해 Q2의 베이스와 접지간에 전하전달이 가능한 자기 바이어스 정류기소자로 작동된다. 그리고 상기 Q2에 콘덴서 또는 저항값 등의 교류적신호가 전달될 수 있는 소자가 연결될 경우, 도 2의 (b)와 같이 교류정현파형의 상하 어느 한 쪽이 0.6V 이상이 걸리 경우, 다이오우드 특성의 영향으로 잘리는 현상이 발생되며, 도 2의 (c)는 Q3를 연결한 후의 상태를 도시한 것으로, 만약 뮤트신호가 입력되지 않아 로우상태인 경우, Q2가 전기적으로 완전히 차단되므로, 비록 어느 한쪽이 0.6V 이상이 되더라도 NP(PN)접합에 의한 다이오우드 특성에 의해 파형의 일부가 잘리지 않게 된다.
이상에서 살펴본 바와 같이 본 발명 파형 잘림방지용 뮤트회로는, 제 2 트랜지스터의 자기바이어스에 의한 다이오우드동작특성을 차단하여 파형의 잘림현상을 방지하고, 뮤트용 액티브 하이 전압이 인가될 경우에는 소정 저항에 의한 자기바이어스로 작동되어 곧바로 도통됨으로써 제 2 트랜지스터의 바이어스가 걸리도록 하여 그 동작기능인 뮤트용 일시적 단락현상이 발생되게 하고 뮤트가 걸리도록 함으로써, 음향기기에서 라인출력회로를 경유하게 대출력 증폭기에 연결되는 모든 신호원 출력회로에 적용이 가능하게 된다.
Claims (1)
- 소정의 신호를 입력하여 이 신호를 증폭 처리한 후 출력하는 증폭기와; 상기 증폭기로 부터 출력된 신호가 가변저항기를 통해 출력되면 이 신호를 입력하여 분주후 출력하는 분주기와; 상기 분주기로 부터 출력된 하이신호를 입력하여 콜렉터단을 통해 출력하는 제 1 트랜지스터와; 상기 제 1 트랜지스터로 부터 출력된 신호를 입력하여 일정전압 이상의 출력전압을 출력시키는 증폭부와; 상기 증폭부로 부터 출력된 증폭신호를 입력하여 이를 라인으로 출력하기위한 잭(Jack)인 라인출력잭과; 상기 증폭부가 일정전압 이상의 출력전압으로 출력되는 증폭기로 사용될 때, NP접합 특성에 의해 교류적 신호전압이 콜렉터에 인가되고 콜렉터 베이스간은 역바이어스, 베이스 메이터간은 순바이어스가 걸려 베이스와 접지간에 전하전달이 가능하게 됨으로써 교류신호가 전달되고, 이에 따라 교류정현파형의 상하 어느 한쪽이 일정전압 이상이 걸릴 경우, 다이오우드 특성의 영향으로 파형의 한단이 잘리는 제 2 트랜지스터와; 상기 제 2 트랜지스터의 베이스단에 베이스접지회로로 삽입되어, 제 2 트랜지스터의 자기바이어스에 의한 다이오우드동작특성을 차단하여 파형의 잘림현상을 방지하고, 뮤트용 액티브 하이 전압이 인가될 경우에는 소정의 저항에 의한 자가비이어스로 작동되어 곧바로 도통됨으로써 제 2 트랜지스터의 바이어스가 걸리도록 하여 그 동작기능인 뮤트용 일시적 단락현상이 발생되게 하고 뮤트가 걸리도록 하는 제 3 트랜지스터를 포함하여 구성된 것을 특징으로 하는 파형 잘림방지용 뮤트회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027237A KR19990003373A (ko) | 1997-06-25 | 1997-06-25 | 파형 잘림방지용 뮤트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027237A KR19990003373A (ko) | 1997-06-25 | 1997-06-25 | 파형 잘림방지용 뮤트회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003373A true KR19990003373A (ko) | 1999-01-15 |
Family
ID=65987565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027237A KR19990003373A (ko) | 1997-06-25 | 1997-06-25 | 파형 잘림방지용 뮤트회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003373A (ko) |
-
1997
- 1997-06-25 KR KR1019970027237A patent/KR19990003373A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL192902C (nl) | Beschermingsketen. | |
| US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
| US4473780A (en) | Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit | |
| KR950007691B1 (ko) | 데이타 형성회로 | |
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| US3487233A (en) | Detector with upper and lower threshold points | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| EP0058005A1 (en) | Protection circuit for an output transistor | |
| EP0132863B1 (en) | Protection circuit | |
| KR19990003373A (ko) | 파형 잘림방지용 뮤트회로 | |
| US3508162A (en) | Means for limiting current in a power supply amplifier | |
| TW415068B (en) | Detection circuit | |
| US3188496A (en) | Transistor frequency multiplier employing diode protected transistor and tuned circuit | |
| US4266199A (en) | Linear alternating-current amplifier | |
| US3012153A (en) | Diode characteristic networks | |
| US3454888A (en) | Transistorized power amplifier using two series connected transistors driven by an emitter-coupled pair of transistors | |
| KR910003976A (ko) | 전화기용 전원회로 | |
| JP2616136B2 (ja) | 電流電圧変換回路 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
| JPH027532B2 (ko) | ||
| JP3282401B2 (ja) | 直線検波回路 | |
| KR100396353B1 (ko) | 입력신호제한장치및펄스제한기 | |
| JP3435806B2 (ja) | 赤外線リモコン受信ｉｃ | |
| KR20010041161A (ko) | 신호 전송 방법 및 회로 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |