KR19990002891A - Flash memory device - Google Patents
Flash memory device Download PDFInfo
- Publication number
- KR19990002891A KR19990002891A KR1019970026622A KR19970026622A KR19990002891A KR 19990002891 A KR19990002891 A KR 19990002891A KR 1019970026622 A KR1019970026622 A KR 1019970026622A KR 19970026622 A KR19970026622 A KR 19970026622A KR 19990002891 A KR19990002891 A KR 19990002891A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- reference voltage
- output
- voltage
- loop counter
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
1.청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs
본 발명은 챠지펌프(포지티브 및 네거티브 챠지펌프) 회로의 펌핑 전압을 이용한 프로그램(program) 및 소거(erase) 동작시 프로그램 및 소거 동작 전압을 칩(chip) 내부의 루프 카운터(loop counter)를 이용해 조정(regulation)할 수 있도록 한 플래쉬 메모리 장치에 관한 것이다.The present invention adjusts the program and erase operating voltages using a loop counter inside the chip during program and erase operations using the pumping voltages of the charge pump (positive and negative charge pump) circuits. The present invention relates to a flash memory device that can be regulated.
2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve
플래쉬 메모리셀의 프로그램 및 소거 동작 시간을 단축시키고자 함.To shorten the program and erase operation time of the flash memory cell.
3.발명의 해결방법의 요지3. Summary of the solution of the invention
플래쉬 메모리셀의 프로그램 및 소거 동작시 셀 불량(cell fail)으로 인해 루프 카운터가 증가될 때 기준전압 발생회로의 기준 전압을 점차로 증가시켜 챠지펌프 회로의 펌핑 전압을 증가시키고, 증가된 챠지펌프 회로의 펌핑 전압에 의해 플래쉬 메모리셀을 프로그램 및 소거함.When the loop counter is increased due to a cell fail during program and erase operations of the flash memory cell, the reference voltage of the reference voltage generator circuit is gradually increased to increase the pumping voltage of the charge pump circuit and increase the charge pump circuit. Program and erase flash memory cells by pumping voltage.
4.발명의 중요한 용도4. Important uses of the invention
포지티프(Positive) 챠지펌핑 전압을 사용하여 프로그램 하거나, 네거티브(Negative) 챠지펌핑 전압을 사용하여 소거하는 플래쉬 메모리 장치.A flash memory device that is programmed using a positive charge pumping voltage or erased using a negative charge pumping voltage.
Description
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 칩 내부의 루프 카운터를 사용해 기준전압 발생회로의 기준전압을 조정하여 챠지펌프 회로(포지티브 및 네거티브 챠지펌프 회로)의 출력 전압이 증가 되도록 함으로써, 프로그램 및 소거 동작 시간을 단축시킬 수 있는 플래쉬 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device, and in particular, by adjusting a reference voltage of a reference voltage generating circuit using a loop counter inside a chip so that an output voltage of a charge pump circuit (positive and negative charge pump circuit) is increased, thereby making it possible to program and erase The present invention relates to a flash memory device capable of shortening an operation time.
일반적으로 플래쉬 메모리셀을 프로그램 또는 소거하기 위해서는 챠지펌프 회로의 펌핑(pumping) 전압을 사용하게 된다. 챠지펌프 회로의 펌핑 전압은 기준전압 발생회로의 출력 전압인 기준전압에 의해 펌핑되게 된다. 그러나, 웨이퍼(wafer) 또는 패케이지(package) 레벨의 칩(chip)에서는 공정 중이나 동작 싸이클이 증가하면 기준전압 발생회로의 기준전압이 변하거나, 챠지펌프 회로의 펌핑 전압이 충분히 고전압을 출력할 수 없는 문제가 있다. 따라서, 플래쉬 메모리셀의 확인 동작시 셀이 불량임을 지시하고, 다시 프로그램 또는 소거 동작을 수행하게 된다. 만약, 셀의 불량 상태가 최악인 경우 프로그램이나 소거 동작 시간은 길어지게 되고, 루프 카운터의 최대 루핑 횟수까지 진행한 후 셀이 불량임을 판정하고 리셋(reset) 되게 된다. 이를 해결하기 위해 종래에는 테스트 모드를 사용하여 전압조정기(Regulator)의 기준전압을 더미(dummy) 메모리셀을 이용하여 조정하였다. 그러나, 이러한 종래 기술은 테스트 시간이 길어지고, 동작 싸이클(operation cycle)이 진행됨에 따라 변동되는 조정(Regulation) 전압을 제어 할 수 없는 단점이 있다.In general, a pumping voltage of a charge pump circuit is used to program or erase a flash memory cell. The pumping voltage of the charge pump circuit is pumped by the reference voltage which is the output voltage of the reference voltage generating circuit. However, in a wafer or package level chip, the reference voltage of the reference voltage generator circuit may change or the pumping voltage of the charge pump circuit may output a sufficiently high voltage during the process or when the operation cycle increases. There is no problem. Therefore, during the confirmation operation of the flash memory cell, it indicates that the cell is defective and performs a program or erase operation again. If the bad state of the cell is the worst, the program or erase operation time becomes long, and after the loop count is reached, the cell is determined to be defective and reset. In order to solve this problem, the reference voltage of the regulator is conventionally adjusted using a dummy memory cell using a test mode. However, this conventional technique has a disadvantage in that it is not possible to control a regulation voltage which is changed as the test time becomes long and an operation cycle is performed.
따라서, 본 발명은 칩 내부의 루프 카운터를 사용해 전압조정기의 기준전압을 조정하고, 조정된 기준전압에 의해 챠지펌프 회로의 출력 전압이 점차 증가 되도록 하여 플래쉬 메모리셀의 프로그램 및 소거 동작 시간을 단축시킬 수 있는 플래쉬 메모리 장치를 제공함에 그 목적이 있다.Accordingly, the present invention adjusts the reference voltage of the voltage regulator using a loop counter inside the chip, and reduces the program and erase operation time of the flash memory cell by gradually increasing the output voltage of the charge pump circuit by the adjusted reference voltage. It is an object of the present invention to provide a flash memory device.
상술한 목적을 달성하기 위한 본 발명은 프로그램 및 소거 동작시 셀의 상태에 따라 최대 루핑 횟수가 될 때까지 반복적으로 프로그램 및 소거 동작을 수행하도록 하는 루프 카운터 회로와, 기준전압을 출력 하기 위한 기준전압 발생회로와, 상기 루프 카운터 회로 및 기준전압 발생회로 간에 접속되며 상기 루프 카운터 회로의 루핑 횟수에 따른 제어 출력을 입력으로 하여 상기 기준전압 발생회로로 부터 출력되는 기준전압을 조정하는 기준전압 조정회로와, 상기 프로그램 및 소거 동작 상태에 따라 포지티브 챠지펌핑 전압 또는 네거티브 챠지펌핑 전압을 출력단자로 출력하는 챠지펌프 회로와, 상기 챠지펌프 회로의 출력전압을 디바이더 회로를 통해 어느 한 입력단자로 입력으로 하며, 상기 기준전압 조정회로에 의해 조정된 기준전압을 다른 한 입력단자로 입력으로 하는 비교 회로와, 상기 비교 회로에 의해 비교된 출력전압을 상기 출력단자로 출력하기 위한 디스챠지 회로로 구성된 것을 특징으로 한다.The present invention for achieving the above object is a loop counter circuit for repeatedly performing the program and erase operation until the maximum number of loops depending on the state of the cell during the program and erase operation, and a reference voltage for outputting a reference voltage A reference voltage adjusting circuit connected between a generating circuit, the loop counter circuit and the reference voltage generating circuit, and adjusting a reference voltage output from the reference voltage generating circuit by inputting a control output according to the number of loops of the loop counter circuit; A charge pump circuit for outputting a positive charge pump voltage or a negative charge pumping voltage to an output terminal according to the program and erase operation states, and an output voltage of the charge pump circuit as an input terminal through a divider circuit, Another mouth of the reference voltage adjusted by the reference voltage adjusting circuit And a discharge circuit for outputting the output voltage compared by the comparison circuit to the output terminal.
도 1은 본 발명에 따른 플래쉬 메모리 장치의 블록도.1 is a block diagram of a flash memory device according to the present invention.
도 2는 도 1의 루프 카운터 회로의 상세 회로도.FIG. 2 is a detailed circuit diagram of the loop counter circuit of FIG. 1. FIG.
도 3은 도 1의 기준전압 조정회로의 상세 회로도.3 is a detailed circuit diagram of the reference voltage adjusting circuit of FIG.
도 4는 본 발명에 의한 기준전압 발생기의 결과 파형도.4 is a result waveform diagram of a reference voltage generator according to the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
1: 루프카운터회로2: 기준전압 조정회로1: loop counter circuit 2: reference voltage adjustment circuit
3: 기준전압 발생회로4: 챠지펌프 회로3: reference voltage generating circuit 4: charge pump circuit
5: 분주회로6: 비교회로5: frequency division circuit 6: comparison circuit
7: 디스챠지 회로7: discharge circuit
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 플래쉬 메모리 장치의 블록도로서, 도 2 내지 도 4를 참조하여 동작을 설명하면 다음과 같다.1 is a block diagram of a flash memory device according to an embodiment of the present invention, which will be described below with reference to FIGS. 2 to 4.
루프 카운터 회로(1)는 도 2에 도시된 바와 같이 플립-플롭회로부(21)와 디코더 회로부(22)로 구성되며, 프로그램(PROGRAM) 또는 소거(ERASE) 동작 신호에 따라 프로그램 및 소거 동작시 셀의 불량(fail) 여부에 따라 최대 루핑 횟수가 될 때까지 반복적으로 프로그램 및 소거 동작을 수행하도록 구성한다. 도 2는 최대 8회 루프 카운터 출력을 출력할 수 있도록 한 루프 카운터 회로로서, 셀의 불량 여부에 따라 디코더 회로(22)에서 기준전압 조정을 위한 제어 출력이 출력 된다.As shown in FIG. 2, the loop counter circuit 1 includes a flip-flop circuit 21 and a decoder circuit 22. The loop counter circuit 1 includes a cell during program and erase operations according to a program or erase operation signal. The program and erase operations are repeatedly performed until the maximum number of looping times is determined according to whether a failure occurs. 2 is a loop counter circuit capable of outputting a loop counter output up to eight times, and a control output for adjusting the reference voltage is output from the decoder circuit 22 according to whether a cell is defective.
루프 카운터 회로(1)의 플립-플롭회로부(21)의 출력은 n회까지 증가할 수 있으며, 디코더 회로부(22)의 출력은 설계자의 의도에 따라 원하는 출력만을 출력할 수 있게 된다.The output of the flip-flop circuit portion 21 of the loop counter circuit 1 can be increased up to n times, and the output of the decoder circuit portion 22 can output only a desired output according to a designer's intention.
기준전압 조정회로(2)는 도 3에 도시된 바와 같이 루프 카운터 회로(1) 각각의 출력을 입력으로 하여 루프 카운터 회로(1)의 루핑 횟수에 따라 기준전압 발생회로(3)로 부터 출력되는 기준전압(Vref)을 점차로 증가시키게 된다. 즉, 루프 카운터 회로(1)의 루핑 횟수에 따른 다수의 출력 중 어느 한 시점부터 기준전압을 조정할 것인지에 따라 루프 카운터 회로(1)의 루핑 횟수에 해당하는 기준전압 조정회로(2)의 스위칭 소자부(31)를 순차적으로 턴온(Turn on)시키게 된다. 이때, 전원단자(Vcc)에 접속된 패스 트랜지스터부(32)를 통한 전압이 스위칭 소자부(31)를 통해 출력단자(Vout)로 공급되어, 기준전압 발생회로(3)로 부터 출력되는 기준전압(Vref)은 점차 증가되게 된다. 설명되지 않은 도면부호 33은 출력전압을 일정 전압으로 유지하기 위한 전압 디바이더 회로이다. 상기 기준전압 조정회로(2)에 의해 조정된 기준전압(Vref)은 비교 회로(6)의 어느 한 입력단자로 입력되게 된다.As shown in FIG. 3, the reference voltage adjusting circuit 2 is output from the reference voltage generating circuit 3 according to the number of loops of the loop counter circuit 1 with the output of each of the loop counter circuits 1 as an input. The reference voltage Vref is gradually increased. That is, the switching element portion of the reference voltage adjusting circuit 2 corresponding to the number of loops of the loop counter circuit 1 depending on which point of time the output voltage is adjusted according to the number of loops of the loop counter circuit 1. Turn 31 on sequentially. At this time, the voltage through the pass transistor section 32 connected to the power supply terminal Vcc is supplied to the output terminal Vout through the switching element section 31, and the reference voltage is output from the reference voltage generating circuit 3. (Vref) is gradually increased. Reference numeral 33, which has not been described, is a voltage divider circuit for maintaining the output voltage at a constant voltage. The reference voltage Vref adjusted by the reference voltage adjusting circuit 2 is input to either input terminal of the comparison circuit 6.
한편, 챠지펌프 회로(4)에서는 플래쉬 메모리셀의 프로그램 및 소거 동작 상태에 따라 포지티브 챠지펌핑 전압 또는 네거티브 챠지펌핑 전압이 출력되게 된다. 챠지펌프 회로(4)로 부터 펌핑된 전압은 출력단자(Vout)로 출력되게 되는 동시에 디바이더(divider) 회로인 분주회로(5)를 통해 비교 회로(6)의 다른 한 입력단자로 입력되게 된다. 상기 비교 회로(6)에서는 입력되는 챠지펌프 회로(4)의 출력전압 및 기준전압 조정회로(2)에 의해 조정된 기준전압(Vref)을 비교하여 출력하게 된다. 상기 비교 회로(6)의 출력전압은 디스챠지 회로(7)를 통해 출력단자(Vout)로 출력되게 되어 결과적으로 챠지펌프 회로(4)의 출력전압이 상승되게 된다. 즉, 루프 카운터 회로(1)의 루핑 횟수가 증가 될 수록 기준전압(Vref)이 상승됨을 도 4를 통해 알 수 있다. 즉, 디폴트(default) 값일 경우에는 기준전압이 1.11V에서 루핑 횟수가 점차로 증가되어 8번째 루핑 횟수일 경우 기준전압이 1.59V로 증가되었음을 알 수 있다.On the other hand, the charge pump circuit 4 outputs a positive charge pumping voltage or a negative charge pumping voltage according to the program and erase operation states of the flash memory cell. The voltage pumped from the charge pump circuit 4 is output to the output terminal Vout and is input to the other input terminal of the comparison circuit 6 through the divider circuit 5, which is a divider circuit. The comparison circuit 6 compares and outputs the output voltage of the charge pump circuit 4 input and the reference voltage Vref adjusted by the reference voltage adjusting circuit 2. The output voltage of the comparison circuit 6 is output through the discharge circuit 7 to the output terminal Vout, resulting in an increase in the output voltage of the charge pump circuit 4. That is, it can be seen from FIG. 4 that the reference voltage Vref increases as the number of loops of the loop counter circuit 1 increases. That is, in the case of the default value, the looping frequency gradually increases at the reference voltage of 1.11V, and the reference voltage is increased to 1.59V at the eighth looping time.
상술한 바와 같이 본 발명은 칩 내부의 루프 카운터를 사용해 기준전압 발생회로의 기준전압을 조정하여 챠지펌프 회로의 출력 전압이 증가 되도록 함으로써, 기준전압을 조정하기 위한 테스트 비용을 줄일 수 있고, 프로그램 및 소거 동작 시간을 단축시킬 수 있는 탁월한 효과가 있다.As described above, the present invention can reduce the test cost for adjusting the reference voltage by adjusting the reference voltage of the reference voltage generating circuit using the loop counter inside the chip to increase the output voltage of the charge pump circuit. There is an excellent effect of reducing the erase operation time.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026622A KR100282728B1 (en) | 1997-06-23 | 1997-06-23 | A flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026622A KR100282728B1 (en) | 1997-06-23 | 1997-06-23 | A flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002891A true KR19990002891A (en) | 1999-01-15 |
| KR100282728B1 KR100282728B1 (en) | 2001-03-02 |
Family
ID=65986650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970026622A KR100282728B1 (en) | 1997-06-23 | 1997-06-23 | A flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282728B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013169235A1 (en) * | 2012-05-08 | 2013-11-14 | Intel Corporation | Adaptive voltage input to a charge pump |
| WO2014143366A1 (en) * | 2013-03-15 | 2014-09-18 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
-
1997
- 1997-06-23 KR KR1019970026622A patent/KR100282728B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013169235A1 (en) * | 2012-05-08 | 2013-11-14 | Intel Corporation | Adaptive voltage input to a charge pump |
| US9355688B2 (en) | 2012-05-08 | 2016-05-31 | Intel Corporation | Adaptive voltage input to a charge pump |
| WO2014143366A1 (en) * | 2013-03-15 | 2014-09-18 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
| GB2526492A (en) * | 2013-03-15 | 2015-11-25 | Arctic Sand Technologies Inc | Protection of switched capacitor power converter |
| GB2526492B (en) * | 2013-03-15 | 2021-01-27 | Arctic Sand Technologies Inc | Protection of switched capacitor power converter |
| US11901817B2 (en) | 2013-03-15 | 2024-02-13 | Psemi Corporation | Protection of switched capacitor power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100282728B1 (en) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327212B1 (en) | Microcomputer and microprocessor having flash memory operable from single external power supply | |
| JP4925621B2 (en) | Power supply potential control circuit, semiconductor integrated circuit device, flash memory, and power supply potential adjustment method | |
| CN101364118B (en) | Regulator and high voltage generator | |
| KR100452323B1 (en) | Circuit and method for selecting reference voltage in semiconductor memory device therefor | |
| CN111934545B (en) | Boost circuit and control method thereof | |
| US20070206432A1 (en) | Microcomputer and microprocessor having flash memory operable from single external power supply | |
| KR20080061477A (en) | High voltage generation circuit and method for reducing overshoot of output voltage | |
| KR100528423B1 (en) | Semiconductor Integrated Circuits and Microcomputers | |
| JP4062395B2 (en) | Voltage control circuit | |
| US6437636B2 (en) | Low consumption voltage boost device | |
| US6028780A (en) | Two-phase clock charge pump with power regulation | |
| KR100660875B1 (en) | Semiconductor memory device having trimmed voltage generator and method for generating trimmed voltage of semiconductor memory device | |
| KR19990002891A (en) | Flash memory device | |
| KR100332114B1 (en) | A circuit for creating bias level in a flash memory device | |
| KR100455848B1 (en) | Voltage regulation circuit | |
| US6845046B1 (en) | Microcomputer and microprocessor having flash memory operable from single external power supply | |
| KR100267088B1 (en) | Reference voltage generator of a semiconductor memory device | |
| KR100642907B1 (en) | Circuit for drain voltage pumping in a flash memory device | |
| KR100480555B1 (en) | Step-up voltage clamp circuit and step-up voltage clamp method for semiconductor memory devices | |
| US6836436B2 (en) | Voltage generator for flash memory device | |
| KR100877623B1 (en) | High voltage generation circuit and method for reducing peak current and power noise | |
| CN116978433A (en) | Charge pump control circuit and feedback loop for flash memory | |
| KR100192581B1 (en) | High voltage generating circuit | |
| KR19990030152U (en) | Pump Regulation Circuit for Semiconductor Memory Devices | |
| KR20010046525A (en) | High voltage generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |