KR19990002540U - Spot elimination circuit on power off in television receiver - Google Patents

Spot elimination circuit on power off in television receiver Download PDF

Info

Publication number
KR19990002540U
KR19990002540U KR2019970016114U KR19970016114U KR19990002540U KR 19990002540 U KR19990002540 U KR 19990002540U KR 2019970016114 U KR2019970016114 U KR 2019970016114U KR 19970016114 U KR19970016114 U KR 19970016114U KR 19990002540 U KR19990002540 U KR 19990002540U
Authority
KR
South Korea
Prior art keywords
power
transistor
voltage
water pipe
luminance signal
Prior art date
Application number
KR2019970016114U
Other languages
Korean (ko)
Inventor
정일식
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR2019970016114U priority Critical patent/KR19990002540U/en
Publication of KR19990002540U publication Critical patent/KR19990002540U/en

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

본 고안은 텔레비젼 수상기에 관한 것으로서, 특히 수상관 파워의 턴오프 시에 수상관 구동부의 고전압이 방전되는 시간이 길어질 때에 나타나는 스폿(spot, 휘점) 현상을 제거하기 위한 파워 오프시의 스폿 제거 회로에 관한 것으로서, 영상 프로세서 회로(100)로부터 수상관 디스플레이부(200)로 출력되는 휘도 신호(Y)를 트랜지스터(Q3)로 매개함에 있어서, 상기 휘도 신호(Y)가 상기 트랜지스터의 베이스로 입력되고, 상기 트랜지스터의 에미터는 상기 수상관 디스플레이부(200)로 입력됨과 동시에 저항(R2)을 통해 스탠바이 전원(2)과 연결되어 있는 텔레비젼 수상기 회로에 있어서:The present invention relates to a television receiver, and more particularly, to a spot removal circuit during power-off for eliminating a spot phenomenon that occurs when a time period when the high voltage of the water pipe driving unit is discharged is long. In the present invention, in the medium of the luminance signal (Y) output from the image processor circuit 100 to the water pipe display unit 200 to the transistor (Q3), the luminance signal (Y) is input to the base of the transistor, The emitter of the transistor is input to the water pipe display 200 and at the same time the standby power ( In a television receiver circuit connected to 2):

파워가 오프되는 때에 상기 휘도 신호(Y)가 상기 수상관 디스플레이부(200)에 입력되지 않도록 상기 트랜지스터(Q3)의 베이스에 커트 오프 전압을 공급하기 위하여, 파워가 온 되어 있는 동안 충전되는 축전기(C1)와, 상기 축전기(C1)의 충전 및 방전(파워 오프시)을 스위칭하는 제 1 트랜지스터(Q1)로 구성되는 소정의 커트 오프 전압의 공급 회로이다.A capacitor charged while the power is on to supply a cut-off voltage to the base of the transistor Q3 so that the luminance signal Y is not input to the water pipe display 200 when the power is turned off ( C1) and a supply circuit of a predetermined cut-off voltage composed of the first transistor Q1 for switching charging and discharging (at power off) of the capacitor C1.

Description

텔레비젼 수상관에서 파워 오프시 스폿 제거 회로Spot elimination circuit on power off in television receiver

본 고안은 텔레비젼 수상기에 관한 것으로서, 특히 수상관 파워의 턴오프 시에 수상관 구동부의 고전압이 방전되는 시간이 길어질 때에 나타나는 스폿(spot, 휘점) 현상을 제거하기 위한 파워 오프시의 스폿 제거 회로에 관한 것이다.The present invention relates to a television receiver, and more particularly, to a spot removal circuit during power-off for eliminating a spot phenomenon that occurs when a time period when the high voltage of the water pipe driving unit is discharged is long. It is about.

브라운관(수상관)을 이용하여 영상을 나타내는 텔레비젼은 상기 수상관에 고압이 공급된다. 그 이유는, 전자총의 캐소드에서 방출되는 열전자를 가속시켜 형광면에 도달시키기 위해 애노드에 고압을 걸어주기 때문이다. 애노드에 거는 전압은 20∼30 ㎸ 이며, 이외에도 스크린 그리드에도 비교적 높은 200∼700 V이다.A television displaying an image using a CRT (water tube) is supplied with high pressure to the water tube. This is because high pressure is applied to the anode to accelerate hot electrons emitted from the cathode of the electron gun to reach the fluorescent surface. The voltage across the anode is 20–30 mA, and in addition to the screen grid is relatively high, 200–700 V.

텔레비젼 세트의 파워를 오프 하는 경우, 상기한 것처럼 수상관에 가해진 고압도 오프(방전)되게 된다. 그런데, 형광면에 도달하는 전류의 양을 결정하는 상기 고전압들이 비교적 천천히 방전하게 되면, 수상관 화면의 중앙부가 밝게 빛나는 현상 즉, 스폿 현상이 나타나게 된다. 이러한 휘점 현상은 제품의 사용이 증가할수록 더 증가되어지고, 결국 제품의 수명을 단축시키는 문제점을 야기한다.When the power of the television set is turned off, the high pressure applied to the water pipe is also turned off (discharged) as described above. However, when the high voltages, which determine the amount of current reaching the fluorescent surface, are discharged relatively slowly, a phenomenon in which the central portion of the picture tube screen is brightly shined, that is, a spot phenomenon occurs. This bright spot increases as the use of the product increases, resulting in a problem of shortening the life of the product.

상기와 같은 문제점을 해결하는 종래의 방식으로는, 수상관의 애노드에 걸린 고전압 또는 플라이백 트랜스(FBT)에 걸린 고전압(123 V 이상)을 급속 방전시키는 방식이 있는데, 이는 상대적으로 고전압을 제어한다는 점에서 많은 회로 소자가 필요하며, 대상의 특성이 고전압이므로 소형화하기 어렵다. 그리고 특히, 고전압을 제어하는 방식은 파워 오프시의 일시적인 휘점 현상을 근본적으로 없애지는 못한다는 한계점이 있다.Conventional methods for solving the above problems include a method of rapidly discharging a high voltage applied to an anode of a water pipe or a high voltage applied to a flyback transformer (FBT) (above 123 V), which controls relatively high voltage. In view of this, many circuit elements are required, and since the characteristics of the object are high voltage, it is difficult to miniaturize. In particular, the method of controlling the high voltage does not fundamentally eliminate the temporary bright point phenomenon at power off.

상기한 바와 같은 문제점을 해결하기 위한 본 고안은, 수상관 파워의 턴오프 시에 수상관 구동부의 고전압이 방전되는 시간이 길어질 때에 나타나는 휘점 현상을 제거하기 위해, 파워 오프시에 휘도 신호가 상기 수상관의 구동부에 입력되지 않도록 차단하는 커트 오프 전압의 공급 회로를 제공하는 데에 그 목적이 있다.The present invention for solving the above-described problems, the luminance signal at the time of power off to remove the bright point phenomenon that occurs when the time when the high voltage of the water pipe driving unit is discharged during the turn off of the water pipe power is long, It is an object of the present invention to provide a cut-off voltage supply circuit that cuts off the input of the correlator.

도 1은 종래의 텔레비젼에서 영상 프로세서 회로에서 수상관 디스플레이부로의 영상신호 전달 과정을 나타낸 회로도.1 is a circuit diagram showing a video signal transfer process from a video processor circuit to a water pipe display in a conventional television.

도 2는 본 고안에 따른 파워 오프시 스폿 제거 회로가 부가된 영상신호 전달 과정을 나타낸 회로도.2 is a circuit diagram showing a video signal transfer process with a spot removal circuit added when the power off according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 영상 프로세서 회로 200 : 수상관 디스플레이부100: image processor circuit 200: water pipe display

1,2 : 스탠바이 전원C1, C2 : 축전기 One, 2: standby power supply C1, C2: capacitor

D1, D2 : 다이오드R1, R2 : 저항D1, D2: Diode R1, R2: Resistance

Q1, Q2, Q3 : 트랜지스터Y : 휘도 신호Q1, Q2, Q3: transistor Y: luminance signal

상기 목적을 달성하기 위한 본 고안의 특징은, 영상 프로세서 회로(100)로부터 수상관 디스플레이부(200)로 출력되는 휘도 신호(Y)를 트랜지스터(Q3)로 매개함에 있어서, 상기 휘도 신호(Y)가 상기 트랜지스터의 베이스로 입력되고, 상기 트랜지스터의 에미터는 상기 수상관 디스플레이부(200)로 입력됨과 동시에 저항(R2)을 통해 스탠바이 전원(2)과 연결되어 있는 텔레비젼 수상기 회로에 있어서:In order to achieve the above object, a feature of the present invention is that the luminance signal (Y) outputted from the image processor circuit (100) to the water pipe display unit (200) by the transistor (Q3), the luminance signal (Y) Is inputted to the base of the transistor, and the emitter of the transistor is inputted to the water pipe display 200 and at the same time the standby power ( In a television receiver circuit connected to 2):

파워가 오프되는 때에 상기 휘도 신호(Y)가 상기 수상관 디스플레이부(200)에 입력되지 않도록 상기 트랜지스터(Q3)의 베이스에 커트 오프 전압을 공급하기 위하여, 파워가 온 되어 있는 동안 충전되는 축전기(C1)와, 상기 축전기(C1)의 충전 및 방전(파워 오프시)을 스위칭하는 제 1 트랜지스터(Q1)로 구성되는 소정의 커트 오프 전압의 공급 수단을 부가하는 데에 있다.A capacitor charged while the power is on to supply a cut-off voltage to the base of the transistor Q3 so that the luminance signal Y is not input to the water pipe display 200 when the power is turned off ( C1) and supply means for supplying a predetermined cut-off voltage composed of the first transistor Q1 for switching the charge and discharge (when power off) of the capacitor C1.

이하, 첨부한 도면을 참조하여 본 고안에 따른 일 실시예를 살펴보면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described with reference to the accompanying drawings.

첨부한 도면은 텔레비젼에서 영상 프로세서 회로에서 수상관 디스플레이부로의 영상신호 전달 과정을 나타낸 회로도로서, 도 1은 종래의 회로도이고, 도 2는 본 고안에 따른 파워 턴오프 시에 휘점 현상을 제거하기 위한 커트 오프 전압의 공급 수단이 부가된 회로도이다.The accompanying drawings are circuit diagrams showing a video signal transmission process from a video processor circuit to a water pipe display unit in a television. FIG. 1 is a conventional circuit diagram, and FIG. 2 is a diagram for removing bright spots during power turn-off according to the present invention. It is a circuit diagram to which the supply means of a cut-off voltage was added.

본 고안이 제공하는 커트 오프 전압의 공급 수단은 크게, 충전 수단과 스위칭 수단으로 구성되는데, 그 수단들의 연결 관계를 자세히 설명하면 다음과 같다.The supply means of the cut-off voltage provided by the present invention is largely composed of a charging means and a switching means, and the connection relationship between the means will be described in detail as follows.

상기 충전 수단으로, 스탠바이 전원(1)에 소정 정도의 전압 강하를 위한 저항(R1)의 일단을 직렬로 연결한다. 상기 강하 저항(R1)의 타단에 소정의 다이오드(D1)의 애노드를 연결하고, 그 캐소드에는 소정의 축전기(C1)의 일단을 연결한다. 상기 축전기(C1)의 타단을 접지하면, 상기 전원(1)이 온 되어 있는 동안에 충전되게 된다.With the charging means, a standby power source ( One end of a resistor R1 for a voltage drop of a predetermined level is connected to 1) in series. An anode of a predetermined diode D1 is connected to the other end of the drop resistor R1, and one end of a predetermined capacitor C1 is connected to the cathode thereof. When the other end of the capacitor C1 is grounded, the power source ( It will be charged while 1) is on.

스위칭 수단은 상기 충전된 전기(전압)을 종래 회로도의 트랜지스터(Q3)의 베이스에 커트 오프 전압으로 공급하는 것이므로, 엔(n)형 트랜지스터(Q1)를 이용하며, 경우에 따라서는 더 확실한 스위칭 역할이 되도록 제 1 트랜지스터로서의 상기 n형 트랜지스터(Q1)의 컬렉터 단자에 p형으로 제 2의 트랜지스터(Q2)를 부가할 수도 있다.Since the switching means supplies the charged electricity (voltage) to the base of the transistor Q3 of the conventional circuit diagram as a cut-off voltage, it uses the n-type transistor Q1, and in some cases, a more reliable switching role. The second transistor Q2 of p type may be added to the collector terminal of the n-type transistor Q1 as the first transistor.

상기 제 1 트랜지스터(Q1)의 베이스에는 파워 상태에 따른 온/오프 전압 상태가 공급되도록 연결한다. 이는 하이(Hi)/로(Low) 제어신호를 출력하는 마이컴에 연결될 수도 있고, 상기 스탠바이 전원(1)도 동일하므로 상기 강하 저항(R1)과 상기 다이오드(D1)의 사이에도 동시에 연결될 수도 있다. 그 에미터는 상기 다이오드(D1)의 캐소드와 상기 축전기(C1)가 연결되는 지점에 연결 즉, 병렬 연결된다.The base of the first transistor Q1 is connected to supply an on / off voltage state according to a power state. It may be connected to a microcomputer that outputs a high / low control signal, and the standby power source ( Since 1) is the same, it may be simultaneously connected between the drop resistance R1 and the diode D1. The emitter is connected, in parallel, at the point where the cathode of the diode D1 and the capacitor C1 are connected.

상기 제 2 트랜지스터(Q2)를 부가하지 않는 경우는, 상기 제 1 트랜지스터(Q1)의 컬렉터를 종래에 있는 트랜지스터(Q3)의 베이스에 연결하고, 제 2 트랜지스터(Q2)도 부가하는 경우는 이것의 베이스에 연결한다. 그래서, 이 제 2 트랜지스터(Q2)가 턴온될 때에 커트 오프 전압이 도통되도록, 제 2 트랜지스터(Q2)의 에미터 단자를 휘도 신호를 매개하는 상기 매개 트랜지스터(Q3)의 베이스에 연결한다.When the second transistor Q2 is not added, the collector of the first transistor Q1 is connected to the base of the conventional transistor Q3, and when the second transistor Q2 is also added, Connect to the base Thus, the emitter terminal of the second transistor Q2 is connected to the base of the intermediate transistor Q3 which mediates the luminance signal so that the cut-off voltage is conducted when the second transistor Q2 is turned on.

상기 제 2 트랜지스터(Q2)의 컬렉터에는 소정의 제 2 축전기(C2)와, 소정의 제 2 다이오드(D2)를 병렬 연결하는데, 상기 제 2 다이오드(D2)의 애노드는 상기 종래의 저항(R2)과 병렬로 전원(2)에 연결된다. 상기 제 2 축전기(C2)의 다른 쪽 단자는, 또한 파워 온시에 충전을 위해서, 접지한다.A predetermined second capacitor C2 and a predetermined second diode D2 are connected in parallel to the collector of the second transistor Q2, and the anode of the second diode D2 is connected to the conventional resistor R2. Power in parallel with 2) is connected. The other terminal of the second capacitor C2 is grounded for charging at power-on.

이하, 본 고안이 제공하는 휘도 신호의 전달을 차단해서 파워 오프시 휘점 현상을 제거하기 위한 상기 커트 오프 전압의 공급 회로의 작동 관계를 설명한다.Hereinafter, the operation relationship of the cut-off voltage supply circuit for interrupting the transmission of the luminance signal provided by the present invention to eliminate the bright point phenomenon at power off will be described.

도 1의 종래 영상신호 전달 회로도에서는, 비디오/크로마 회로(100)로부터 출력되는 휘도 신호(Y)가 매개 트랜지스터(Q3)의 베이스에 입력됨에 있어서, 상기 매개 트랜지스터(Q3)의 에미터에 연결된 스탠바이 전원(2)이, 상기 트랜지스터(Q3)의 베이스-컬렉터 간의 전류 변화에 따라 수상관 디스플레이부(200)에 입력되는 전류(즉, 전압)의 크기가 변화하게 된다.In the conventional video signal transfer circuit diagram of FIG. 1, when the luminance signal Y output from the video / chroma circuit 100 is input to the base of the intermediate transistor Q3, the standby signal is connected to the emitter of the intermediate transistor Q3. power( 2), the magnitude of the current (that is, the voltage) input to the picture tube display unit 200 changes according to the current change between the base and the collector of the transistor Q3.

마찬가지로, 도 2에서도 수상관의 파워가 턴온된 상태에서는, 상기 휘도 신호(Y)가 상기 트랜지스터(Q3)의 베이스에 입력되며, 상기 스탠바이 전원(1,2)도 턴온 상태이다. 그리하여, 상기 전원에 의해 상기 제 1 및 제 2 축전기(C1, C2)가 충전된다. 그리고, 이 때는 상기 매개 트랜지스터(Q3)를 오프 상태로 만드는 커트 오프 전압이 그 베이스에 공급되지 않는다. 자세히 설명하면 다음과 같다.Similarly, in FIG. 2, when the power of the water pipe is turned on, the luminance signal Y is input to the base of the transistor Q3, and the standby power source ( One, 2) is also turned on. Thus, the first and second capacitors C1 and C2 are charged by the power supply. At this time, the cut-off voltage for turning off the intermediate transistor Q3 is not supplied to the base. The detailed description is as follows.

상기 제 1 트랜지스터(Q1)나 제 2 트랜지스터(Q2)가 오프 상태(전기가 통하지 않는 상태)인 경우에는, 상기 매개 트랜지스터(Q3)의 베이스에 로우(Low) 전압이 공급되므로, 상기 휘도 신호(Y)가 커트 오프되지 않는다. 상기 스탠바이 전원(1)이 온 상태이므로 또는, 마이컴의 제어신호도 하이(Hi)이므로 상기 제 1 트랜지스터(Q1)의 베이스에 하이(Hi) 전압이 걸린다. 제 1 트랜지스터는 n형이므로 오프 상태가 된다. 그리고, 제 1 트랜지스터의 컬렉터가 로우(Low) 전압이 되므로, p형인 상기 제 2 트랜지스터(Q2)도 오프 상태가 된다.When the first transistor Q1 or the second transistor Q2 is in an off state (a state in which no electricity is applied), since a low voltage is supplied to the base of the intermediate transistor Q3, the luminance signal ( Y) is not cut off. The standby power supply ( Since 1) is in the ON state or the control signal of the microcomputer is Hi, the high voltage is applied to the base of the first transistor Q1. Since the first transistor is n-type, it is turned off. Since the collector of the first transistor becomes a low voltage, the p-type second transistor Q2 is also turned off.

이제, 수상관의 파워가 턴오프 된다고 하자. 상기 스탠바이 전원(1)과 마이컴의 제어신호가 모두 로우 전압이다. 따라서, 상기 제 1 트랜지스터(Q1)는 턴온 상태로 변하여 도통 상태가 되고, 이어서 상기 제 1 축전기(C1)에 충전된 전기(전압)이 상기 제 1 트랜지스터(Q1)의 에미커에서 컬렉터로 방전된다. 이는 상기 제 1 다이오드(D1)가 있기 때문이다.Now, let's say that the power of the Prime Minister is turned off. The standby power supply ( The control signal of 1) and microcomputer are all low voltage. Accordingly, the first transistor Q1 is turned into a turned-on state and becomes a conductive state. Then, the electricity (voltage) charged in the first capacitor C1 is discharged from the emitter of the first transistor Q1 to the collector. . This is because the first diode D1 is present.

상기 제 1 트랜지스터(Q1)의 컬렉터가 상기 매개 트랜지스터(Q3)의 베이스에 바로 연결되는 경우는, 상기한 방전 전압이 커트 오프 전압으로 작용하여 휘도 신호(Y)를 차단하므로써, 휘점 현상을 제거할 수 있게 된다. 충분한 시간 동안 차단되도록 상기 제 1 축전기(C1)의 용량이 충분해야 한다.When the collector of the first transistor Q1 is directly connected to the base of the intermediate transistor Q3, the above discharge voltage acts as a cut-off voltage to block the luminance signal Y, thereby eliminating the bright spot phenomenon. It becomes possible. The capacity of the first capacitor C1 should be sufficient to shut off for a sufficient time.

상기 제 1 트랜지스터(Q1)의 컬렉터가 상기 제 2 트랜지스터(Q2)의 베이스에 연결되어 있으면, 제 2 트랜지스터(Q2)는 p형이므로, 방전 전압이 하이 전압이므로, 턴온 상태가 된다. 그래서, 상기 제 2 축전기(C2)에 충전된 전기(전압)가 방전 전압으로 커트 오프 전압이 된다.When the collector of the first transistor Q1 is connected to the base of the second transistor Q2, since the second transistor Q2 is p-type, since the discharge voltage is a high voltage, the second transistor Q2 is turned on. Thus, the electricity (voltage) charged in the second capacitor C2 becomes the cut-off voltage as the discharge voltage.

본 고안의 다른 실시예로서, 상기 제 2 트랜지스터(Q2)의 컬렉터에 커트 오프 전압을 공급하기 위한 수단으로서, 방전 전압을 주는 상기 제 2 축전기(C2) 대신에 파워 오프시에 소정 시간 이상 동안 하이(Hi) 전압 상태을 유지하는 곳과 연결되면 된다.As another embodiment of the present invention, as a means for supplying a cut-off voltage to the collector of the second transistor (Q2), instead of the second capacitor (C2) to give a discharge voltage for a predetermined time or more during power-off (Hi) It can be connected to the place that maintains the voltage state.

덧붙여, 상기 소정 시간으로서 휘점 현상을 제거하기 위한 약 2∼3 초 정도로서만 커트 오프 전압을 공급하면 되므로, 전력의 절약을 위해서 본 고안에서는 상기 제 1 축전기(C1)의 충전 전기가 방전하는 동안만 상기 제 2 트랜지스터(Q2)가 턴온됨이 바람직하다. 본 고안이 목적하는 커트 오프 전압의 공급은 상기한 제 1 축전기(C1)와, 상기 제 1 다이오드(D1)와, 상기 제 1 트랜지스터(Q1)로서도 충분할 수 있다. 당업자라면 쉽게 변형할 수 있을 것이다.In addition, since the cut-off voltage is only supplied for about 2 to 3 seconds to remove the bright spot as the predetermined time, in order to save power, in the present invention, only while the charging electricity of the first capacitor C1 is discharged. It is preferable that the second transistor Q2 is turned on. The supply of the cut-off voltage desired by the present invention may be sufficient as the first capacitor C1, the first diode D1, and the first transistor Q1. Those skilled in the art will readily be able to make modifications.

이상에서와 같이 동작되는 본 고안은, 수상관 파워의 오프시에 휘도 신호가 수상관 디스플레이부에 도달되지 않도록 상기 휘도 신호의 전달을 매개하는 트랜지스터를 턴오프 시키는 커트 오프 전압을 공급하므로, 휘점 현상을 제거할 수 있는 효과가 있다. 그리하여, 제품의 수명을 더 길게 할 수 있는 효과가 있다.The present invention, which operates as described above, supplies a cut-off voltage for turning off the transistor that mediates the transmission of the luminance signal so that the luminance signal does not reach the receiving tube display unit when the tube power is turned off. There is an effect that can be removed. Thus, there is an effect that can extend the life of the product.

Claims (3)

영상 프로세서 회로(100)로부터 수상관 디스플레이부(200)로 출력되는 휘도 신호(Y)를 트랜지스터(Q3)로 매개함에 있어서, 상기 휘도 신호(Y)가 상기 트랜지스터의 베이스로 입력되고, 상기 트랜지스터의 에미터는 상기 수상관 디스플레이부(200)로 입력됨과 동시에 저항(R2)을 통해 전원()과 연결되어 있는 텔레비젼 수상기 회로에 있어서:In the medium of the luminance signal Y output from the image processor circuit 100 to the water pipe display unit 200 as the transistor Q3, the luminance signal Y is input to the base of the transistor, The emitter is input to the water pipe display 200 and at the same time the power ( In a television receiver circuit connected to 파워가 오프되는 때에 상기 휘도 신호(Y)가 상기 수상관 디스플레이부(200)에 입력되지 않도록, 상기 트랜지스터(Q3)의 베이스에 커트 오프 전압을 공급하는 소정의 커트 오프 전압의 공급 수단이 부가됨을 특징으로 하는 파워 오프시 스폿 제거 회로.In order to prevent the luminance signal Y from being input to the water pipe display 200 when the power is turned off, a supply means for supplying a cutoff voltage for supplying a cutoff voltage to the base of the transistor Q3 is added. Spot elimination circuit at power off. 제 1 항에 있어서, 상기 커트 오프 전압의 공급 수단은, 파워가 온 되어 있는 동안 전원에 의해 충전되는 소정의 축전 수단과,The power supply means according to claim 1, wherein the supply means for supplying the cut-off voltage comprises: predetermined power storage means charged by a power supply while the power is on; 파워 오프시에 상기 축전 수단의 충전 전압이 커트 오프 전압으로 방전되도록 스위칭하는 소정의 스위칭 수단으로 구성됨을 특징으로 하는 파워 오프시 스폿 제거 회로.And a predetermined switching means for switching such that the charging voltage of said power storage means is discharged to a cut-off voltage at the time of power-off. 제 2 항에 있어서, 상기 축전 수단은, 한 쪽이 접지되고 그 타단이 소정의 저항(R1)을 직렬로 통해 상기 전원()과 연결된 축전기(C1)로 하고,3. The power storage device according to claim 2, wherein the power storage means has one side grounded and the other end thereof connected in series with a predetermined resistor R1. ) Is connected to capacitor (C1), 상기 스위칭 수단은 소정의 엔(n) 형 트랜지스터(Q1)로 함에 있어서, 이 트랜지스터(Q1)의 결선은 그 베이스에 소정의 파워 온/오프 전압이 연결되며, 그 에미터에는 상기 축전기(C1)가 연결되고, 그 컬렉터로는 커트 오프로서의 전압이 출력되도록 결선하며 동시에,The switching means is a predetermined n-type transistor Q1. In this connection of the transistor Q1, a predetermined power on / off voltage is connected to a base thereof, and the capacitor C1 is connected to the emitter. Is connected, and the collector is connected so that the voltage as cut-off is output and at the same time, 그리고 상기 축전기(C1)가 방전될 때에 상기 트랜지스터(Q1)의 에미터로만 도통되도록 하기 위해 소정의 다이오드(D1)를, 그 캐소드가 상기 에미터에 연결되게, 상기 전원(1)과 직렬로 삽입함을 특징으로 하는 파워 오프시 스폿 제거 회로.In order to conduct only the emitter of the transistor Q1 when the capacitor C1 is discharged, a predetermined diode D1 is connected so that its cathode is connected to the emitter. Spot removal circuit upon power off, characterized in that it is inserted in series with 1).
KR2019970016114U 1997-06-27 1997-06-27 Spot elimination circuit on power off in television receiver KR19990002540U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016114U KR19990002540U (en) 1997-06-27 1997-06-27 Spot elimination circuit on power off in television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016114U KR19990002540U (en) 1997-06-27 1997-06-27 Spot elimination circuit on power off in television receiver

Publications (1)

Publication Number Publication Date
KR19990002540U true KR19990002540U (en) 1999-01-25

Family

ID=69678733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016114U KR19990002540U (en) 1997-06-27 1997-06-27 Spot elimination circuit on power off in television receiver

Country Status (1)

Country Link
KR (1) KR19990002540U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026203A (en) * 1999-09-03 2001-04-06 박종섭 A spot killer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026203A (en) * 1999-09-03 2001-04-06 박종섭 A spot killer circuit

Similar Documents

Publication Publication Date Title
EP0521237B1 (en) Kinescope spot burn protection circuit with extended grid cut-off time constant
JPH05207314A (en) Television receiver
JPH04229771A (en) Video display device
KR19990002540U (en) Spot elimination circuit on power off in television receiver
US5682083A (en) Spot removing circuit for a CRT with grid control means
KR200165107Y1 (en) Spot killer circuit
CN1322537C (en) Cathodic ray-tube fluorescent powder protection
US6285143B1 (en) Video display protection circuit
KR19990002541U (en) Color bleeding prevention circuit at power turn-on in television receiver
JPH07212679A (en) High voltage discharge circuit for crt
KR930002314Y1 (en) Spot eliminating circuit
KR19980037385U (en) Afterimage prevention device of TV CRT
KR0135999B1 (en) The spot elimination circuit on the cathode ray tube
KR100738661B1 (en) Spot remove circuit of cathod ray tube
KR0129482Y1 (en) Spot killer circuit of monitor
JP3435852B2 (en) High-voltage residual prevention spot generation circuit
EP0092954A1 (en) Electron beam suppression circuit for a television display system
KR20000009202U (en) Monitor spot elimination circuit
KR930001704Y1 (en) Protecting circuit for crt
KR200175684Y1 (en) Spot killer circuit of display device
KR970001900Y1 (en) Degaussing coil
CN2324722Y (en) Constant current starting switch supply unit for television receiver
KR950003482Y1 (en) Spot-killer circuit of crt
KR0134616Y1 (en) Crt spot killer circuit
KR200224874Y1 (en) Spot elimination circuit of image display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination