KR200175684Y1

KR200175684Y1 - Spot killer circuit of display device

Info

Publication number: KR200175684Y1
Application number: KR2019970027973U
Authority: KR
Inventors: 최용훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-10-09
Filing date: 1997-10-09
Publication date: 2000-04-15
Also published as: KR19990014761U

Abstract

본 고안은 간단한 구성을 갖는 회로를 사용하여 파워오프시에 디스플레이 장치에서 발생하는 스포트 현상을 제거할 수 있는 스포트 킬러회로에 관한 것이다.The present invention relates to a spot killer circuit capable of eliminating a spot phenomenon occurring in a display device at power off using a circuit having a simple configuration.

제 1 그리드에 인가되는 전압을 제어하는 스포트 킬러회로에 있어서, 스위칭 동작하는 트랜지스터와, 제 1 그리드에 인가되는 전압을 분배하여 제 1 그리드의 DC 레벨을 결정하기 위한 다수의 저항 소자와, 정상동작시 충전되었다가 파워 오프시 상기 트랜지스터의 베이스단에 역방향의 전압을 인가하기 위한 인가수단과, 제 1 그리드의 DC 전압 레벨을 출력하기 위한 출력수단으로 구성되어 별도의 스위칭 수단없이 정상동작시에는 트랜지스터의 베이스와 에미터단사이에 순방향 전압이 인가되도록하여 정상적인 G1 전압을 공급하고, 파워 오프시에는 역방향의 전압이 인가되도록하여 G1에 제공되는 전압을 차단하는 효과를 갖는다.A spot killer circuit for controlling a voltage applied to a first grid, comprising: a transistor for switching operation, a plurality of resistance elements for determining a DC level of the first grid by distributing a voltage applied to the first grid, and a normal operation And a means for applying a reverse voltage to the base terminal of the transistor when the battery is charged and then powered off, and an output means for outputting the DC voltage level of the first grid. The forward voltage is applied between the base of the emitter and the emitter terminal so that the normal G1 voltage is supplied, and the reverse voltage is applied when the power is off to cut off the voltage provided to the G1.

Description

Spot killer circuit of display device

디스플레이 장치는 컴퓨터로부터 전달된 신호를 사용자가 인식할 수 있도록 화상을 형성하여 나타내는 컴퓨터의 대표적인 주변장치이다.The display device is a representative peripheral device of a computer that forms and displays an image so that a user can recognize a signal transmitted from the computer.

그 내부 회로의 기본 구성을 간략하게 도 1을 통하여 살펴보기로 한다.The basic configuration of the internal circuit will be briefly described with reference to FIG. 1.

도시된 바와 같이, 컴퓨터(도시되지 않음)내에 장착되어 화상 형성에 필요한 비디오 신호(R,G,B) 및 수평/수직 동기신호(H_Sync / V_Sync)를 제공하는 비디오 카드(10)와, 상기 비디오 카드(10)로부터 수평/ 수직 동기 신호를 전달받아 모니터 화면을 제어하기 위한 화면 제어 신호를 발생하는 마이컴(20)과, 수평 동기 신호(H_Sync) 및 수직 동기 신호(V_Sync)를 각기 인가받아 CRT(80)의 전자총에서 발생되는 전자빔이 편향요크(Deflection Yoke : DY)에 의해 CRT(80)의 좌상부부터 우하부까지 차례대로 편향되어 사진 한 장과 같은 화상을 이루도록 수평 및 수직 편향을 실행하는 수직 편향회로(30) 및 수평 편향회로(40)와, 스위칭 회로의 원리와 고전압 기술을 이용하여 상기 수평 편향회로(40)의 출력단으로부터 발생하는 귀선 펄스를 이용하여 상기 CRT(80)의 애노드(Anode)단에 고전압을 공급하는 장치인 고압회로(50)와, 저전압 증폭기로 상기 비디오 카드(10)로부터 전달되는 낮은 영상신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하는 비디오 프리앰프(60)와, 상기 비디오 프리앰프(60)를 통해 증폭 된 것을 30V_PP∼ 40V_PP의 신호로 증폭하여 각 화소에 에너지를 공급하는 비디오 메인앰프(70)로 구성된다.As shown, a video card 10 mounted in a computer (not shown) for providing video signals R, G, B and horizontal / vertical synchronization signals H_Sync / V_Sync necessary for image formation, and the video. The microcomputer 20 generates a screen control signal for controlling the monitor screen by receiving the horizontal / vertical sync signal from the card 10, and receives the horizontal sync signal H_Sync and the vertical sync signal V_Sync, respectively, and receives the CRT ( The electron beam generated by the electron gun of 80) is deflected in order from the upper left to the lower right of the CRT 80 by deflection yoke (DY) to perform horizontal and vertical deflection so as to form an image like a picture. An anode of the CRT 80 using a deflection circuit 30 and a horizontal deflection circuit 40 and a retrace pulse generated from an output terminal of the horizontal deflection circuit 40 using the principle of switching circuit and high voltage technology. Classic A high voltage circuit 50 for supplying the amplification device, a video preamplifier 60 for amplifying low image signals R, G, and B transmitted from the video card 10 by a low voltage amplifier, and maintaining a constant voltage level; The amplified by the video preamplifier 60 is a video main amplifier 70 for supplying energy to each pixel by amplifying a signal of 30V _PP ~ 40V _PP .

일반적으로 텔레비젼 수상기나 모니터등에 사용되는 브라운관(이하, CRT라 칭함)을 사용하는 제품에 있어서 정상 동작 상태에서 전원을 차단할 경우 수평 및 수직 편향 회로는 전원이 차단되는 즉시 편향 동작이 중단되지만 CRT에 충전된 고압은 방전 시간이 길어 서서히 전압이 떨어진다.Generally, products using CRTs (hereinafter referred to as CRTs) used for television receivers and monitors. When the power is cut off under normal operation, the horizontal and vertical deflection circuits stop the deflection operation as soon as the power is cut off. The high voltage has a long discharge time and gradually drops in voltage.

또한 CRT에 내장된 열전자 방출을 위한 히터도 서서히 식게 됨으로 CRT내에서의 열전자 방출은 히터가 식어가는 동안 서서히 감소한다.In addition, the heater for hot electron emission embedded in the CRT is also gradually cooled, so that the hot electron emission in the CRT is gradually decreased while the heater is cooling.

이때, CRT에 충전된 고압도 서서히 방전을 하게 되어 히터에서 방출 되는 열전자를 CRT의 앞으로 끌어 당기게 되나 수직, 수평 편향회로는 동작을 멈춘 상태이므로 히터에서 방출된 열전자는 그대로 CRT의 앞면으로 끌리게 된다.At this time, the high pressure charged in the CRT is also gradually discharged to attract the hot electrons emitted from the heater in front of the CRT, but since the vertical, horizontal deflection circuit is stopped, the hot electrons emitted from the heater are attracted to the front of the CRT.

따라서, 화면에 밝은 하나의 점으로 발광하게 되어 CRT의 노광면을 태워버리게 되는데 이러한 현상을 스포트(Spot)라고 한다.Therefore, the screen emits light at a bright point and burns the exposure surface of the CRT. This phenomenon is called spot.

한편 CRT에서는 화면의 밝기를 조절하기 위하여 자동 빔 전류 조정 (이하, ABL이라 칭한다.)회로를 사용하는데 최근의 컴퓨터 사용자들은 CRT를 사용함에 있어서 화면의 밝기를 밝게 사용하는 경우가 증가하고 있다. 이때 CRT의 화면을 밝게 하기 위해서는 ABL Level을 증가시켜 휘도를 밝게하는데 이와 같이 휘도를 밝게한 상태에서 전원을 차단시키면 상기한 스포트 현상이 발생할 확률이 높으며, 이러한 스포트 현상은 CRT의 수명을 단축시키게 된다.On the other hand, the CRT uses an automatic beam current adjustment (hereinafter referred to as ABL) circuit to adjust the brightness of the screen. Recently, computer users are increasingly using the brightness of the screen when using the CRT. At this time, in order to brighten the screen of the CRT, the brightness is increased by increasing the ABL level. If the power is turned off while the brightness is bright, the spot phenomenon is likely to occur, and the spot phenomenon shortens the life of the CRT. .

이러한 스포트 현상을 제거하기 위한 종래기술에 따른 스포트 킬러회로는 도 2에 도시된 바와 같다.The spot killer circuit according to the prior art for removing such spot phenomenon is as shown in FIG.

정상 동작일 때 비데오 뮤트 신호는 하이(High) 레벨을 유지한다. 이 때 제너 다이오드(ZD1)은 다이오드(D3)에 역방향의 전압이 유지되도록 구성한다. 다이오드(D3)에 역방향의 전압이 걸리면 D3은 도통되지 않으므로 트랜지스터(Q2)의 베이스에는 순방향의 전압이 인가되어 도통된다.In normal operation, the video mute signal remains at a high level. At this time, the Zener diode ZD1 is configured to maintain the reverse voltage at the diode D3. When the reverse direction of the voltage is applied to the diode D3, D3 is not conducting, and forward voltage is applied to the base of the transistor Q2.

따라서 트랜지스터(Q1)의 베이스단에 그라운드 전압이 인가되며 그 에미터단에는 V_CC전압이 인가된다. 순방향 전압이 Q1의 베이스와 에미터에 인가되어 도통된다. 이 때 제 1 그리드단(이하 G1이라 칭함)의 DC 전압 레벨의 등가회로는 도 3에서와 같이 결정된다.Therefore, the ground voltage is applied to the base terminal of the transistor Q1 and the V _CC voltage is applied to the emitter terminal. Forward voltage is applied to the base and emitter of Q1 to conduct. At this time, the equivalent circuit of the DC voltage level of the first grid stage (hereinafter referred to as G1) is determined as shown in FIG.

트랜지스터(Q1)의 에미터에는 0.6 V의 전압이 인가된다. 트랜지스터(Q1)의 베이스가 그라운드되고 트랜지스터 내부의 다이오드에 의해 에미터에는 0.6 V가 인가된다. 즉 정상동작시에는 0.6 V∼ -210 V 사이에서 저항(R3, R5)에 의해 배분된 전압이 G1의 DC 전압 레벨을 결정하게 된다.A voltage of 0.6 V is applied to the emitter of transistor Q1. The base of transistor Q1 is grounded and 0.6 V is applied to the emitter by a diode inside the transistor. That is, in normal operation, the voltage distributed by the resistors R3 and R5 between 0.6 V and -210 V determines the DC voltage level of G1.

한편 파워 오프시엔 순간적으로 비데오 뮤트 신호가 로우(Low)로 떨어져 다이오드(D3)을 도통시킨다. 이때 트랜지스터(Q2)의 베이스에는 그라운드 전압이 인가되어 트랜지스터Q2)는 단락되고 트랜지스터(Q1)의 베이스에는 하이(High)신호가 나타난다. 이 전압은 트랜지스터(Q1)의 컬렉터단에 인가되는 전압보다 높게되어 트랜지스터(Q1)에는 각 단에 역방향의 전압이 인가되어 트랜지스터(Q1)은 단락된다.On the other hand, when the power is off, the video mute signal drops low to conduct the diode D3. At this time, a ground voltage is applied to the base of the transistor Q2, the transistor Q2 is shorted, and a high signal appears at the base of the transistor Q1. This voltage is higher than the voltage applied to the collector terminal of the transistor Q1. A reverse voltage is applied to each terminal of the transistor Q1, and the transistor Q1 is shorted.

이는 트랜지스터(Q1)이 V_CC라인과 -210 V 사이에서 무한대(∽)의 저항으로 작용한다는 것을 의미하며 그 등가회로는 도 4와 같이 나타난다.This means that the transistor Q1 acts as an infinite resistance between the V _CC line and -210 V. The equivalent circuit is shown in FIG.

이 때 점 A 에는 -210 V의 전압이 그대로 인가된다. 트랜지스터(Q1)이 무한대(∽)의 저항으로 작용하기 때문이다. G1 전압은 -210 V로 떨어지게 되며, 이는 CRT 히터에서 방출되는 전자의 양을 원천적으로 억제하여 스포트 현상을 제거하는 것이다.At this time, a voltage of -210 V is applied to point A as it is. This is because the transistor Q1 acts as an infinite resistance. The G1 voltage drops to -210 V, which essentially suppresses the amount of electrons emitted from the CRT heater, eliminating the spot phenomenon.

이러한 스포트 킬러회로는 파워 오프시 트랜지스터(Q1)의 베이스와 에미터단에 역전압이 인가되도록 하기 위해 다수의 트랜지스터와 저항 및 다이오드를 사용하여 생산원가가 상승하였고, 회로가 복잡하게 구성되었다.The spot killer circuit uses a plurality of transistors, resistors, and diodes to increase the production cost in order to apply a reverse voltage to the base and emitter terminals of the transistor Q1 at power off, and the circuit is complicated.

본 고안은 이러한 문제점을 해결하고자 안출된 것으로서, 스포트 킬러회로의 구성 부품을 줄이므로써 회로를 간단히 하는 것을 목적으로 한다.The present invention has been made to solve this problem, and aims to simplify the circuit by reducing components of the spot killer circuit.

본 발명의 다른 목적은 별도의 스위칭 수단없이 정상동작시에는 트랜지스터의 베이스와 에미터단사이에 순방향 전압이 인가되도록하여 정상적인 G1 전압을 공급하고, 파워 오프시에는 역방향의 전압이 인가되도록하여 G1에 제공되는 전압을 차단하는 스포트 킬러회로를 제공하는 데 있다.Another object of the present invention is to provide a normal voltage G1 so that the forward voltage is applied between the base and the emitter terminal of the transistor in normal operation without a separate switching means, the reverse voltage is applied to the G1 when power off It is to provide a spot killer circuit to cut off the voltage.

이러한 목적을 달성하기 위한 본 고안의 구성의 특징은 제 1 그리드에 인가되는 전압을 제어하는 스포트 킬러회로에 있어서, 스위칭 동작하는 트랜지스터와,Features of the present invention for achieving this object is a spot killer circuit for controlling the voltage applied to the first grid, the transistor for switching operation;

제 1 그리드에 인가되는 전압을 분배하여 제 1 그리드의 DC 레벨을 결정하기 위한 다수의 저항 소자와, 정상동작시 충전되었다가 파워 오프시 상기 트랜지스터의 베이스단에 역방향의 전압을 인가하기 위한 인가수단과, 제 1 그리드의 DC 전압 레벨을 출력하기 위한 출력수단으로 구성되는 점에 있다.A plurality of resistance elements for dividing the voltage applied to the first grid to determine the DC level of the first grid, and applying means for applying a reverse voltage to the base terminal of the transistor when charged in normal operation and then powered off And output means for outputting the DC voltage level of the first grid.

도 1은 일반적인 디스플레이 장치의 내부 구성을 나타내는 블록도,1 is a block diagram showing an internal configuration of a general display device;

도 2는 종래기술에 따른 스포트 킬러회로의 회로도,2 is a circuit diagram of a spot killer circuit according to the prior art;

도 3은 파워 온 시의 그리드 단의 등가회로,3 is an equivalent circuit of a grid stage at power on;

도 4는 파워 오프때의 그리드단의 등가회로,4 is an equivalent circuit of a grid stage at power off;

도 5는 본 고안에 따른 스포트 킬러회로의 구성을 나타내는 회로도,5 is a circuit diagram showing the configuration of a spot killer circuit according to the present invention;

도 6은 정상 동작시의 그리드단의 등가회로,6 is an equivalent circuit of a grid stage in a normal operation;

도 7은 파워 오프 때의 제 1 그리드단의 등가회로도이다.Fig. 7 is an equivalent circuit diagram of the first grid stage at power off.

이하 첨부된 도면을 참조로하여 본 고안의 구성 및 그에 따른 동작에 대해 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the configuration and operation according to the present invention.

도 5는 본 고안에 따른 스포트 킬러회로의 구성을 나타낸 회로도이다. 도 2에 나타난 회로와 동일한 부호를 사용한 것은 설명을 용이하게 하기 위함이며 별다른 의미를 갖지 않는다.5 is a circuit diagram showing the configuration of a spot killer circuit according to the present invention. The same reference numerals as the circuits shown in FIG. 2 are used for easy description and have no meaning.

그 구성을 살펴보면 스위칭 트랜지스터(Q1)의 에미터단에는 V_CC전압을 전달하기 위한 저항(R1)이 연결된다. 상기 트랜지스터(Q1)의 베이스단에는 전하저장 수단(C1)과 저항(R2)가 구성된다. 컬렉터단에는 분압용 저항(R3,R4)이 연결되며 저항(R4)에는 -210 V의 음전압이 제공된다. 두 저항(R3,R4)의 접속점에는 제 1 그리드에 DC 전압을 전달하기 위한 저항(R5)과 다이오드(D1)가 연결된다.Looking at the configuration, a resistor R1 for transmitting the V _CC voltage is connected to the emitter terminal of the switching transistor Q1. At the base end of the transistor Q1, charge storage means C1 and a resistor R2 are formed. The divider resistors R3 and R4 are connected to the collector stage, and a negative voltage of -210 V is provided to the resistor R4. A resistor R5 and a diode D1 for connecting a DC voltage to the first grid are connected to the connection point of the two resistors R3 and R4.

정상 동작시 파워 온이 되면 트랜지스터(Q1)의 에미터단에는 V_CC전압이 공급된다.When the power is turned on in the normal operation, the V _CC voltage is supplied to the emitter terminal of the transistor Q1.

이때 베이스단에는 전압이 공급되지 않은 상태이므로 트랜지스터(Q1)의 에미터와 베이스에는 순방향의 전압이 인가되어 Q1은 도통된다. 트랜지스터(Q1)가 도통되면 전하 저장 수단인 캐패시터(C1)에는 의 전압이 충전된다.At this time, since no voltage is supplied to the base terminal, a forward voltage is applied to the emitter and the base of the transistor Q1 so that Q1 is conducted. When transistor Q1 is turned on, capacitor C1, which is a charge storage means, The voltage of is charged.

도통상태일 때의 G1 단의 등가회로는 도 6에서와 같이 나타낼 수 있으며 V_CC와 -210 V 사이에 있는 저항(R1,R3 및 R4)에 의해 분배된 전압이 G1단의 DC전압 레벨을 결정하게 된다.The equivalent circuit of the G1 stage in the conduction state can be represented as shown in FIG. 6, and the voltage divided by the resistors R1, R3 and R4 between V _CC and -210 V determines the DC voltage level of the G1 stage. Done.

한편 파워 오프시에는 V_CC라인은 그라운드로 떨어지게 된다. 즉 트랜지스터(Q1)의 에미터단에는 저항(R1)을 통해 그라운드 전압이 인가된다. 이때 트랜지스터(Q1)의 베이스에는 캐패시터(C1)에 충전된 전압( )이 유지되면서 서서히 방전되기 시작한다.On the other hand, when powered off, the V _CC line will fall to ground. That is, the ground voltage is applied to the emitter terminal of the transistor Q1 through the resistor R1. At this time, the voltage charged in the capacitor C1 is applied to the base of the transistor Q1. Will continue to discharge slowly.

따라서 트랜지스터(Q1)의 베이스단에는 전압이 인가되고, 에미터단에는 그라운드 전압이 인가된다. 트랜지스터(Q1)은 PNP 타입의 트랜지스터이므로 역방향의 전압이 인가되므로써 단락되게 된다. 이 때 G1단의 등가회로는 도 7과 같이 나타난다.Therefore, a voltage is applied to the base terminal of the transistor Q1 and a ground voltage is applied to the emitter terminal. Since the transistor Q1 is a PNP type transistor, the transistor Q1 is short-circuited by applying a reverse voltage. At this time, the equivalent circuit of the G1 stage is shown in FIG.

즉 트랜지스터(Q1)이 0V와 -210V 사이에서 무한대(∽)의 저항성분 역할을 하게 되며 점 A 지점에는 -210V가 인가된다. 이는 G1 전압을 평상시보다 떨어뜨려 화면에는 스포트 현상이 나타나지 않게된다.That is, transistor Q1 acts as an infinite resistance component between 0V and -210V, and -210V is applied at point A. This lowers the G1 voltage than usual so that the spot does not appear on the screen.

이상에서 설명한 바와 같이 본 고안은 간단한 회로만으로 스포트 현상을 제거할 수 있는 효과를 갖는다.As described above, the present invention has the effect of removing the spot phenomenon with only a simple circuit.

Claims

In the spot killer circuit for controlling the voltage applied to the first grid,

A transistor for switching operation,

A plurality of resistive elements for determining the DC level of the first grid by distributing the voltage applied to the first grid;

Applying means for applying a reverse voltage to a base terminal of the transistor when charged in normal operation and then powered off;

Spot killer circuit, characterized in that the output means for outputting the DC voltage level of the first grid.