KR19990002184U - Semiconductor package tray - Google Patents
Semiconductor package tray Download PDFInfo
- Publication number
- KR19990002184U KR19990002184U KR2019970015716U KR19970015716U KR19990002184U KR 19990002184 U KR19990002184 U KR 19990002184U KR 2019970015716 U KR2019970015716 U KR 2019970015716U KR 19970015716 U KR19970015716 U KR 19970015716U KR 19990002184 U KR19990002184 U KR 19990002184U
- Authority
- KR
- South Korea
- Prior art keywords
- tray
- semiconductor package
- outline
- pin
- groove
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
Abstract
본 고안은 반도체 패키지 트레이에 관한 것으로, 본 고안은 반도체 패키지의 아웃라인이 놓이는 부분에 아웃라인과 동일 형태의 핀홈을 구비하여 트레이 내에서 반도체 패키지가 흔들리는 것을 방지하며, 또한, 트레이의 모서리 부분에 핀을 삽입시킬 수 있는 핀 구멍이 구비된 요철 및 그 하부에 요철이 삽입될 수 있는 홈을 형성하고, 전술된 구조의 트레이들을 적층시킨 후에 핀 구멍에 핀을 삽입시켜 트레이들이 분리되지 않고 결합되도록 함으로써, 반도체 패키지의 핸들링시 트레이의 가장자리 부분이 벌어져 반도체 패키지가 트레이 밖으로 쏟아지는 것을 방지할 수 있는 반도체 패키지 트레이를 제공한다.The present invention relates to a semiconductor package tray, and the present invention has a pin groove of the same shape as the outline in the portion where the outline of the semiconductor package is placed to prevent the semiconductor package from shaking in the tray, and also in the corner portion of the tray To form the recesses and grooves into which the recesses can be inserted, the recesses having a pin hole for inserting the pins, and the trays of the above-described structure are stacked, and then the pins are inserted into the pin holes so that the trays can be joined without being separated. As a result, an edge portion of the tray may be opened when the semiconductor package is handled, thereby providing a semiconductor package tray capable of preventing the semiconductor package from spilling out of the tray.
Description
본 고안은 반도체 패키지 트레이에 관한 것으로, 보다 상세하게는, TSOP 타입 반도체 패키지를 핸들링하기 용이한 반도체 패키지 트레이에 관한 것이다.The present invention relates to a semiconductor package tray, and more particularly, to a semiconductor package tray that is easy to handle a TSOP type semiconductor package.
일반적으로, 패키지화된 반도체 소자들은 반도체 패키지 트레이에 담겨져 핸들링되며, 이러한 반도체 패키지 트레이는 반도체 패키지의 형태, 예를 들어, 핀 인서트 타입 또는 표면 마운팅 타입에 따라 그 형태가 조금씩 다르다.In general, packaged semiconductor devices are contained in and handled in a semiconductor package tray, which is slightly different depending on the type of semiconductor package, for example, a pin insert type or a surface mounting type.
도 1은 TSOP(Thin Small Outline Package) 타입의 반도체 패키지를 도시한 도면으로, TSOP 타입의 반도체 패키지는 패키지 몸체(1)와 패키지 몸체(2)의 장방향의 양측으로 반도체 칩(도시되지 않음)의 외부와의 전기적신호 전달경로를 이루는 아웃라인(2)이 인출되어 있는 구조로 되어 있다.FIG. 1 is a view illustrating a semiconductor package of a thin small outline package (TSOP) type, wherein a semiconductor package of a TSOP type has a semiconductor chip (not shown) on both sides of the package body 1 and the longitudinal direction of the package body 2. The outline 2 which forms the electrical signal transmission path to the outside of the structure is drawn out.
도 2 및 도 3는 종래 기술에 따른 TSOP 타입의 반도체 패키지를 담기 위한 반도체 패키지 트레이를 도시한 평면도로서, 도 2에 도시된 바와 같이, 반도체 패키지 트레이(3)는 다수개의 TSOP 반도체 패키지를 담을 수 있도록 여러개의 방으로 나뉘어져 있으며, A 부분에 대한 확대도인 도 3에 도시된 바와 같이, 하나의 방은 TSOP 반도체 패키지의 패키지 몸체가 놓여지는 부분(4)과 패키지 몸체로부터 인출된 아웃라인이 놓여지는 부분(5)으로 나뉘어져 있다.2 and 3 are plan views illustrating a semiconductor package tray for holding a TSOP type semiconductor package according to the prior art. As shown in FIG. 2, the semiconductor package tray 3 may contain a plurality of TSOP semiconductor packages. As shown in FIG. 3, which is an enlarged view of a portion A, one room includes a portion 4 on which a package body of a TSOP semiconductor package is placed and an outline drawn from the package body. It is divided into losing parts (5).
상기와 같은 구조를 갖는 반도체 패키지 트레이를 사용하여 다수개의 TSOP 타입의 반도체 패키지를 핸들링할 경우에는, 도 4에 도시된 바와 같이, 다수개의 반도체 패키지들이 가 담겨져 있는 반도체 패키지 트레이(3)를 여러장 겹친후에 통상 겹쳐진 트레이(3)들을 끈으로 묶어서 다수개의 TSOP 타입의 반도체 패키지들을 핸들링한다.When handling a plurality of TSOP type semiconductor packages using the semiconductor package tray having the above structure, as shown in FIG. 4, a plurality of semiconductor package trays 3 containing a plurality of semiconductor packages are contained. After overlapping, the overlapping trays 3 are usually tied with a string to handle a plurality of TSOP type semiconductor packages.
그러나, 상기와 같은 종래 기술은 반도체 패키지를 핸들링하기 위하여 다수개의 TSOP 타입 반도체 패키지들이 안착되어 있는 반도체 패키지 트레이들을 끈으로 묶는 경우에는 끈이 느슨하게 묶여지거나, 또는, 취급상의 부주위로 인하여 반도체 패키지 트레이의 가장자리 부분이 벌어지게 됨으로써 반도체 패키지가 트레이 밖으로 쏟아지게 되는 문제점이 있었다.However, in the related art, when the semiconductor package trays in which a plurality of TSOP type semiconductor packages are seated are tied with a string in order to handle the semiconductor package, the string is loosely bound, or due to an inadequate handling of the semiconductor package tray. As the edge portion is opened, there is a problem that the semiconductor package is poured out of the tray.
따라서, 본 고안은 TSOP 타입 반도체 패키지의 아웃라인이 놓여지는 트레이 부분에 아웃라인과 동일 형태로 핀홈을 형성함으로써, 트레이에 TSOP 타입 반도체 패키지가 안착시켰을 때, 패키지의 아웃라인이 핀홈에 끼이게 되어 트레이가 흔들려도 TSOP 타입 반도체 패키지가 트레이로부터 쏟아지지 않게 할 수 있는 반도체 패키지 트레이를 제공하는 것을 목적으로 한다.Therefore, according to the present invention, when the TSOP type semiconductor package is seated on the tray, the outline of the package is pinched in the pin groove by forming the pin groove in the tray portion where the outline of the TSOP type semiconductor package is placed. An object of the present invention is to provide a semiconductor package tray which can prevent TSOP type semiconductor packages from spilling from the tray even if the tray is shaken.
또한, 본 고안은 트레이의 모서리 부분에 핀을 삽입시킬 수 있는 핀 구멍이 구비된 요철을 형성하고, 상기 요철 하부의 트레이 부분에는 요철과 동일한 형태의 홈을 형성하며, 상기 홈의 외측 부분에는 외부에서 삽입되는 핀이 홈 내부까지 도달될 수 있도록 홀(hole)을 형성함으로써, 반도체 패키지의 핸들링시 반도체 패키지 트레이들을 적층시킨 후, 상기 트레이들의 측면에 형성된 핀 구멍에 핀을 삽입시켜 트레이들을 고정시킴으로써, 끈의 느슨함에 의하여 트레이들의 가장자리가 벌어지는 것을 방지할 수 있는 반도체 패키지 트레이를 제공하는 것을 목적으로 한다.In addition, the present invention forms a concave-convex with a pin hole for inserting a pin in the corner portion of the tray, the groove portion of the lower portion of the tray to form a groove of the same shape as the concave-convex, the outer portion of the groove By forming a hole (hole) to reach the inside of the groove, the semiconductor package trays are stacked in the handling of the semiconductor package, and then the pins are inserted into the pin holes formed on the sides of the trays to fix the trays. It is an object of the present invention to provide a semiconductor package tray which can prevent the edges of the trays from spreading due to looseness of a string.
도 1은 TSOP 타입의 반도체 패키지를 설명하기 위한 도면.1 is a view for explaining a TSOP type semiconductor package.
도 2 및 도 3은 종래 기술에 따른 반도체 패키지 트레이를 설명하기 위한 도면.2 and 3 are views for explaining a semiconductor package tray according to the prior art.
도 4는 종래 기술에 따른 반도에 패키지를 핸들링하기 위한 반도체 패키지 트레이들의 결합을 나타낸 사시도.4 is a perspective view illustrating a combination of semiconductor package trays for handling a package on a peninsula according to the prior art.
도 5는 본 고안의 제1실시예에 따른 반도체 패키지 트레이를 설명하기 위한 평면도.5 is a plan view for explaining a semiconductor package tray according to a first embodiment of the present invention;
도 6은 본 고안의 제1실시예에 따른 형성된 반도체 패키지 트레이에 TSOP 타입 반도체 패키지를 안착시킨 도면.6 is a view showing a TSOP type semiconductor package seated on a semiconductor package tray formed according to the first embodiment of the present invention;
도 7은 본 고안의 제2실시예에 따른 반도체 패키지 트레이를 설명하기 위한 평면도.7 is a plan view illustrating a semiconductor package tray according to a second embodiment of the present invention.
도 8은 도 7을 B-B' 선으로 짜른 단면도.8 is a cross-sectional view taken along the line B-B 'of FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10,30:반도체 패키지 트레이11:핀홈10,30: semiconductor package tray 11: pin groove
12:패키지 몸체13:아웃라인12: Package body 13: Outline
20a:제1트레이20b:제2트레이20a: first tray 20b: second tray
20c:제3트레이21a,21b,31:요철20c: 3rd tray 21a, 21b, 31: Unevenness
22,32:홈23:핀 구멍22, 32: groove 23: pin hole
24:홀25,34:핀24: Hole 25, 34: Pin
상기와 같은 목적은, TSOP 타입 반도체 패키지들을 각각 안착시키기 위한 다수개의 방으로 이루어지며, 상기 각 방은 상기 반도체 패키지의 패키지 몸체가 놓여지는 부분과 상기 패키지 몸체로부터 외부로 인출된 아웃라인이 놓여지는 부분으로 나뉘어져 있는 반도체 패키지 트레이에 있어서, 상기 아웃라인이 놓여지는 부분은 아웃라인과 동일 형태의 핀홈들이 구비된 것을 특징으로 하는 본 고안의 반도체 패키지 트레이에 의하여 달성된다.The above object is composed of a plurality of rooms for seating TSOP type semiconductor packages respectively, each of which is a portion in which the package body of the semiconductor package is placed and the outline drawn out from the package body is placed. In the semiconductor package tray divided into portions, the portion on which the outline is placed is achieved by the semiconductor package tray of the present invention, characterized in that the pin grooves of the same type as the outline is provided.
또한, 상기와 같은 목적은, TSOP 타입 반도체 패키지들을 담기 위한 반도체 패키지 트레이에 있어서, 상기 트레이의 모서리 부분에는 요철이 형성되고, 상기 요철 하부 부분에는 요철과 동일 형태의 홈이 형성되며, 상기 요철에는 핀을 삽입시킬 수 있는 핀 구멍이 형성되고, 상기 홈의 외측 부분에는 홈과 외부를 관통하는 홀이 형성된 것을 특징으로 하는 본 고안의 반도체 패키지 트레이에 의하여 달성된다.In addition, the above object is, in the semiconductor package tray for holding TSOP-type semiconductor packages, irregularities are formed in the corner portion of the tray, grooves of the same shape as the irregularities are formed in the lower portion of the unevenness, A pin hole into which a pin can be inserted is formed, and the outer portion of the groove is achieved by the semiconductor package tray of the present invention, wherein a hole penetrating through the groove and the outside is formed.
본 고안에 따르면, TSOP 타입 반도체 패키지의 아웃라인이 놓이는 트레이 부분에 아웃라인의 형태로 핀홈을 만들어 패키지의 안착시, 아웃라인이 핀홈에 끼이도록 함으로써 반도체 패키지의 흔들림을 방지할 수 있다.According to the present invention, it is possible to prevent the shaking of the semiconductor package by making a pin groove in the form of an outline in the tray portion on which the outline of the TSOP type semiconductor package is placed so that the outline is pinched in the pin groove when the package is seated.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 고안을 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 5는 본 고안의 제1실시예에 따른 반도체 패키지 트레이를 설명하기 위한 도면으로서, 반도체 패키지 트레이(10)는 TSOP 타입의 반도체 패키지의 아웃라인이 놓여지는 부분에 아웃라인의 형태로 핀홈(11)이 형성된다. 이에 따라, 도 6에 도시된 바와 같이, 트레이(10)에 패키지(12)가 안착되면, 그의 아웃라인(13)이 핀홈(도시되지 않음)에 끼이게 됨으로써, 트레이(10)가 흔들릴지라도 반도체 패키지(12)는 트레이(10) 내에서 흔들리지 않게 된다.5 is a view for explaining a semiconductor package tray according to a first embodiment of the present invention, the semiconductor package tray 10 is a pin groove 11 in the form of an outline in a portion where the outline of the TSOP type semiconductor package is placed. ) Is formed. Accordingly, as shown in FIG. 6, when the package 12 is seated in the tray 10, the outline 13 thereof is pinched in a pin groove (not shown), so that the semiconductor may be shaken even if the tray 10 is shaken. The package 12 is not shaken in the tray 10.
도 7는 본 고안의 제2실시예에 따른 반도체 패키지 트레이를 설명하기 위한 분해 사시도로서, 도시된 바와 같이, 제1트레이(20a)의 모서리 상부에는 요철(21a)이 형성되고, 요철(20a) 하부 부분에는 제1트레이(20b)와 제2트레이(20b)를 적층시킬 경우 제2트레이(20b)에 형성된 요철(21b) 부분이 제1트레이(20a)에 삽입되어 제1트레이(20a)와 제2트레이(20b) 사이의 간격이 발생되지 않도록 홈(22)이 형성된다. 또한, 요철(21a, 21b) 부분에는 제1트레이(20a)와 제2트레이(20b)를 결합시키기 위한 핀 구멍(23)이 형성되며, 홈(22)의 외측 부분에는 외부로부터 삽입되는 핀(25)이 홈(22) 내부에 삽입된 제2트레이(20b)의 요철(21b) 부분의 핀 구멍(23)에 삽입될 수 있도록 홀(24)이 형성된다.FIG. 7 is an exploded perspective view illustrating a semiconductor package tray according to a second embodiment of the present invention. As shown in the drawing, an unevenness 21a is formed on an upper corner of the first tray 20a, and the unevenness 20a is formed. When the first tray 20b and the second tray 20b are stacked on the lower portion, the uneven portion 21b formed in the second tray 20b is inserted into the first tray 20a to be provided with the first tray 20a. The grooves 22 are formed so that gaps between the second trays 20b do not occur. In addition, pinholes 23 for coupling the first tray 20a and the second tray 20b are formed in the uneven portions 21a and 21b, and the pins inserted from the outside are formed in the outer portion of the groove 22. The hole 24 is formed so that 25 may be inserted into the pin hole 23 of the uneven portion 21b of the second tray 20b inserted into the groove 22.
한편, 제1트레이(20a)의 상부에는 요철의 형성없이 제1트레이(20a)의 요철(21a) 부분이 삽입될 수 있는 홈만이 구비된 뚜껑 기능의 제3트레이(20c)가 배치되며, 도시되지는 않았지만, 2개 이상의 트레이들을 적층시키는 경우에도 전술된 바와 같은 형태를 갖는 트레이들을 제2트레이 하부에 적층시키고, 적층된 트레이들을 핀을 사용하여 트레이들간에 분리되지 않도록 고정시킨다.Meanwhile, a third tray 20c having a lid function is disposed at an upper portion of the first tray 20a and provided only with a groove into which a portion of the unevenness 21a of the first tray 20a may be inserted without formation of unevenness. Although not, two or more trays are stacked, trays having the same shape as described above are stacked below the second tray, and the stacked trays are fixed using pins so as not to be separated between the trays.
도 8은 도 7을 B-B'으로 짜른 단면도로서, 적어도 2개 이상의 반도체 패키지 트레이(30)들이 적층되면, 상부 트레이에 형성된 홈(32) 내부에 하부 트레이에 형성된 요철(31) 부분 삽입되고, 홈(32)의 외측 부분에 구비된 홀(도시되지 않음) 및 요철(31)에 구비된 핀 구멍(도시되지 않음)을 통하여 외부로부터 핀(34)을 삽입시키면, 도시된 바와 같이, 상·하부의 트레이들 간에 분리되지 않고 결합시킬 수 있으며, 이에 따라, 반도체 패키지의 핸들링시 트레이의 가장자리 부분이 벌어져 반도체 패키지가 외부로 쏟아지는 것을 방지할 수 있다.8 is a cross-sectional view taken along line BB ′ of FIG. 7, when at least two or more semiconductor package trays 30 are stacked, a portion of the unevenness 31 formed in the lower tray is inserted into the groove 32 formed in the upper tray. , When the pin 34 is inserted from the outside through a hole (not shown) provided in the outer portion of the groove 32 and a pin hole (not shown) provided in the unevenness 31, as shown, It can be combined without being separated between the lower trays, and thus, the edge portion of the tray can be opened when the semiconductor package is handled to prevent the semiconductor package from spilling out.
이상에서와 같이, 본 고안의 반도체 패키지 트레이는 반도체 패키지의 아웃 라인이 놓이는 부분에 핀홈을 형성하여 반도체 패키지의 안착시 아웃라인이 핀홈에 끼이도록 함으로써 TSOP 타입 반도체 패키지가 트레이 내에서 흔들리는 방지할 수 있고, 또한, 트레이의 모서리 부분에 핀 구멍이 구비된 요철과, 요철을 삽입시킬 수 있는 홈을 구비하고, 핀을 사용하여 트레이들이 분리되지 않고 고정되도록 함으로써 반도체 패키지의 핸들링시, 트레이들의 가장자리 부분이 벌어져 반도체 패키지가 외부로 쏟아지는 것을 방지할 수 있다.As described above, the semiconductor package tray of the present invention can prevent the TSOP type semiconductor package from shaking in the tray by forming a pin groove in the portion where the outline of the semiconductor package is placed so that the outline is pinched in the pin groove when the semiconductor package is seated. In addition, the edges of the trays are provided at the corners of the tray when the semiconductor package is handled by providing the recesses with pin holes and the grooves into which the recesses can be inserted, and the trays are fixed without being separated using pins. This spreading can prevent the semiconductor package from spilling out.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Therefore, hereinafter, the scope of the utility model registration request can be understood to include all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970015716U KR200319357Y1 (en) | 1997-06-26 | 1997-06-26 | Semiconductor Package Tray |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970015716U KR200319357Y1 (en) | 1997-06-26 | 1997-06-26 | Semiconductor Package Tray |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002184U true KR19990002184U (en) | 1999-01-25 |
| KR200319357Y1 KR200319357Y1 (en) | 2003-10-17 |
Family
ID=49410502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970015716U KR200319357Y1 (en) | 1997-06-26 | 1997-06-26 | Semiconductor Package Tray |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200319357Y1 (en) |
-
1997
- 1997-06-26 KR KR2019970015716U patent/KR200319357Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR200319357Y1 (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USD284611S (en) | Parts tray | |
| KR200319357Y1 (en) | Semiconductor Package Tray | |
| JPS62182063A (en) | Electronic part aggregate | |
| JPH0327992Y2 (en) | ||
| JP2003128130A (en) | Multi-pack with door | |
| KR970008458A (en) | Trays for Positioned Stacking | |
| JPS58175628U (en) | Semiconductor wafer packaging containers | |
| KR910008827A (en) | Ceramic package | |
| JPS58183362U (en) | packaging equipment | |
| JPS6276525U (en) | ||
| JPS604424U (en) | Packaging and display container | |
| JPH06312776A (en) | Electronic-part packing device | |
| JPS58105721U (en) | cable tray | |
| JPS6054521U (en) | square container | |
| JPS59734U (en) | Synthetic resin square container | |
| JPS593891U (en) | packaging box | |
| JPH04118317U (en) | packaging case | |
| JPH04171897A (en) | Tray for semiconductor device | |
| JPS5849750U (en) | Compartmented lid for packaging containers | |
| JPS58122454U (en) | Container for semiconductor devices | |
| JPS6068965U (en) | Flowerpots that can be stacked | |
| JPS58127700U (en) | Chip electronic component packaging | |
| JPS60146010U (en) | Sheet food packaging tray | |
| JPS58124402U (en) | packaging insect repellent | |
| JPS58176994A (en) | Electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| EXPY | Expiration of term |