KR19980702933A - Integrated circuit full-wave rectifier - Google Patents
Integrated circuit full-wave rectifier Download PDFInfo
- Publication number
- KR19980702933A KR19980702933A KR1019970706341A KR19970706341A KR19980702933A KR 19980702933 A KR19980702933 A KR 19980702933A KR 1019970706341 A KR1019970706341 A KR 1019970706341A KR 19970706341 A KR19970706341 A KR 19970706341A KR 19980702933 A KR19980702933 A KR 19980702933A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- pair
- transistors
- voltage
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
- G01S13/75—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors
- G01S13/751—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors wherein the responder or reflector radiates a coded signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
- G01S13/75—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors
- G01S13/751—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors wherein the responder or reflector radiates a coded signal
- G01S13/758—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors wherein the responder or reflector radiates a coded signal using a signal generator powered by the interrogation signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
- H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
Abstract
CMOS 기술로 구현될 수 있는 집적 회로 전파 정류기는, a.c. 입력 신호의 양쪽 반 주기에 스위칭 하도록 배열되고 양쪽 반주기의 신호를 수신하도록 연결된 게이트를 포함하는 제1 N 채널 트랜지스터 쌍(104,106)과, 또한 양쪽 반 주기에서 스위칭 하도록 배열되고 공통 드레인 모드로 연결된 제2 N 채널 트랜지스터 쌍을 포함한다.Integrated circuit full-wave rectifiers that can be implemented with CMOS technology include: a.c. A first pair of N channel transistors 104,106 arranged to switch in both half periods of the input signal and including gates connected to receive signals in both half periods, and a second arranged in a common drain mode and also arranged to switch in both half periods An N-channel transistor pair.
상기 회로는 양쪽 반 주기에서 스위칭 하도록 배열된 제 3 N 채널 트랜지스터 쌍(112,114)과 제 4 N 채널 트랜지스터 쌍(118,120)을 포함하는 전압 한정 회로를 포함하며, 각각 쌍의 제1 트랜지스터는 공통 드레인 모드로 연결되고, 각각 쌍의 제2 트랜지스터의 게이트에는 P 채널 트랜지스터(110)로부터 전력이 공급되며, 상기 P 채널 트랜지스터는 기준 전압이 공급된 게이트를 갖는다.The circuit comprises a voltage confinement circuit comprising a third N-channel transistor pair 112, 114 and a fourth N-channel transistor pair 118, 120 arranged to switch in both half periods, each pair of first transistors having a common drain mode. Are connected to the gates of the pair of second transistors, and power is supplied from the P channel transistor 110, and the P channel transistors have a gate to which a reference voltage is supplied.
Description
일반적으로, 정류는 다이오드를 사용하여 제공되나, 어떤 유형의 집적 회로 기술, 특히 CMOS 기술에서는 다이오드가 존재하지 않는다. 복잡한 회로가 집적된 형태로 구현될 경우, 정류 회로가 다른 방식의 기술로서 제공된다면 불편할 것이다.In general, rectification is provided using diodes, but in some types of integrated circuit technology, in particular CMOS technology, no diode is present. If complex circuits are implemented in an integrated form, it would be inconvenient if the rectifier circuits were provided as an alternative technique.
본 발명은 정류기에 관한 것으로, 구체적으로 집적회로 형태로 구현된 정류기에 관한 것이며, 보다 더 구체적으로는 CMOS 기술로 구현된 집적 회로에 관한 것이다.The present invention relates to a rectifier, and more particularly, to a rectifier implemented in the form of an integrated circuit, and more particularly to an integrated circuit implemented in CMOS technology.
도 1은 전자 식별 시스템의 개략도.1 is a schematic diagram of an electronic identification system.
도 2는 이같은 시스템의 보다 상세한 블록도.2 is a more detailed block diagram of such a system.
도 3a는 CMOS 기술로 구현될 수 있는 고체 전파 정류기와 전압 보호 회로의 회로도.3A is a circuit diagram of a solid wave rectifier and voltage protection circuit that may be implemented in CMOS technology.
도 3b와 도 3c 는 도3a의 회로의 다양한 부분에서의 전압 주기 그래프.3B and 3C are graphs of voltage periods in various parts of the circuit of FIG. 3A.
도 3d와 도 3e 는 도3a의 회로의 동작 중 상대적인 전압 크기 그래프.3D and 3E are graphs of relative voltage magnitudes during operation of the circuit of FIG. 3A.
도 4는 사이리스터 제어 전력 공급장치에서의 본 발명의 변형 예.4 shows a variant of the invention in a thyristor controlled power supply.
본 발명의 목적은 CMOS로 구현가능한 정류 회로를 제공하는 것이다.It is an object of the present invention to provide a rectifying circuit that can be implemented in CMOS.
게다가, CMOS 회로를 포함하는 집적된 회로에 있어서, 손상을 피하기 위하여 인가 전압 레벨이 한정되어야 한다는 것이 알려져 있다. CMOS 회로는 최대 40 V에서 동작할 수 있고, 종종 최대 3 V와 같은 낮은 전압에서 동작될 수 있다는 것이 요구된다.In addition, in integrated circuits including CMOS circuits, it is known that the applied voltage level must be limited to avoid damage. It is required that CMOS circuits can operate at up to 40V and often can be operated at lower voltages, such as up to 3V.
본 발명의 또 다른 목적은 CMOS 회로와 관련되고 또한 CMOS 기술로 구현 가능한 전압 한정 회로를 제공하는 것이다.It is yet another object of the present invention to provide a voltage limiting circuit that is related to CMOS circuitry and that can be implemented with CMOS technology.
집적 회로의 정류 회로는 1988년 8월 5일자 일본 특허 요약 집 제 012 권, 제 287호(이-643)와 타무라 전기 제작 회사의 특허 제이 피-에이-63 064572에 개시되어 있으나, 모든 트랜지스터는 동일한 형이 아니며, 그들이 동일한 실리콘 웰에 위치되지 않는다는 문제점을 가지므로 전압 보호가 최대화될 수 없다.Rectifier circuits for integrated circuits are disclosed in Japanese Patent Summary No. 012, No. 287 (I-643) dated August 5, 1988 and in Patent J. P-A-63 064572 of Tamura Electric Corporation, although all transistors The voltage protection cannot be maximized because they are not of the same type and have the problem that they are not located in the same silicon well.
프랑스 특허출원 2 520 950에서, 트랜지스터 브리지 정류 회로가 개시되었으나, 상기 회로는 집적 회로의 형태로는 구현될 수 없다.In French patent application 2 520 950, a transistor bridge rectifier circuit is disclosed, but the circuit cannot be implemented in the form of an integrated circuit.
본 발명에 따라, 집적된 전파 정류기는, a.c.입력 신호의 양쪽 반 주기에서 스위칭 하도록 배열된 제1 트랜지스터 쌍과, 상기 제1 트랜지스터 쌍과 동일한 유형이며, 전류 한정 모드로 배열되고 역시 상기 신호의 양쪽 절반 주기에서 동작되는 제2 트랜지스터 쌍을 포함한다.According to the present invention, an integrated full-wave rectifier is of the same type as the first transistor pair, the first transistor pair arranged to switch in both half periods of the ac input signal, and is arranged in a current confined mode and also on both sides of the signal. And a second transistor pair operated at half cycle.
바람직하게, 상기 트랜지스터들은 모두, 상기 a.c. 신호의 양쪽 반 주기를 수신하기 위해서 연결된 게이트들을 포함한 제1 트랜지스터 쌍과, 공통 드레인 모드로 연결된 제 2 트랜지스터 쌍을 갖는 N 채널 트랜지스터이다.Advantageously, all of said transistors comprise: a.c. An N-channel transistor having a first transistor pair including gates connected for receiving both half periods of the signal, and a second transistor pair connected in a common drain mode.
바람직하게, 상기 회로는 CMOS 기술로 구현된다.Preferably, the circuit is implemented in CMOS technology.
바람직하게, 2차 코일에 의해 제공된 전압이 미리 설정된 레벨을 초과할 때, 전류 한정 트랜지스터의 게이트를 접지에 연결하도록 배열된 공핍형 트랜지스터를 포함하는 상술한 전파 정류기에 연결된 전압 한정 회로가 또한 제공된다.Preferably, also provided is a voltage limiting circuit connected to the above-mentioned full wave rectifier comprising a depletion transistor arranged to connect the gate of the current limiting transistor to ground when the voltage provided by the secondary coil exceeds a preset level. .
본 발명에 따른 CMOS 전파 정류기와 전압 한정 회로의 장점은, 트랜스를 필요로 하지 않고, 집적 회로가 이러한 회로를 통해 메인 전압에 연결될 수 있다는 것이다. 상기 회로는 심지어 1100 V 까지 상승된 전압에서도 사용될 수 있으며, 일반적으로 기차와 전차 전력에 일반적으로 사용되는 600 V에서도 사용될 수 있다.The advantage of the CMOS full-wave rectifier and voltage limiting circuit according to the invention is that it does not require a transformer and the integrated circuit can be connected to the mains voltage via this circuit. The circuit can even be used at voltages as high as 1100 V, and even at 600 V, which is commonly used for train and tram power.
본 발명의 장점은 액정 디스플레이 구동기, 리프트 또는 엘리베이터 제어와 a.c. 엔진과 같은 다양한 변형에 대한 IC 제어 회로가 모두 트랜스의 필요 없이 제어될 장치에 직접 연결될 수 있다는 것이다.Advantages of the invention include liquid crystal display driver, lift or elevator control and a.c. IC control circuits for various variants, such as engines, can all be connected directly to the device to be controlled without the need for a transformer.
예를 들어 기차 또는 전차와 같은 사이리스터 제어기에 600 V의 전력이 공급될 때, 상기 사이리스터 게이트가 집적 회로에 연결됨에 의해 상기 사이리스터가 단지 두 개의 핀 상에서만 동작될 수 있다는 것이 추가의 장점이다. 이것은 엠.엘 벤다스 등에 의한 단일 발생기에 의해 제공된 두 개의 유도로 사이에서의 안정성과 시간이 최적화된 전력 전송 논문의 1995년 9월 5일자 인더스트리얼 일렉트로닉스 42권 5호의 IEEE 회보에 개시된 장치와는 대조된다. 본 발명에 따른 장치는, 제어 컴퓨터와 사이리스터의 게이트의 갈바니 전기 분리를 위한 인터페이스 박스와 제어 컴퓨터를 동작시키는 데 관련된 전력과 트랜스를 필요로 하는, 종래 기술의 회로에 비해 현저히 간단하다.A further advantage is that when the thyristors controller, such as a train or tram, is supplied with 600 V, the thyristors can only be operated on two pins by connecting the thyristors gates to integrated circuits. This contrasts with the device disclosed in the IEEE newsletter of Industrial Electronics Vol. 42, No. 42, dated September 5, 1995, of a power-optimized stability and time between two induction furnaces provided by a single generator by M. L. Bendas et al. do. The device according to the invention is significantly simpler than the circuit of the prior art, which requires an interface box for galvanic electrical separation of the control computer and the thyristor gate and the power and transformers involved in operating the control computer.
다른 변형이 전력 공급을 위한 계랑기내에 존재한다.Another variant exists in the mooring system for power supply.
다른 변형에 있어서, 예를 들어 솔라 셀로부터의 d.c. 전력이 a.c. 전력에 연결되어야 할 때, 트랜스와 그에 연관된 전력 손실 없이 본 발명에 따른 회로가 사용될 수 있다.In other variations, for example, d.c. Power is a.c. When to be connected to power, the circuit according to the invention can be used without the transformer and its associated power loss.
다른 변형들이 기술적으로 가능할 경우, 전압 분리 상에서의 안정도 규범은 상업적인 제제를 제공할 수 있다.If other variations are technically possible, the norm of stability on voltage separation can provide a commercial formulation.
본 발명의 기술은 도면과 연관된 예를 통해 보다 잘 이해할 수 있을 것이다.Techniques of the present invention will be better understood from examples associated with the drawings.
도 1은 송신기(10)와 능동 트랜스폰더(12)를 포함한 전자 식별 시스템을 도시한다. 상기 송신기는 부호 14로 나타낸 바와 같이 예를 들어 150 내지 250 KHz로 전력을 상기 트랜스폰더로 전송하고, 공지된 기술에 의해 설명되는 진폭, 주파수 또는 위상 변조에 의해 예를 들어 수 백 MHz로 식별 신호(16)를 전송하기 위하여 상기 트랜스폰더는 전력을 사용한다.1 illustrates an electronic identification system including a transmitter 10 and an active transponder 12. The transmitter transmits power to the transponder at 150-250 KHz, for example, as indicated by reference numeral 14, and identifies the signal at, for example, several hundred MHz by amplitude, frequency or phase modulation described by known techniques. The transponder uses power to transmit 16.
도 2는 본 발명의 제1 형태에 따른 트랜스폰더(12)를 보다 상세하게 도시한다. 상기 트랜스폰더는 각각 LC 회로 형태의 3개의 안테나(18,20,22)를 포함하며; 안테나(18)는 전력 안테나를 포함하고; 안테나(20)는 데이터 수신 안테나를 포함하고; 안테나(22)는 데이터 전송 안테나를 포함한다. 일반적으로 각각 안테나(18,20,22)의 코일내의 권선 수는 120:30:60 이다.2 shows in more detail a transponder 12 according to a first aspect of the invention. The transponders each comprise three antennas 18, 20, 22 in the form of LC circuits; Antenna 18 comprises a power antenna; The antenna 20 comprises a data receiving antenna; Antenna 22 includes a data transmission antenna. In general, the number of turns in the coils of antennas 18, 20, and 22, respectively, is 120: 30: 60.
전력 안테나(18)는 전파 정류 회로(26)를 통해 전력 축적 캐패시터(24)에 연결되며; 상기 회로(26)는 여기에서는 4개의 다이오드로 표시되어 있으나, 이후에 도 3을 참조로 하여 보다 상세하게 설명될 것이다.The power antenna 18 is connected to the power storage capacitor 24 through the full-wave rectifying circuit 26; The circuit 26 is shown here with four diodes, but will be described in more detail later with reference to FIG.
데이터 수신 안테나(20)는 데이터 입력 회로(28)에 연결되고, 상기 데이터 전송 안테나(22)는 데이터 출력 회로(30)에 연결된다. 상기 4개의 부품에 전력 캐패시터(24)로부터의 전력이 공급되며, 도시된 바와 같이 상기 캐패시터(24)와 상기 데이터 입력 및 데이터 출력 회로(28,30)는 집적회로(IC)(32)를 형성한다.The data receiving antenna 20 is connected to the data input circuit 28, and the data transmitting antenna 22 is connected to the data output circuit 30. Power from the power capacitor 24 is supplied to the four components, and as shown, the capacitor 24 and the data input and data output circuits 28 and 30 form an integrated circuit (IC) 32. do.
도 2는 일반적인 직렬 또는 병렬의 데이타 라인(38)에 의해 신호 처리 회로(도시되지 않음)에 연결된 집적 회로(36)에 연결된 전송 안테나(34)를 포함한 송신기(10)의 일부를 또한 도시한다.FIG. 2 also shows a portion of a transmitter 10 including a transmit antenna 34 connected to an integrated circuit 36 connected to a signal processing circuit (not shown) by data lines 38 of a typical serial or parallel.
동작에 있어서, 안테나(34)는 3개의 안테나(18,20,22)의 코일내에 에너지를 유발하는 교번 자장을 전파한다; 전력 안테나(18)는 실질적으로 많은 코일을 포함함에 따라, 회로(26)에 의해 정류되고 트랜스폰더(12)의 모든 부품에 대한 전력으로 동작하는 캐패시터(24)에 의해 저장되는 많은 양의 에너지를 수신한다.In operation, antenna 34 propagates alternating magnetic fields that cause energy in the coils of the three antennas 18, 20, 22; The power antenna 18 includes substantially a large number of coils, so that a large amount of energy is stored by the capacitor 24 rectified by the circuit 26 and operating with power for all components of the transponder 12. Receive.
상기 데이터 수신 안테나(20)는 작은 양의 에너지를 수신하고, 변조된 신호가 그(20)에 관련된 회로(28)에 의해 해석된다. 응답에 있어서, 회로(30)는 데이타 전송 안테나(22)에 의해 전송되고 안테나(34)에 의해 수신되어 상기 트랜스폰더(12)를 식별하기 위해 부호화되는 식별 신호를 제공한다.The data receiving antenna 20 receives a small amount of energy and the modulated signal is interpreted by the circuit 28 associated with it 20. In response, the circuit 30 provides an identification signal that is transmitted by the data transmission antenna 22 and received by the antenna 34 and encoded to identify the transponder 12.
송신기(10)에 있어서, 집적 회로(36)는 데이터 라인 인터페이스(42)를 통해 데이터 라인(38)과 데이터 버퍼(44)에 연결된 마이크로프로세서(40)를 포함하며; 버퍼(44)는 상기 마이크로프로세서(40)와 안테나(34)의 일측에 출력 전송기(48)를 통해 번갈아 연결되는 디지털 신호 분석 유니트(46)에 연결되고; 또한 상기 안테나(34)에 연결된 집적된 국부 발진기(36)가 또한 제공된다.In the transmitter (10), the integrated circuit (36) comprises a microprocessor (40) connected to a data line (38) and a data buffer (44) via a data line interface (42); A buffer 44 is connected to the digital signal analysis unit 46 which is alternately connected to the microprocessor 40 and one side of the antenna 34 via an output transmitter 48; Also provided is an integrated local oscillator 36 connected to the antenna 34.
동작에 있어서, 안테나(34)에 의한 전송을 위한 데이터 라인(38)으로부터 수신된 데이터 또는 안테나(34)에 의해 수신된 데이타는 버퍼(44)에 저장되며; 데이타 전송을 위하여, 상기 안테나(34)가 알맞게 변조되며; 수신된 데이터는 상기 디지털 신호 분석 유니트(46)에 의해 분석된다.In operation, data received from data line 38 for transmission by antenna 34 or data received by antenna 34 is stored in buffer 44; For data transmission, the antenna 34 is suitably modulated; The received data is analyzed by the digital signal analysis unit 46.
도 2에 도시된 바와 같은 트랜스폰더의 주 특징은 CMOS 로 구현될 수 있다는 것이다. 전력 안테나(18)에 인가된 전력은 정류되어야 하는 a.c.이다. 게다가 CMOS 기술은 단지 낮은 전압에서만, 종종 5V에서 동작한다. 상기 집적회로(IC)에 의해 높은 전압이 수신되면, 그것은 심하게 손상된다. 상기 송신기(10)에서부터 상기 트랜스폰더(12)까지의 거리가 실질적인 사용시에는 상당히 변화할 수 있음에 따라, 이러한 것은 쉽게 발생할 수 있다. 이에 따라 전압 한정기가 요구된다.The main feature of the transponder as shown in Figure 2 is that it can be implemented in CMOS. The power applied to the power antenna 18 is a.c. to be rectified. In addition, CMOS technology operates only at low voltages, often at 5V. When a high voltage is received by the integrated circuit IC, it is severely damaged. This can easily occur as the distance from the transmitter 10 to the transponder 12 can vary considerably in practical use. This requires a voltage limiter.
이러한 기능과 CMOS로 구현 가능한 것을 제공하는 적합한 회로가 도 3에 도시된다. 전파 정류기(도 2에서 부호 26으로 개략적으로 도시됨)는 CMOS로 구현될 수 있다. 전파 정류기는 브리지(26)의 다이오드 대용으로 사용된 4개의 N 채널 트랜지스터(102,104,106,108)를 포함한다.A suitable circuit is shown in FIG. 3 that provides this functionality and what can be implemented in CMOS. The full wave rectifier (shown schematically at 26 in FIG. 2) may be implemented in CMOS. Full-wave rectifiers include four N-channel transistors 102, 104, 106, 108 used as diodes in bridge 26.
트랜지스터(104,106)는 전력 안테나(18)의 2차 권선(18a)의 대향 끝단에 연결된 게이트를 갖으며, 이에 따라 스위치로서 동작한다. 트랜지스터(102,108)는 공통 드레인 모드로 연결된다. 상기 4개의 트랜지스터는 함께 정류 회로를 형성한다.Transistors 104 and 106 have gates connected to opposite ends of the secondary winding 18a of the power antenna 18 and thus act as switches. Transistors 102 and 108 are connected in a common drain mode. The four transistors together form a rectifying circuit.
반 주기 동안, 예를 들어 코일(18a)의 좌측이 양이면, 전류는 트랜지스터(102)를 통해 전력 캐패시터(24)의 일측으로 흐르게 되며; 트랜지스터(106)가 오픈되어 있는 동안, 트랜지스터(104)의 게이트의 전압이 트랜지스터(104)를 닫힌 상태로 유지하기 때문에 전류는 트랜지스터(104)를 통과하지 못하며; 따라서 전압 캐패시터(24)는 충전 전류를 수신한다. 나머지 반 주기 동안에는, 미러 이미지 장치가 적용된다.For half a period, for example, if the left side of the coil 18a is positive, current flows through the transistor 102 to one side of the power capacitor 24; While transistor 106 is open, current does not pass through transistor 104 because the voltage at the gate of transistor 104 keeps transistor 104 closed; Thus, voltage capacitor 24 receives the charging current. For the other half period, the mirror image device is applied.
도 3(b)에는 전압 변화가 도시되며; Vcharge에 의해 도시된 바와 같이, 캐패시터(24)에 제공된 부하 전압(Vload)은 초기에는 높으며, 캐패시터가 충전됨에 따라 이어 빠르게 감소한다. 트랜지스터(104,108)의 게이트 사이의 전압 차(Vdiff)는 주기적이며, 빠르게 도약하여 안정에 도달한다.3 (b) shows the voltage change; As shown by V charge , the load voltage V load provided to capacitor 24 is initially high and then rapidly decreases as the capacitor is charged. The voltage difference (V diff ) between the gates of transistors 104 and 108 is periodic, jumps quickly and reaches stability.
잘 알려진 바와 같이, CMOS 기술은 전압에 민감하며, 전압 한정 수단이 도입되어야 한다. 따라서 회로는 부가적인 트랜지스터 쌍(112,114,118,120)을 포함하며, 한 쌍은 코일(18a)의 각 끝단에 연결되고, 트랜지스터(114,120)는 또한 공통 드레인 모드로 연결된다. 트랜지스터(118,120)의 게이트에는, 반대 타입의 트랜지스터, 즉 캐패시터(24)로부터 기준 전압(Vref)이 게이트에 인가되는 P채널 트랜지스터(110)로부터 전력이 제공된다. 코일(18a)로부터의 전압이 CMOS 부품용으로 너무 높을 때, 양쪽 반 주기에서 동작하는 트랜지스터 쌍(112,114 또는 118,120)은 코일에서 기판으로의 전류를 단축시킨다. 요구되는 Vcharge의 상대적 크기, 캐패시터(24)에서의 전압과 기준 전압(Vref)이 도 3(c)에 도시된다.As is well known, CMOS technology is voltage sensitive and voltage limiting means must be introduced. The circuit thus comprises additional transistor pairs 112, 114, 118, 120, one pair connected to each end of the coil 18a and the transistors 114, 120 also connected in a common drain mode. The gates of the transistors 118 and 120 are supplied with power from a P-channel transistor 110 in which a reference voltage V ref is applied to the gate from the opposite type of transistor, that is, the capacitor 24. When the voltage from coil 18a is too high for CMOS components, transistor pairs 112, 114 or 118, 120 operating in both half cycles shorten the current from the coil to the substrate. The relative magnitude of V charge required, the voltage at capacitor 24 and the reference voltage V ref are shown in FIG. 3 (c).
게이트 전압 설정은 임계적이다. 시작 모드, 즉 전력 캐패시터(24)가 로드되기 이전의 어떠한 국부 전력도 유효하지 않는 모드에서의 동작을 위하여, 공핍형 트랜지스터(124)가 제공되며, 트랜지스터(112,118)의 게이트에 연결된다. 반 주기 동안, 트랜지스터(112)는 공핍형 트랜지스터(124)를 통해 기판(116)에 연결되어, 상기 정류 회로는 보호된다. 양쪽 반주기 동안 트랜지스터(118)가 유사한 형태로 동작한다.The gate voltage setting is critical. For operation in start mode, ie, in a mode in which no local power is available before the power capacitor 24 is loaded, a depletion transistor 124 is provided and connected to the gates of the transistors 112 and 118. During a half cycle, transistor 112 is connected to substrate 116 via a depletion transistor 124, so that the rectifier circuit is protected. Transistor 118 operates in a similar fashion for both half periods.
회로의 다양한 부분에서의 전압과 전류의 상대적인 변화는 도 3(d)에 도시된다.Relative changes in voltage and current at various parts of the circuit are shown in FIG. 3 (d).
트랜지스터(102)의 전압은 초기에는 제로이고, 약 6 V 까지 증가한다. 트랜지스터(118)의 게이트에서의 전압은 초기에는 제로이고, 지연 이후에 약 2 V 까지 증가하므로, 모든 전류가 전류 한정 회로로 흘러 들어가고 어떠한 것도 캐패시터(24)로 흐르지 않을 때, 트랜지스터(112)의 전체 전류와 드레인의 전류의 동시성에 의해 도시된 바와 같이 트랜지스터가 동작하게 되고 트랜지스터(118)를 통해 흐르는 전류의 양을 감소시키게 되며; 캐패시터(24)(ICload)가 안정된 전압(Vload)을 유지하는 동안 상기 전류 한정 회로는 완전 동작 상태에 있게 되고 안정된 기준 전압(Vref)을 제공한다.The voltage of transistor 102 is initially zero and increases to about 6V. The voltage at the gate of transistor 118 is initially zero and increases to about 2 V after a delay, so that when all current flows into the current confinement circuit and nothing flows into capacitor 24, The simultaneous operation of the total current and the drain current results in the transistor operating and reducing the amount of current flowing through the transistor 118; While the capacitor 24 (IC load ) maintains a stable voltage V load , the current limiting circuit is in full operation and provides a stable reference voltage V ref .
도 3e는 회로의 다양한 트랜지스터, 즉 트랜지스터(104,108)의 게이트, 기준 전압, 트랜지스터(120)의 드레인과 트랜지스터(112)의 게이트 상에서의 전압을 도시하며,; 트랜지스터(112) 상에서의 전압이 전류 한정 회로를 동작시키기에 충분할 때, 전류 한정 회로를 동작시키는 것을 도시한다.3E illustrates various transistors in the circuit, namely the gates of transistors 104 and 108, the reference voltage, the drain of transistor 120 and the voltage on gate of transistor 112; The operation of the current limiting circuit is shown when the voltage on the transistor 112 is sufficient to operate the current limiting circuit.
다양한 트랜지스터들의 특성은 2차 코일(18a)에서 예상되는 전압과 CMOS 회로가 견딜 수 있는 최대 전류에 의해 결정될 수 있다.The characteristics of the various transistors can be determined by the voltage expected at the secondary coil 18a and the maximum current that the CMOS circuit can withstand.
2차 코일(18a)의 저항이 너무 작으면, 부가적인 저항(도시되지 않음)이 그것에 직렬로 연결될 수 있으며, 바람직하게는 다결정질 폴리실리콘으로 제작된다.If the resistance of the secondary coil 18a is too small, an additional resistor (not shown) can be connected in series with it, preferably made of polycrystalline polysilicon.
대다수의 트랜지스터가 N형이기 때문에, 최대화된 전압 보호 장점을 갖는 그들은 모두 동일한 실리콘 웰에 배치된다.Since many transistors are N-type, they all have the same voltage protection advantages and are all placed in the same silicon well.
도 4는 사이리스터-제어 전력 공급장치를 도시한다. 3상의 380V/50Hz의 입력단(50)이 정류 브리지(63)로서 배열된 6개의 사이리스터(52,54,58,60,62)에 연결된다. 6개의 사이리스터의 게이트는 도 3a에 도시된 전파 정류기와 전압 한정 회로가 CMOS로 구현된 반도체 칩에 연결된다. 상기 칩(64)은 또한 입력단(50)과 두개의 사이리스터 쌍(66,68,70,72)과 추가의 사이리스터(74)의 게이트에 연결되며, 상기 사이리스터(74)는 제1 인덕턴스(76)와 함께 사이리스터 브리지 인버터(77)를 형성한다. 상기 브리지 인버터(77)는 제2 인덕턴스(78)를 통해 정류 브리지(63)를 가로질러 연결된다.4 shows a thyristor-controlled power supply. The three phase 380V / 50Hz input stage 50 is connected to six thyristors 52, 54, 58, 60 and 62 arranged as rectifying bridges 63. The gates of the six thyristors are connected to a semiconductor chip in which the full wave rectifier and the voltage limiting circuit shown in FIG. 3A are implemented in CMOS. The chip 64 is also connected to the input terminal 50 and the gate of two thyristor pairs 66, 68, 70, 72 and an additional thyristor 74, the thyristor 74 having a first inductance 76. Together with the thyristor bridge inverter 77. The bridge inverter 77 is connected across the rectifying bridge 63 via a second inductance 78.
브리지 인버터(77)는 380V에서 동작하는 부하(80)에 연결된다.The bridge inverter 77 is connected to a load 80 operating at 380V.
도 4의 점검은 칩(64)에는 삼상의 입력이 직접 인가되고 사이리스터의 게이트를 직접 제어함을 나타낸다.The check of FIG. 4 shows that the three-phase input is directly applied to the chip 64 and directly controls the gate of the thyristor.
도 4에서 도시된 회로는 어떠한 부가적인 전력 공급 장치 또는 트랜스 없이 단일의 하이브리드 상에 구현될 수 있고, 디지탈 처리 전력이 주 전력 또는 다른 높은 전력 공급 장치를 제어하기 위하여 요구되는 경우의 환경내에서 사용될 수 있다.The circuit shown in FIG. 4 may be implemented on a single hybrid without any additional power supply or transformer and may be used in an environment where digital processing power is required to control the main power or other high power supply. Can be.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.Although the present invention has been described above in accordance with one preferred embodiment of the present invention, various modifications may be made without departing from the spirit of the present invention as defined by the appended claims. It is obvious to those skilled in the art.
Claims (11)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9505350.0 | 1995-03-16 | ||
| GBGB9505350.0A GB9505350D0 (en) | 1995-03-16 | 1995-03-16 | Electronic identification system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980702933A true KR19980702933A (en) | 1998-09-05 |
Family
ID=10771328
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970706341A KR19980702933A (en) | 1995-03-16 | 1996-03-15 | Integrated circuit full-wave rectifier |
| KR1019970706342A KR19980702934A (en) | 1995-03-16 | 1996-03-15 | Transponders for Electronic Identification Systems |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970706342A KR19980702934A (en) | 1995-03-16 | 1996-03-15 | Transponders for Electronic Identification Systems |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0815638A1 (en) |
| JP (2) | JPH11502072A (en) |
| KR (2) | KR19980702933A (en) |
| AU (2) | AU5012196A (en) |
| GB (1) | GB9505350D0 (en) |
| WO (2) | WO1996028879A1 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2756679B1 (en) * | 1996-11-29 | 1999-02-12 | France Telecom | VOLTAGE RECTIFIER WITH INTEGRATED COMPONENTS |
| US6054925A (en) * | 1997-08-27 | 2000-04-25 | Data Investments Limited | High impedance transponder with improved backscatter modulator for electronic identification system |
| US6127929A (en) * | 1997-12-23 | 2000-10-03 | Em Microelectronic-Marin Sa | Transponder for half-duplex communication |
| DE69733201T2 (en) * | 1997-12-23 | 2006-01-26 | Em Microelectronic-Marin S.A. | Transponder for "half duplex" communication |
| US6659352B1 (en) | 1999-06-02 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit |
| EP1102206A1 (en) * | 1999-11-15 | 2001-05-23 | Infineon Technologies AG | Contactless transponder |
| KR100453721B1 (en) * | 2002-05-27 | 2004-10-20 | 주식회사 더즈텍 | Passive transponder |
| DE10303473A1 (en) * | 2003-01-29 | 2004-08-19 | Infineon Technologies Ag | Rectifier circuit, circuit arrangement and method for producing a rectifier circuit |
| US20040164783A1 (en) | 2003-02-24 | 2004-08-26 | Neurostream Technologies, Inc. | Precision full-wave rectifier circuit for high-density, low-power implantable medical device |
| FR2923414B1 (en) * | 2007-11-12 | 2010-06-11 | Ldl Technology | METHOD AND DEVICE FOR IDENTIFYING LOGON SENSORS IN TIRES |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953673B2 (en) * | 1977-08-09 | 1984-12-26 | ソニー株式会社 | power circuit |
| SE413826B (en) * | 1978-09-21 | 1980-06-23 | Ellemtel Utvecklings Ab | SET IN A TELECOMMUNICATION SYSTEM REGULATING THE PHASE OF A CONTROLLED SIGNAL IN RELATION TO A REFERENCE SIGNAL AND DEVICE FOR IMPLEMENTATION OF THE SET |
| IT1212518B (en) * | 1982-01-29 | 1989-11-22 | Ates Componenti Elettron | BRIDGE TRANSISTOR RECTIFIER CIRCUIT, WITH OVERCURRENT PROTECTION, FOR TELEPHONE USE. |
| US4819147A (en) * | 1985-01-30 | 1989-04-04 | Maxim Integrated Products | Integrated AC to DC power supply |
| US4605844A (en) * | 1985-02-11 | 1986-08-12 | At&T Technologies, Inc. | Computerized transaction card with inductive data transfer |
| JPH0828975B2 (en) * | 1986-09-01 | 1996-03-21 | 株式会社田村電機製作所 | Power supply circuit for telephone |
| JPS63221951A (en) * | 1987-03-06 | 1988-09-14 | Omron Tateisi Electronics Co | Article discriminating system |
| US4773085A (en) * | 1987-06-12 | 1988-09-20 | Bell Communications Research, Inc. | Phase and frequency detector circuits |
| US5173849A (en) * | 1987-09-19 | 1992-12-22 | Magellan Corporation (Australia) Pty. Ltd. | Integratable synchronous rectifier |
| EP0336432B1 (en) * | 1988-04-08 | 1993-06-30 | Toppan Printing Co., Ltd. | Information card system communicable in contactless manner |
| US4876699A (en) * | 1988-05-06 | 1989-10-24 | Rockwell International Corporation | High speed sampled data digital phase detector apparatus |
| JP2568429B2 (en) * | 1988-08-31 | 1997-01-08 | 山武ハネウエル株式会社 | Wireless transponder |
| DE3836532A1 (en) * | 1988-10-27 | 1990-05-03 | Telefunken Electronic Gmbh | VOLTAGE ZERO POINT DETECTOR |
| NL8803170A (en) * | 1988-12-27 | 1990-07-16 | Nedap Nv | IDENTIFICATION SYSTEM. |
| SE466930B (en) * | 1990-02-23 | 1992-04-27 | Roland Braennstroem | RECEIVER AND TRANSMISSION DEVICE FOR A PRICE INFORMATION SYSTEM |
| GB9009739D0 (en) * | 1990-05-01 | 1990-06-20 | Disys Inc | Transponder system |
| DE4115677A1 (en) * | 1991-05-14 | 1992-11-19 | Philips Patentverwaltung | RECTIFIER SWITCHING |
| JP2690229B2 (en) * | 1991-11-26 | 1997-12-10 | 三菱電機株式会社 | Non-contact IC card |
| US5272399A (en) * | 1992-02-25 | 1993-12-21 | Siemens Aktiengesellschaft | Circuit limiting the load current of a power MOSFET |
| DE59304466D1 (en) * | 1992-09-30 | 1996-12-19 | Siemens Ag | Integrable zero point detector |
-
1995
- 1995-03-16 GB GBGB9505350.0A patent/GB9505350D0/en active Pending
-
1996
- 1996-03-15 JP JP8527396A patent/JPH11502072A/en active Pending
- 1996-03-15 JP JP8527394A patent/JPH11503296A/en active Pending
- 1996-03-15 AU AU50121/96A patent/AU5012196A/en not_active Abandoned
- 1996-03-15 EP EP96906870A patent/EP0815638A1/en not_active Withdrawn
- 1996-03-15 KR KR1019970706341A patent/KR19980702933A/en not_active Application Discontinuation
- 1996-03-15 EP EP96906868A patent/EP0815637A1/en not_active Withdrawn
- 1996-03-15 WO PCT/GB1996/000620 patent/WO1996028879A1/en not_active Application Discontinuation
- 1996-03-15 AU AU50120/96A patent/AU5012096A/en not_active Abandoned
- 1996-03-15 KR KR1019970706342A patent/KR19980702934A/en not_active Application Discontinuation
- 1996-03-15 WO PCT/GB1996/000622 patent/WO1996028880A2/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9505350D0 (en) | 1995-05-03 |
| EP0815637A1 (en) | 1998-01-07 |
| WO1996028880A3 (en) | 1996-12-12 |
| KR19980702934A (en) | 1998-09-05 |
| WO1996028879A1 (en) | 1996-09-19 |
| AU5012196A (en) | 1996-10-02 |
| EP0815638A1 (en) | 1998-01-07 |
| AU5012096A (en) | 1996-10-02 |
| WO1996028880A2 (en) | 1996-09-19 |
| JPH11502072A (en) | 1999-02-16 |
| JPH11503296A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8564978B2 (en) | Apparatus for supplying isolated regulated DC power to electronics devices | |
| EP0758160B1 (en) | Driving pulse limiting circuit | |
| US8179088B2 (en) | Noncontact transmission device | |
| US20110228570A1 (en) | Switching mode power supplies with primary side control and associated methods of control | |
| CN103683530B (en) | A kind of data transmission method and apply its wireless charging device | |
| CN107078645A (en) | There is the output side controller of handover request at relaxation concussion extreme value | |
| TWI540813B (en) | Signal Modulation Method and Signal Rectification and Modulation Device | |
| US20040227619A1 (en) | Electronic circuit for contactless tag, and contactless tag | |
| KR20020079861A (en) | Start-up circuit for flyback converter having secondary pulse width modulation control | |
| US6750560B1 (en) | Electromagnetically coupled device | |
| US11139693B2 (en) | Contactless power transmission apparatus | |
| US10097029B2 (en) | Wireless charging transmitter | |
| CN102856988A (en) | Systems and methods for power transfer based on resonance coupling of inductors | |
| US10608471B2 (en) | Multimode wireless power receiver circuit | |
| US20180145541A1 (en) | Wireless power supply device, wireless power receiving device, wireless power transmission system, and wireless power supply method | |
| KR19980702933A (en) | Integrated circuit full-wave rectifier | |
| KR101382949B1 (en) | Apparatus for receiving wireless power and system for transmitting wireless power | |
| EP0064483B1 (en) | High voltage converter | |
| EP0571372B1 (en) | Dc/dc-converter | |
| US9859950B2 (en) | Wireless power receiver with magnetic data transaction capability | |
| US20200280213A1 (en) | Wireless power transfer system, power transmission apparatus, and power reception apparatus | |
| US6262903B1 (en) | Direct-current power supply circuit having control sections with at least one control section having priority over another control section | |
| EP4283829A1 (en) | Wireless power reception device having detune circuit | |
| US20230040473A1 (en) | Electronic device for carrying out overvoltage protection operation and control method therefor | |
| US11271393B1 (en) | Advanced protection circuit for Q factor sensing pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |