KR19980085417A - Printed Circuit Board with Patterned Leads - Google Patents
Printed Circuit Board with Patterned Leads Download PDFInfo
- Publication number
- KR19980085417A KR19980085417A KR1019970021507A KR19970021507A KR19980085417A KR 19980085417 A KR19980085417 A KR 19980085417A KR 1019970021507 A KR1019970021507 A KR 1019970021507A KR 19970021507 A KR19970021507 A KR 19970021507A KR 19980085417 A KR19980085417 A KR 19980085417A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- semiconductor chip
- bonded
- patterned
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 패턴화된 리드들을 갖는 인쇄회로기판에 관한 것으로, 인쇄회로기판의 가장자리에 있는 패턴화된 복수개의 리드들을 전기도금 해주기 위한 돌출된 형태의 도금선이 반도체 칩이 접착 되는 인쇄회로기판의 상부면 부분에서 약간 이격된 위치에 놓여져 있게 됨에 따라 트랜스퍼 몰딩 공정시, 도금선에 의해 몰딩 공정에서 발생되는 공기가 잘 빠져나가지 못하게 되기 때문에 불완전성형(Incomplete molding)문제를 유발시킨다. 이에 도금선을 반도체 칩이 접착 되고 봉지 되는 인쇄회로기판 면의 후면에 리드 부분과 이격 형성함으로써, 트랜스퍼 몰딩 공정시 발생되는 공기를 잘 빠져나가게 하여 불완전성형을 방지 할 수 있다는 장점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board having patterned leads. The present invention relates to a printed circuit board in which a protruding plated line for electroplating a plurality of patterned leads on an edge of the printed circuit board is bonded to a semiconductor chip. As it is placed in a position slightly spaced from the upper surface portion, during the transfer molding process, incomplete molding problem occurs because the air generated in the molding process is not easily escaped by the plating line. Therefore, the plating line is formed to be spaced apart from the lead portion on the back surface of the printed circuit board surface to which the semiconductor chip is bonded and encapsulated, thereby allowing the air generated during the transfer molding process to escape well, thereby preventing incomplete molding.
Description
본 발명은 패턴화된 리드들을 갖는 인쇄회로기판에 관한 것으로, 더욱 상세하게는 패턴화된 복수개의 리드들을 도금하기 위한 도금선이 반도체 칩이 접착 되고 봉지되는 인쇄회로기판 면의 후면에 리드 부분과 이격 형성된 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board having patterned leads, and more particularly, a plating line for plating a plurality of patterned leads may include a lead portion on a rear surface of a printed circuit board surface on which a semiconductor chip is bonded and encapsulated. It relates to a printed circuit board spaced apart.
최근 주종을 이루고 있는 리드프레임의 플라스틱 패키지는 패턴화된 회로가 형성되어 있는 메인기판에 실장 되는 방법에 따라 표면 실장형 또는 삽입형으로 구분된다. 이와 같은 실장 방법은 제조단가가 매우 저렴하고 제조공정이 간단한 반면, 패키지 몸체의 외부로 돌출된 리드가 존재하기 때문에 패키지 몸체에 실장되는 칩의 실장 밀도가 낮게 되고 초박형의 패키지를 구현하기 어려우며 메인기판에 패키지를 실장 하는 데도 어려움이 따른다.The plastic package of the lead frame, which has recently become the mainstream, is classified into a surface mount type or an insert type according to a method of mounting on a main board on which a patterned circuit is formed. Such a mounting method has a very low manufacturing cost and a simple manufacturing process. However, since there is a lead protruding out of the package body, the mounting density of the chip mounted on the package body is low and it is difficult to realize an ultra-thin package. Difficulties in mounting packages
상기 이유로 해서, QFN(Quad Flat Non-Lead) 및 SON(Small Outline Non-Lead) 패키지가 사용되고 있으며, 이들은 패턴화된 복수개의 리드가 인쇄회로기판의 가장자리에 『ㄷ』자 형태인 구조이다. 이와 같은 구조들은 패키지 몸체의 외부로 돌출되는 리드가 존재하지 않기 때문에 절곡 공정, 리드 동평면성(Coplanarity) 문제 및 리드 휨 현상 등이 해결되며, 신뢰성 및 고실장성이 요구되는 반도체 기술의 전 분야에 걸쳐서 이용되고 있다.For this reason, quad flat non-lead (QFN) and small outline non-lead (son) packages are used, and these have a structure in which a plurality of patterned leads have a shape of "c" on the edge of the printed circuit board. Such structures solve the bending process, lead coplanarity problem, and lead warping phenomenon because there is no lead protruding from the outside of the package body. It is used.
도 1은 QFN 패키지를 일부 절개하여 나타낸 평면도이다.1 is a plan view showing a partially cut QFN package.
도 1을 참조하면, 반도체 칩(10)의 하면은 접착제(30)로 인쇄회로기판(20)에 접착되어 있고, 인쇄회로기판(20)의 가장자리에 상부면, 측면 및 하부 면을 따라 『ㄷ』자 형상으로 패턴화된 복수개의 리드들(40)은 각기 대응된 반도체 칩의 복수개 본딩 패드들(12)과 본딩 와이어(50)에 의해 전기적으로 연결되어 있으며, 에폭시 성형 수지(60)에 의해 반도체 칩(10)이 실장된 인쇄회로기판(20) 면이 봉지되어 있다.Referring to FIG. 1, the lower surface of the semiconductor chip 10 is bonded to the printed circuit board 20 with an adhesive 30, and is formed along the top, side, and bottom surfaces at the edge of the printed circuit board 20. The plurality of leads 40 patterned in a 'shape' shape are electrically connected to the plurality of bonding pads 12 and the bonding wires 50 of the corresponding semiconductor chips, respectively, by the epoxy molding resin 60. The surface of the printed circuit board 20 on which the semiconductor chip 10 is mounted is encapsulated.
도 2는 종래 기술의 QFN 패키지용 인쇄회로기판의 사시도이다.2 is a perspective view of a printed circuit board for a QFN package of the prior art.
도 3은 도 2의 I-I선을 자른 단면도이다.3 is a cross-sectional view taken along line II of FIG. 2.
도 2 내지 3을 참조하면, 종래의 QFN 패키지용 인쇄회로기판(20)에는 트랜스퍼 몰딩 공정시 에폭시 성형 수지가 들어가는 입구인 몰딩 게이트(25 ; Molding Gate)가 있고, 반도체 칩이 접착 되는 인쇄회로기판 부분의 가장자리에는 패턴화된 복수개의 리드들(40)이 『ㄷ』자 형태로 형성되어 있으며, 반도체 칩이 접착 되는 인쇄회로기판 면에 도금선(70)이 형성되어 있다. 이 도금선(70)은 원래 각 리드들과 연결되어 인쇄회로기판(20)의 가장자리에 있는 패턴화된 복수개의 리드들(40)을 전기도금 시키는 통로가 된다. 이렇게 리드(40)들을 도금시킨 후 각각의 리드(40)들에 연결된 도금선(70)을 포함하는 기판 부분은 트렌스퍼 몰딩 공정 전에 도 2와 같이 잘려 나가게 된다.2 to 3, the conventional QFN packaged printed circuit board 20 has a molding gate 25, which is an inlet through which epoxy molding resin enters during a transfer molding process, and a printed circuit board to which semiconductor chips are bonded. A plurality of patterned leads 40 are formed at the edges of the portion in the shape of a letter c, and a plating line 70 is formed on the surface of the printed circuit board to which the semiconductor chips are bonded. The plating line 70 is originally connected to each lead to become a passage for electroplating the plurality of patterned leads 40 on the edge of the printed circuit board 20. After plating the leads 40, the substrate portion including the plating lines 70 connected to the leads 40 is cut out as shown in FIG. 2 before the transfer molding process.
그리고 도금선은 인쇄회로기판(20)에 돌기처럼 돌출 되어 있고, 반도체 칩이 접착 되는 인쇄회로기판(20) 부분에서 약간 이격된 위치에 놓여져 있다. 이런 구조로 해서 인쇄회로기판 위에 접착 되는 반도체 칩과 칩 각각의 본딩패드와 이에 대응되는 리드를 연결시키는 본딩 와이어를 보호해주기 위한 트랜스퍼 몰딩 공정시, 인쇄회로기판의 몰딩 게이트로 들어온 유동성의 에폭시 성형 수지는 반도체 칩이 접착된 인쇄회로기판 면을 봉지 하면서 성형 금형에 있는 공기를 배출시키는데, 이때 공기는 인쇄회로기판의 모서리로 빠져나가게 되나 돌출된 도금선에 의해 공기와 여분의 에폭시 성형 수지가 배출되지 못하고 불완전 성형(Incomplete molding)을 유발시킨다.In addition, the plating line protrudes like a protrusion on the printed circuit board 20, and is placed at a position slightly separated from the portion of the printed circuit board 20 to which the semiconductor chip is bonded. With this structure, the flowable epoxy molding resin that enters the molding gate of the printed circuit board during the transfer molding process to protect the semiconductor chip bonded on the printed circuit board, the bonding pad of each chip and the bonding wire connecting the corresponding lead. The air is discharged from the molding die while encapsulating the printed circuit board surface to which the semiconductor chip is bonded. The air escapes to the edge of the printed circuit board, but air and extra epoxy molding resin are not discharged by the protruding plating line. And incomplete molding.
따라서, 본 발명의 목적은 트랜스퍼 몰딩 공정시 발생되는 공기를 잘 빠져나가게 함으로 불완전 성형을 방지하고 좋은 품질의 패키지 제품을 얻으며, 생산성과 작업 효율을 높일 수 있는 패턴화된 리드들을 갖는 인쇄회로기판을 제공하는데 있다.Accordingly, an object of the present invention is to provide a printed circuit board having patterned leads that can prevent incomplete molding, obtain a good quality package product, and increase productivity and work efficiency by bleeding the air generated during the transfer molding process. To provide.
도 1은 QFN 패키지를 일부 절개하여 나타낸 평면도.1 is a plan view showing a partially cut QFN package.
도 2는 종래 기술의 QFN 패키지용 인쇄회로기판의 사시도.Figure 2 is a perspective view of a printed circuit board for QFN package of the prior art.
도 3은 도 2의 I-I선을 자른 단면도.3 is a cross-sectional view taken along line II of FIG. 2.
도 4는 본 발명에 따른 반도체 칩이 접착된 QFN 패키지용 인쇄회로기판의 단면도.4 is a cross-sectional view of a printed circuit board for a QFN package bonded to a semiconductor chip according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10, 110 : 반도체 칩 20, 120 : 인쇄회로기판10, 110: semiconductor chip 20, 120: printed circuit board
30, 130 : 접착제 40, 140 : 리드30, 130: adhesive 40, 140: lead
50, 150 : 와이어 60, 160 : 에폭시 성형 수지50, 150: wire 60, 160: epoxy molding resin
70, 170 : 도금선70, 170: plating wire
상기 목적을 달성하기 위하여, 본 발명은 인쇄회로기판의 가장자리로 상부면과 측면, 하부면의 일부분을 따라 『ㄷ』형태의 패턴화된 복수개의 리드들을 포함한 인쇄회로기판에서 반도체 칩이 접착 되고 봉지 되는 인쇄회로기판 면의 후면에 리드 부분과 이격 형성된 도금선을 포함하는 것을 특징으로 하는 패턴화된 리드들을 갖는 인쇄회로기판을 제공한다.In order to achieve the above object, the present invention is a semiconductor chip is bonded and encapsulated in a printed circuit board including a plurality of patterned leads of the "c" shape along a portion of the upper surface, side surface, lower surface to the edge of the printed circuit board Provided is a printed circuit board having patterned leads comprising a plating line spaced apart from the lead portion on a rear surface of the printed circuit board surface.
이하 참조 도면을 참조하여 본 발명을 상세히 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 반도체 칩이 접착된 QFN 패키지용 인쇄회로기판의 단면도이다.4 is a cross-sectional view of a printed circuit board for a QFN package bonded to a semiconductor chip according to the present invention.
도 4를 참조하면, 반도체 칩(110)의 하면이 인쇄회로기판(120)에 접착제(130)로 접착되어 있고, 반도체 칩(110)의 본딩 패드들(112)은 각 대응되는 패턴화된 리드들(140)에 본딩 와이어(150)로 연결되어 있으며, 반도체 칩(110)과 본딩 와이어(150)로 연결된 부분을 보호해 주기 위하여 에폭시 성형 수지(160)가 인쇄회로기판(120)의 상부면을 봉지하고 있고, 봉지된 인쇄회로기판(120)의 후면에는 돌출된 도금선(170)이 리드 부분과 이격 형성되어 있다. 이러한 도금선(170)은 동으로 패턴화된 복수개의 리드들(140)이 와이어 본딩시 와이어와의 접착력을 증가 시키고 리드의 표면을 보호하기 위해 리드 표면을 도금시키는 통로가 된다. 이렇게 도금선에 의한 리드의 도금은 동 위에 니켈을, 그 위에 금이 전기도금 된다.Referring to FIG. 4, the bottom surface of the semiconductor chip 110 is adhered to the printed circuit board 120 with an adhesive 130, and the bonding pads 112 of the semiconductor chip 110 each have a corresponding patterned lead. It is connected to the field 140 by the bonding wire 150, the epoxy molding resin 160 is the upper surface of the printed circuit board 120 to protect the semiconductor chip 110 and the portion connected by the bonding wire 150 Is encapsulated, and a protruding plating line 170 is formed on the rear surface of the encapsulated printed circuit board 120 and spaced apart from the lead portion. The plating line 170 serves as a passage through which the plurality of leads patterned with copper 140 plate the lead surface in order to increase adhesion to the wire and protect the surface of the lead during wire bonding. The plating of the lead by the plating wire is thus electroplated with nickel on copper and gold on it.
이렇게, 도금선(170)을 반도체 칩(110)이 접착 되고 봉지 되는 인쇄회로기판(120) 면의 후면에 리드 부분과 이격 형성함으로, 반도체 칩(110)이 접착된 인쇄회로기판(120) 면의 봉지를 위한 트랜스퍼 몰딩 공정 때 생기는 돌출된 도금선에 의한 공기의 막힘을 방지 할 수 있다.As such, the plating line 170 is spaced apart from the lead portion on the rear surface of the printed circuit board 120 to which the semiconductor chip 110 is bonded and encapsulated, so that the surface of the printed circuit board 120 to which the semiconductor chip 110 is bonded. It is possible to prevent the blockage of air caused by the protruding plating line generated during the transfer molding process for the sealing of.
좀 더 자세히 설명하자면, 인쇄회로기판의 몰딩 게이트로 들어온 유동성의 에폭시 성형 수지는 반도체 칩이 접착된 인쇄회로기판 면을 봉지 하면서 성형 금형에 있는 공기를 배출시키는데, 이때 공기는 인쇄회로기판의 모서리로 빠져나가게 된다. 종래의 경우 도금선은 돌출된 형태로 반도체 칩이 접착 되는 인쇄회로기판 부분에서 약간 이격되어 있기 때문에 인쇄회로기판의 모서리로 빠져나온 공기와 여분의 에폭시 성형 수지가 돌출된 도금선에 의해 배출되지 못하고 불완전 성형을 유발시킨다.More specifically, the flowable epoxy molding resin that enters the molding gate of the printed circuit board releases air from the molding die while encapsulating the printed circuit board surface to which the semiconductor chip is bonded, and the air is discharged to the edge of the printed circuit board. Get out. In the conventional case, since the plating line is slightly spaced apart from the portion of the printed circuit board to which the semiconductor chip is bonded in a protruding form, the air and extra epoxy resin that escaped to the edge of the printed circuit board cannot be discharged by the protruding plating line. Causes incomplete molding.
그러나, 본 발명과 같이 돌출된 도금선을 반도체 칩이 접착 되고 봉지 되는 인쇄회로기판의 후면에 리드 부분과 이격 형성함으로 인쇄회로기판의 모서리로 빠져 나오는 공기와 여분의 에폭시 성형 수지의 흐름을 원활히 할 수 있게 되고 좋은 품질의 패키지를 얻을 수 있게 된다.However, by forming a protruding plated wire as a spaced part from the rear side of the printed circuit board to which the semiconductor chip is bonded and encapsulated as in the present invention, the air flowing out to the edge of the printed circuit board and extra epoxy molding resin can be smoothly flown. And you get a good quality package.
따라서, 본 발명에 의한 구조를 따르면 패턴화된 복수개의 리드들을 도금해 주기 위한 도금선을 반도체 칩이 접착 되고 봉지 되는 인쇄회로기판 면의 후면에 리드 부분과 이격 형성하여, 트랜스퍼 몰딩 공정시 공기가 잘 빠져나가게 함으로 공기에 의해 발생하는 불완전 성형의 문제점을 해결하고, 우수한 품질의 패키지를 얻을 수 있다는 효과가 있다.Therefore, according to the structure of the present invention, the plating line for plating the plurality of patterned leads is formed spaced apart from the lead portion on the rear surface of the printed circuit board surface to which the semiconductor chip is bonded and encapsulated, so that air is transferred during the By getting out well, the problem of incomplete molding caused by air is solved, and an excellent quality package can be obtained.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970021507A KR19980085417A (en) | 1997-05-29 | 1997-05-29 | Printed Circuit Board with Patterned Leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970021507A KR19980085417A (en) | 1997-05-29 | 1997-05-29 | Printed Circuit Board with Patterned Leads |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980085417A true KR19980085417A (en) | 1998-12-05 |
Family
ID=65988844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970021507A KR19980085417A (en) | 1997-05-29 | 1997-05-29 | Printed Circuit Board with Patterned Leads |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980085417A (en) |
-
1997
- 1997-05-29 KR KR1019970021507A patent/KR19980085417A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104085A (en) | Semiconductor device and method of producing the same | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| KR940007757Y1 (en) | Semiconductor package | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US20050218499A1 (en) | Method for manufacturing leadless semiconductor packages | |
| KR20050071524A (en) | Thermal enhanced package for block mold assembly | |
| JPH0730046A (en) | Semiconductor device, lead frame, and manufacture of semiconductor device | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| KR100369386B1 (en) | Printed circuit board for ball grid array(bga) semiconductor package and method for encapsulating bga semiconductor package using the same | |
| JPH06112354A (en) | Thin overmolded semiconductor device and its manufacture | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| KR100292033B1 (en) | Semiconductor chip package and method for manufacturing same | |
| CN101661918B (en) | Quad flat non-leaded chip package | |
| US8058099B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| KR19980085417A (en) | Printed Circuit Board with Patterned Leads | |
| JPH0513611A (en) | Leadless chip carrier type hybrid ic | |
| US20230005803A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| JPH1154685A (en) | Semiconductor device and lead frame used in the same | |
| KR19990086280A (en) | Semiconductor package | |
| KR20010004610A (en) | transfer molded chip size package and method of fabricating the same | |
| KR100290783B1 (en) | Semiconductor package | |
| KR20010004527A (en) | Chip scale package | |
| KR100252862B1 (en) | Semiconductor package and method for fabricating the same | |
| KR200295664Y1 (en) | Stack semiconductor package | |
| KR0121171Y1 (en) | Multichip semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |