KR19980084290A

KR19980084290A - Self-aligned contact formation method

Info

Publication number: KR19980084290A
Application number: KR1019970020043A
Authority: KR
Inventors: 하회성; 강용하
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-05-22
Filing date: 1997-05-22
Publication date: 1998-12-05

Abstract

자기정렬 콘택 형성방법에 대해 개시된다. 이 방법은, 반도체기판상에 제1도전층, 제2도전층 및 질화막을 차례로 형성하는 단계와, 상기 질화막위에 소정의 마스크패턴을 적용하여 질화막, 제2도전층 및 제1도전층을 차례로 패터닝하는 단계와, 패터닝된 제1도전층, 제2도전층 및 질화막의 측벽에 스페이서를 형성하는 단계와, 결과물 전면에 SOG막을 형성하는 단계와, 사진공정을 거쳐 콘택이 생길 부분의 SOG막만 남기고 나머지 부분의 SOG막을 식각하는 단계와, 결과물 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막에 대하여 상기 SOG막이 드러나도록 평탄화하는 단계와, 습식식각을 통해 상기 드러난 SOG막을 식각하는 단계와, 결과물 전면에 금속확산방지층 및 금속층을 소정두께 형성한 후 패터닝하여 자기정렬 콘택을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다. 이에 따라, 사진공정의 추가없이 기존의 선택적 식각시 스페이서의 식각에 따른 게이트와 콘택 사이의 절연문제를 해결할 수 있다.A method of forming a self-aligned contact is disclosed. The method comprises sequentially forming a first conductive layer, a second conductive layer and a nitride film on a semiconductor substrate, and patterning the nitride film, the second conductive layer and the first conductive layer in sequence by applying a predetermined mask pattern on the nitride film. Forming a spacer on the sidewalls of the patterned first conductive layer, the second conductive layer, and the nitride film, forming a SOG film on the entire surface of the resultant, and leaving only the SOG film of the portion where the contact is to be made through a photographic process. Etching the SOG film of the portion, forming an interlayer insulating film on the entire surface of the resultant, planarizing the SOG film to be exposed with respect to the interlayer insulating film, etching the exposed SOG film through wet etching, and And forming a metal diffusion preventing layer and a metal layer in a predetermined thickness to form a self-aligned contact. Accordingly, it is possible to solve the insulation problem between the gate and the contact according to the etching of the spacer during the conventional selective etching without the addition of a photo process.

Description

Self-aligned contact formation method

본 발명은 자기정렬 콘택 형성방법에 관한 것으로, 특히 선택적 식각에 의한 자기정렬 콘택 형성방법에 관한 것이다.The present invention relates to a method of forming a self-aligned contact, and more particularly, to a method of forming a self-aligned contact by selective etching.

반도체의 고집적화, 대용량화에 따라 셀 크기의 축소를 위한 노력이 다방면으로 진행되고 있다. 그중에서도 자기정렬 콘택 형성방법은 콘택형성시 하부패텬과의 여유거리(margin) 확보가 필요없어 콘택저항의 감소없이 셀 크기를 크게 감소시킬 수 있는 방법으로 차기 고집적 반도체 제품에는 적용이 확대될 것으로 예상된다.As semiconductors become more integrated and larger in capacity, efforts are being made to reduce cell sizes in various fields. Among them, the self-aligned contact formation method does not need to secure a margin with the lower pattern when forming the contact, which can significantly reduce the cell size without decreasing the contact resistance, and is expected to be applied to the next highly integrated semiconductor product. do.

자기정렬 콘택 형성공정은, 게이트전극 측벽에 질화막의 스페이서로 콘택부분을 미리 형성한 후, 콘택식각시 산화막과 질화막 사이의 높은 선택비를 이용한 식각으로 스페이서의 소실을 억제하고 게이트전극과 도전층 사이의 절연을 유지하는 공정으로, 게이트전극과 콘택 사이의 여유거리 확보가 필요없고 콘택패턴 사진공정의 미스얼라인(misalign)에 무관하게 콘택위치가 일정한 장점이 있다.In the self-aligned contact forming process, the contact portion is formed in advance on the gate electrode sidewall by the spacer of the nitride film, and then the loss of the spacer is suppressed by etching using a high selectivity between the oxide film and the nitride film during contact etching, and the gap between the gate electrode and the conductive layer is prevented. It is a process of maintaining the insulation, there is no need to secure the clearance between the gate electrode and the contact, and the contact position is an advantage irrespective of the misalignment (misalign) of the contact pattern photo process.

도 1 내지 도 4는 종래 자기정렬 콘택 형성방법을 설명하기 위한 공정순서도이다.1 to 4 are process flowcharts for explaining a conventional self-aligned contact forming method.

도 1을 참조하면, 먼저 반도체기판(100)상에 제1도전층(10) 예컨대 불순물이 도핑된 다결정실리콘, 제2도전층(12) 예컨대 실리콘텅스텐(WSi), 및 1000Å∼5000Å 두께의 질화막(SiN;14)을 차례로 적층한 후 패터닝하여 도시된 바와 같은 게이트전극 패턴(10,12)을 형성한다. 이어서, 상기 게이트전극 패턴이 형성되지 않은 반도체기판 표면에 n^-형의 이온주입을 실시하여 제1이온주입층(16)을 형성한다.Referring to FIG. 1, first, a polycrystalline silicon doped with a first conductive layer 10, for example, impurities, on a semiconductor substrate 100, a second conductive layer 12, for example, silicon tungsten (WSi), and a nitride film having a thickness of 1000 μm to 5000 μm (SiN; 14) are sequentially stacked and then patterned to form gate electrode patterns 10 and 12 as shown. Subsequently, n ⁻ type ion implantation is performed on the surface of the semiconductor substrate on which the gate electrode pattern is not formed to form the first ion implantation layer 16.

도 2를 참조하면, 결과물 전면에 질화막을 소정두께 예컨대 500Å∼3000Å을 데포하고 식각하여 도시된 바와 같은 SiN 스페이서(SP)를 형성하고, 결과물 전면에 n⁺형의 이온주입을 실시하여 제2이온주입층(17)을 형성한다.2, the forming the SiN spacer (SP) as a depot of a desired thickness, for example 500Å~3000Å the nitride film with the results shown in the front and etching, and by performing ion implantation of an n ⁺ type in the output front the second ion The injection layer 17 is formed.

도 3을 참조하면, 결과물 전면에 소정두께의 층간절연막(20) 예컨대 산화막을 덮은 후 CMP(Chemical Mechanical Polishing)나 기타 평탄화공정을 거친다.Referring to FIG. 3, the entire surface of the resultant is covered with an interlayer insulating film 20, for example, an oxide film, and subjected to CMP (Chemical Mechanical Polishing) or other planarization process.

도 4를 참조하면, 먼저 상기 제1 및 제2이온주입층(16,17)을 노출시키기 위한 콘택식각을 실시한다. 이때, 선택적 식각을 통해 도면에 도시된 바와 같이 층간절연막인 산화막은 식각이 되고 질화막 스페이서(SP)는 유지되어 자기정렬 콘택이 형성된다. 그후 금속확산방지층(barrier metal;30)을 수백Å∼수천Å 증착한 후 CVD법으로 금속층 예컨대 텅스텐(W)을 데포하고, 통상의 사진공정과 식각공정을 통하여 텅스텐 패턴(35)을 형성한다. 여기서, 미설명부호 40은 스페이서의 어깨(shoulder) 부분을 나타낸다.Referring to FIG. 4, first, contact etching is performed to expose the first and second ion implantation layers 16 and 17. At this time, through the selective etching, the oxide film, which is an interlayer insulating film, is etched and the nitride spacer SP is maintained to form a self-aligned contact as shown in the drawing. After the deposition of a barrier metal (barrier metal 30) of several hundreds to several thousand kPa, a metal layer such as tungsten (W) is deposited by CVD, and the tungsten pattern 35 is formed through a general photo process and an etching process. Here, reference numeral 40 denotes a shoulder portion of the spacer.

상술한 바와 같은 종래 자기정렬 콘택 형성방법에 의하면, 도 4에 도시된 바와 같이 콘택식각시 층간절연막인 산화막과는 달리 질화막 스페이서는 식각되지 않아야 하지만, 실제로는 약간의 식각이 이루어지게 되며 이에따라 도 4의 도면부호 40부분의 절연이 취약해져서 전기적인 불량을 유발하게 된다. 즉, 도 4의 도면부호 40부분인 스페이서 어깨 부분의 식각은 게이트와 금속층 사이의 전기적인 누설을 유발하게 되어 불량의 원인이 될 수 있는 약점이 있다. 도면부호 40부분의 충분한 절연을 확보하기 위해서는 도 1의 게이트 패턴위에 형성되는 질화막의 두께를 높이는 방법과 도 2에서 스페이서의 넓이를 키우는 방법이 있으나, 첫째 방법은 단차가 커져서 게이트 패턴 식각과 층간절연막 형성에 불리하며, 둘째 방법도 스페이서가 커짐에 따라 콘택크기가 줄어들게 되어 콘택저항이 커지게 되는 문제점이 있어 이런 방법으로 도 4의 도면부호 40부분의 절연문제를 해결하기에는 한계가 있다.According to the conventional self-aligned contact forming method as described above, unlike the oxide film, which is an interlayer insulating film, as shown in FIG. 4, the nitride film spacer should not be etched, but in reality, some etching is performed. Insulation of the 40 parts of the weakened will cause electrical failure. That is, the etching of the spacer shoulder portion 40 of FIG. 4 may cause electrical leakage between the gate and the metal layer, which may cause a defect. In order to secure sufficient insulation of 40 parts, there are a method of increasing the thickness of the nitride film formed on the gate pattern of FIG. 1 and a method of increasing the width of the spacer in FIG. 2. However, the first method is to increase the gate pattern etching and the interlayer insulating film. It is disadvantageous to form, and the second method also has a problem in that the contact size decreases as the spacer increases, thereby increasing the contact resistance. Thus, there is a limit to solving the insulation problem of 40 parts in FIG. 4.

본 발명이 이루고자 하는 기술적 과제는, HF용액에서 SOG막의 식각속도가 다른 산화막에 비해 굉장히 크다는 특성을 이용하여 자기정렬 콘택을 형성함으로써 종래 콘택바닥까지 선택적 식각시 스페이서의 식각에 따른 절연문제를 근본적으로 해결할 수 있는 자기정렬 콘택 형성방법을 제공하는 것이다.The technical problem to be achieved by the present invention, by forming a self-aligned contact using the characteristics that the etching rate of the SOG film in the HF solution is much larger than the other oxide film is fundamentally solved the insulation problem by the etching of the spacer during selective etching to the conventional contact floor It is to provide a method of forming a self-aligned contact that can be solved.

도 5 내지 도 10은 본 발명에 따른 자기정렬 콘택 형성방법을 설명하기 위한 공정순서도이다.5 to 10 are process flowcharts for explaining a method for forming a self-aligned contact according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

100...반도체기판 10,12...게이트전극 패턴100 ... semiconductor substrate 10,12 ... gate electrode pattern

14 ...질화막 SP...스페이서14 ... nitride film SP ... spacer

16,17...제1,제2이온주입층 20,23...층간절연막16,17 ... 1st, 2nd ion implantation layer 20,23 ... interlayer insulation film

21 ...SOG막 30...금속확산방지층21 ... SOG film 30 ... Metal diffusion barrier

35 ...텅스텐 패턴 40...스페이서의 어깨부분35 ... tungsten pattern 40 ... shoulder area of spacer

상기 과제를 이루기 위하여 본 발명에 의한 방법은, 반도체기판상에 제1도전층, 제2도전층 및 질화막을 차례로 형성하는 단계와, 상기 질화막위에 소정의 마스크패턴을 적용하여 질화막, 제2도전층 및 제1도전층을 차례로 패터닝하는 단계와, 패터닝된 제1도전층, 제2도전층 및 질화막의 측벽에 스페이서를 형성하는 단계와, 결과물 전면에 SOG막을 형성하는 단계와, 사진공정을 거쳐 콘택이 생길 부분의 SOG막만 남기고 나머지 부분의 SOG막을 식각하는 단계와, 결과물 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막에 대하여 상기 SOG막이 드러나도록 평탄화하는 단계와, 습식식각을 통해 상기 드러난 SOG막을 식각하는 단계와, 결과물 전면에 금속확산방지층 및 금속층을 소정두께 형성한 후 패터닝하여 자기정렬 콘택을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the method according to the present invention comprises the steps of sequentially forming a first conductive layer, a second conductive layer and a nitride film on a semiconductor substrate, and applying a predetermined mask pattern on the nitride film to form a nitride film and a second conductive layer. And sequentially patterning the first conductive layer, forming spacers on sidewalls of the patterned first conductive layer, the second conductive layer, and the nitride film, forming a SOG film on the entire surface of the resultant, and performing a photo process. Etching the remaining portion of the SOG film, leaving only the SOG film of the portion to be formed, forming an interlayer insulating film on the entire surface of the resultant, planarizing the SOG film to be exposed with respect to the interlayer insulating film, and wet etching the SOG film. Etching the film, and forming a metal diffusion preventing layer and a metal layer on the entire surface of the resultant, and then patterning to form a self-aligning contact. Characterized in that made.

이하, 첨부한 도면을 참보하여 본 발명을 설명하기로 한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 5 내지 도 10은 본 발명에 따른 자기정렬 콘택 형성방법을 설명하기 위한 공정순서도로, 종래 도 1 및 도 2에서 설명한 공정은 동일하여 그 설명을 생략하기로 한다.5 to 10 are process flowcharts for explaining a method of forming a self-aligned contact according to the present invention. The processes described with reference to FIGS. 1 and 2 are the same, and a description thereof will be omitted.

도 5를 참조하면, 상기 도 2 까지의 공정을 거친 결과물 전면에 소정두께의 절연막(21), 예컨대 SOG(Spin On Glass)막을 증착한다.Referring to FIG. 5, an insulating film 21, for example, a spin on glass (SOG) film having a predetermined thickness is deposited on the entire surface of the resultant having passed through FIG. 2.

도 6을 참조하면, 사진공정을 거쳐 콘택이 생길 부분의 SOG막만 남기고 나머지 부분을 식각한다. 다음에, 선택적 식각을 통해 질화막 스페이서(SP)는 식각이 되지 않고 SOG막만 식각시키는데 이때 스페이서가 약간 식각되는 것은 이부분이 이후 층간절연막이 덮이는 부분이므로 절연에 문제가 되지 않는다.Referring to FIG. 6, the remaining portion is etched while leaving only the SOG film of the portion where a contact is made through a photo process. Next, the nitride film spacer SP is not etched through the selective etching, but only the SOG film is etched. In this case, the spacer is slightly etched so that this part is covered by the interlayer insulating film, so that it is not a problem for insulation.

도 7을 참조하면, 결과물 전면에 소정두께의 층간절연막(23) 예컨대 산화막을 형성한다.Referring to FIG. 7, an interlayer insulating film 23, for example, an oxide film having a predetermined thickness is formed on the entire surface of the resultant product.

도 8을 참조하면, 상기 층간절연막(23)을 덮은 후 CMP공정을 통해 층간절연막의 평탄화를 이루는데 이때 SOG막(21)이 드러날때까지 CMP를 한다.Referring to FIG. 8, the interlayer insulating layer 23 is covered and then the planarization of the interlayer insulating layer is performed through the CMP process. At this time, CMP is performed until the SOG film 21 is exposed.

도 9를 참조하면, 상기 도 8의 평탄화공정 후 습식식각(HF용액)을 하게 되는데 다른 산화막에 비해 SOG는 HF용액에 특히 취약하다. 예를들면, 200:1 HF용액에서 P-TEOS, USG, BPSG는 식각속도가 각각 약 100Å/분, 133Å/분, 400Å/분인 반면 SOG는 수천Å/분에 이른다. 이에 따라, 습식식각(HF용액)시 SOG막은 쉽게 제거되지만 층간절연막의 산화막(23)은 거의 식각이 되지 않아 자기정렬 콘택이 이루어지게 된다. 여기서, 상기 습식식각에 사용되는 식각액은 상기 HF가 0.001%∼10% 정도 포함된 것을 사용하였는데, 상기 HF 대신에 H₂SO₄, HCl 및 HNO₃등이 식각액에 포함될 수도 있고 이때의 비율은 0.1%∼70% 정도이다.Referring to FIG. 9, a wet etching (HF solution) is performed after the planarization process of FIG. 8, and SOG is particularly vulnerable to HF solution compared to other oxide films. For example, in 200: 1 HF solution, P-TEOS, USG, and BPSG have etch rates of about 100 kW / min, 133 kW / min and 400 kW / min, respectively, while SOG reaches several thousand kW / min. As a result, the SOG film is easily removed during the wet etching (HF solution), but the oxide film 23 of the interlayer insulating film is hardly etched, resulting in self-aligned contact. Here, the etchant used for the wet etching was used that contains about 0.001% to 10% of the HF, H ₂ SO ₄ , HCl and HNO ₃ may be included in the etchant in place of the HF and the ratio is 0.1 It is about% -70%.

도 10을 참조하면, 상기 도 9의 공정 후 결과물 전면에 금속확산방지층(30)을 수백Å∼수천Å 증착하고, CVD법으로 금속층 예컨대 텅스텐(W), 혹은 알루미늄(Al)을 소정두께 예컨대 2000Å∼10000Å 정도로 증착하고, 통상의 사진공정과 식각공정을 통하여 텅스텐 패턴(35)을 형성한다.Referring to FIG. 10, after the process of FIG. 9, the metal diffusion barrier layer 30 is deposited on the entire surface of the resultant layer, and a metal layer such as tungsten (W) or aluminum (Al) is deposited by a predetermined thickness, for example, 2000 kPa. It deposits about -10000 micrometers, and forms the tungsten pattern 35 through a normal photographic process and an etching process.

본 발명은 상기 예에 한정되지 않고, 본 발명의 기술적사상이 제한하는 범위내에서는 적용할 수 있다.This invention is not limited to the said example, It is applicable in the range which the technical thought of this invention limits.

이상 설명된 바와 같이 본 발명에 따른 자기정렬 콘택 형성방법에 의하면, HF용액에서 다른 산화막에 비해 SOG막의 식각속도가 굉장히 큰 성질을 이용하여 자기정렬콘택을 형성하는 방법으로서, 사진공정의 추가없이 기존의 선택적 식각시 스페이서의 식각에 따른 게이트와 콘택 사이의 절연문제를 해결할 수 있다.As described above, according to the method for forming a self-aligned contact according to the present invention, a method of forming a self-aligned contact using an extremely high etching rate of an SOG film in HF solution compared to other oxide films, without adding a photographic process In the selective etching of, the insulation problem between the gate and the contact according to the etching of the spacer can be solved.

Claims

Sequentially forming a first conductive layer, a second conductive layer, and a nitride film on the semiconductor substrate;

Patterning the nitride film, the second conductive layer, and the first conductive layer in order by applying a predetermined mask pattern on the nitride film;

Forming spacers on sidewalls of the patterned first conductive layer, the second conductive layer, and the nitride film;

Forming an SOG film on the entire surface of the resultant product;

Etching the remaining parts of the SOG film while leaving only the SOG film of the portion where the contact is made through the photolithography process;

Forming an interlayer insulating film on the entire surface of the resultant product;

Planarizing the SOG film to expose the interlayer insulating film;

Etching the exposed SOG film through wet etching;

And forming a metal diffusion preventing layer and a metal layer on the entire surface of the resultant and then patterning to form a self-aligning contact.