KR19980083996A - Refresh control method of DRAM device - Google Patents
Refresh control method of DRAM device Download PDFInfo
- Publication number
- KR19980083996A KR19980083996A KR1019970019552A KR19970019552A KR19980083996A KR 19980083996 A KR19980083996 A KR 19980083996A KR 1019970019552 A KR1019970019552 A KR 1019970019552A KR 19970019552 A KR19970019552 A KR 19970019552A KR 19980083996 A KR19980083996 A KR 19980083996A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- self
- pulse
- output
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
셀프 리프레쉬 동작의 일부에 자동 리프레쉬 동작과 같은 방식을 포함하는 디램 장치의 리프레쉬 제어 방법을 개시한다.Disclosed is a method for controlling refresh of a DRAM device including a method such as an automatic refresh operation as part of a self refresh operation.
자동 리프레쉬 명령이 입력되면, 리프레쉬 엔터 펄스를 발생시켜 RAS 마스터 신호를 인에이블하여 리프레쉬를 시작하고, 상기 리프레쉬 엔터 펄스에 의해 인에이블된 리프레쉬 마스터 신호에 의해 일정 시간뒤에 자동으로 발생된 펄스가 RAS 마스터 신호를 다시 디세이블하여 리프레쉬를 끝내는 자동 리프레쉬 제어 방법을 구비하는 디램 리프레쉬 제어 방법에 있어서, 셀프 리프레쉬 명령이 입력되면 첫번째 리프레쉬 주기는 상기 자동 리프레쉬 명령이 입력될 때 발생된 상기 리프레쉬 엔터 펄스가 발생하여 상기 자동 리프레쉬와 같은 방식으로 리프레쉬가 수행된다.When an automatic refresh command is input, a refresh enter pulse is generated to enable refresh by enabling the RAS master signal, and a pulse automatically generated after a predetermined time by the refresh master signal enabled by the refresh enter pulse is automatically generated by the RAS master. A DRAM refresh control method comprising an automatic refresh control method for disabling a signal to finish refreshing, wherein the first refresh period is generated when the automatic refresh command is input, when the self refresh command is input. The refresh is performed in the same manner as the automatic refresh.
두번째 리프레쉬 주기부터는 셀프 리프레쉬 정보에 의해 인에이블된 셀프 리프레쉬 오실레이터의 출력으로부터 일정 주기의 펄스를 발생시켜 그 펄스가 상기 리프레쉬 엔터 펄스와 같은 입력으로 RAS 마스터 신호를 인에이블하여 상기 첫번째 리프레쉬 주기와 같이 리프레쉬를 수행하는 셀프 리프레쉬 제어 방법을 더 구비하는 것을 특징으로 하는 디램 리프레쉬 제어 방법을 제공한다.From the second refresh period, a pulse of a certain period is generated from the output of the self refresh oscillator enabled by the self refresh information, and the pulse enables the RAS master signal to the same input as the refresh enter pulse to refresh the first refresh period. It provides a DRAM refresh control method characterized in that it further comprises a self refresh control method for performing.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 디램 장치의 리프레쉬 제어 방법에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a refresh control method of a DRAM device.
일반적으로, 디램(DRAM : Dynamic Random Access Memory) 장치에서는 디램 셀에 저장된 데이터를 계속 유지하기 위하여 반드시 일정한 주기마다 디램 셀을 리프레쉬시켜 주어야 한다.In general, a DRAM (DRAM) device must refresh a DRAM cell at regular intervals in order to maintain data stored in the DRAM cell.
리프레쉬 방법으로는 두가지로서 자동 리프레쉬 방법과 셀프 리프레쉬 방법이 있다. 자동 리프레쉬는 하나의 로우(row)에 해당하는 셀들에 대해 리프레쉬를 수행하는 명령이고, 셀프 리프레쉬는 주로 데이터 유지와 저전력 동작에 사용되는 명령으로서 내부적으로 로우(row) 주소를 증가시키며 계속 리프레쉬를 수행하는 것이다.There are two refresh methods, an automatic refresh method and a self refresh method. Automatic refresh is a command that performs a refresh on cells corresponding to a single row, and self refresh is a command mainly used for data retention and low power operation. It is.
도 1은 종래의 자동 리프레쉬 제어 방법의 전체적인 블록 다이어그램(auto refresh control scheme)과 그 타이밍도이다. 자동 리프레쉬 명령이 입력되면 자동 리프레쉬 명령에 의해 발생된 신호가 RAS(Row Address Strobe) 마스터 신호인 PR(100)을 인에이블시켜 리프레쉬를 시작한다. 또한, 자동 리프레쉬 명령은 리프레쉬 마스터 신호인 PRFHB(110)를 '로우(low)'로 하고, PRFHB(110) 신호는 PRFH(120) 신호를 인에이블시켜 일정 지연이 지난 다음 PRFH(120)가 디세이블될 때 발생된 로우 프리챠아지 자동 펄스인 PAPB(130)로 PR(100)을 다시 디세이블시킨다. 이때 PRFHB(110)도 '하이(high)'가 되어 리프레쉬를 끝낸다.1 is an overall block diagram of a conventional automatic refresh control method (auto refresh control scheme) and its timing diagram. When the auto refresh command is input, the signal generated by the auto refresh command enables PR 100, which is a RAS (low address strobe) master signal, to start refresh. In addition, the automatic refresh command sets the refresh master signal PRFHB 110 to 'low', and the PRFHB 110 signal enables the PRFH 120 signal to cause the PRFH 120 to deselect. The PR 100 is disabled again with PAPB 130, which is a low precharge automatic pulse generated when enabled. At this time, the PRFHB 110 becomes 'high' and ends the refresh.
도 2는 종래의 셀프 리프레쉬 제어 방법의 전체적인 블록 다이어그램(self refresh control scheme)과 그 타이밍도이다.2 is a block diagram of a conventional self refresh control method and a timing diagram thereof.
셀프 리프레쉬 명령이 입력되면, 처음 리프레쉬 주기는 자동 리프레쉬와 동일하게 동작한다. 셀프 리프레쉬 명령에 의해 PR(200)과 PRFHB(210)가 인에이블되고, PRFHB(210)신호에 의해 PRFH(220)가 발생되고 PRFH가 디세이블될 때 PAPB(230)를 발생시켜 PR(200)을 디세이블 시킨다. 하지만 이때, 셀프 리프레쉬 마스터 신호인 PSELF가 '하이'이기 때문에 PRFHB(210)는 자동 리프레쉬 때와는 달리 '로우(low)'로 유지되어 계속 리프레쉬를 진행하게 된다.When the self refresh command is input, the initial refresh cycle operates the same as automatic refresh. PR 200 and PRFHB 210 are enabled by the self refresh command, PRFH 220 is generated by the PRFHB 210 signal, and PAPB 230 is generated when PRFH is disabled. Disable. However, at this time, since the PSELF, which is the self refresh master signal, is 'high', the PRFHB 210 is kept 'low' unlike the automatic refresh and continues to be refreshed.
따라서, PSELF가 '하이'이면, 셀프 리프레쉬 오실레이터(240)가 동작하여 일정주기로 오실레이터 출력인 SRFHP(250)가 발생되어 두번째 리프레쉬 주기부터는 SRFHP(250) 신호가 '로우(low)'가 될 때마다 PRFH(220)가 발생된다. 이 PRFH(220)는 첫번째 리프레쉬 주기때 PAPB(230)에 의해 '하이(high)'가 된 PSRAS(260) 신호에 의해 SRSP(270) 신호가 되고, SRSP(270) 신호는 노아게이트(280)를 거쳐 PRDB 신호가 되어 리프레쉬를 수행한다. 도면에 도시된 ①은 첫번째 리프레쉬 주기때의, ②는 두번째 리프레쉬 주기때와 그이후의 인에이블과 디세이블 상태를 나타낸다.Therefore, when PSELF is 'high', the self-refresh oscillator 240 operates to generate the SRFHP 250 which is an oscillator output at a predetermined period, and every time the SRFHP 250 signal becomes 'low' from the second refresh period. PRFH 220 is generated. The PRFH 220 becomes the SRSP 270 signal by the PSRAS 260 signal that is 'high' by the PAPB 230 during the first refresh period, and the SRSP 270 signal is the noble gate 280. It becomes PRDB signal through to perform refresh. In Fig. 1, ① indicates the first refresh cycle, and ② indicates the enable and disable states during and after the second refresh cycle.
이상과 같이, 종래에는 자동 리프레쉬때는 외부 명령에 의해 PR(130)을 인에이블하고 일정 지연 후 펄스에 의해 디세이블하는 데 반하여, 셀프 리프레쉬때는 PR과 같은 역할을 하는 SRSP 신호를 발생시켜 리프레쉬를 수행하는 서로 다른 방식을 사용함으로써 각각의 동작을 위한 회로들이 따로 존재해야 하는 문제점이 있었다.As described above, conventionally, the PR 130 is enabled by an external command during automatic refresh and is disabled by a pulse after a predetermined delay, while the self-refresh generates an SRSP signal that acts as a PR to perform the refresh. There is a problem in that circuits for each operation must exist separately by using different methods.
한편, 종래 기술에서는 셀프 리프레쉬 엑시트(exit) 방법을 도 3과 도 4에서와 같이 두가지 경우로 나누어서 설명하고 있다.Meanwhile, in the related art, the self refresh exit method is divided into two cases as illustrated in FIGS. 3 and 4.
도 3은 종래 기술에 따른 셀프 리프레쉬 엑시트(self refresh exit)시의 타이밍도로서 아이들(idle) 상태일 때의 엑시트 방법을 나타낸다.FIG. 3 is a timing diagram at the time of self refresh exit according to the prior art, and illustrates an exit method in an idle state.
도 3은 메모리 내부에서 로우 액티브(row active)상태가 아닐 때, 즉, 아이들(idle) 상태일 때 엑시트(exit)하는 경우인데, 셀프 리프레쉬 엑시트 명령으로 인해 PSELF 신호가 '로우(low)'로 되면, PAPB를 발생시켜 PRFHB를 '하이'로 하고 PSRAS도 디세이블시켜 SRSP 신호 발생을 막으면서 리프레쉬를 끝낸다.FIG. 3 illustrates a case in which the PSELF signal is 'low' due to a self refresh exit command when it exits when it is not row active in the memory, that is, when it is in an idle state. When PAPB is generated, PRFHB is set to 'high' and PSRAS is also disabled to stop refresh while preventing SRSP signal generation.
도 4는 종래 기술에 따른 셀프 리프레쉬 엑시트시의 타이밍도로서 로우 액티브(row active) 상태일 때 엑시트 방법을 나타낸다.FIG. 4 is a timing diagram of a self refresh exit according to the prior art, and illustrates an exit method in a row active state.
도 4는 메모리 내부에서 로우 액티브(row active) 상태일 때 엑시트(exit)하는 경우인데, PRFH가 '하이'인지 검출하여 PRFH가 '로우'가 될 때까지 기다린 후 PAPB를 발생시켜 PRFHB를 '하이'로 하고 PSRAS도 디세이블한다.FIG. 4 illustrates a case in which an exit is performed when a row is active in a memory. The processor detects whether the PRFH is high, waits until the PRFH becomes low, and then generates a PAPB to generate the PRFHB. 'And disable PSRAS.
따라서, 종래 기술의 셀프 리플레쉬 엑시트는 내부의 로우 액티브 상태를 검출하여 아이들(idle) 상태일 때와 로우 액티브(row active) 상태일 때의 두가지 서로 다른 제어를 수행하도록 함으로써 관련 회로들이 많고 제어 방식이 복잡해지는 단점이 있다.Therefore, the self-refresh exit of the prior art detects a low active state inside and performs two different controls in an idle state and a low active state, so that there are many related circuits and control schemes. This has the disadvantage of becoming complicated.
따라서, 본 발명의 목적은, 셀프 리프레쉬 동작의 일부에 자동 리프레쉬 동작과 같은 방식을 포함함으로써 관련 회로들을 공유할 수 있도록 하며 셀프 리플레쉬 엑시트시는 내부의 로우 액티브 상태를 검출할 필요가 없도록 하는 디램 장치의 리프레쉬 방법을 제공함에 있다.Accordingly, an object of the present invention is to include a method such as an automatic refresh operation in a part of the self refresh operation so that related circuits can be shared and the self refresh exit does not need to detect an internal low active state. It is to provide a refresh method of the device.
도 1은 종래의 자동 리프레쉬 제어 방법의 전체적인 블록 다이어그램(auto refresh control scheme)과 그 타이밍도이다.1 is an overall block diagram of a conventional automatic refresh control method (auto refresh control scheme) and its timing diagram.
도 2는 종래의 셀프 리프레쉬 제어 방법의 전체적인 블록 다이어그램(self refresh control scheme)과 그 타이밍도이다.2 is a block diagram of a conventional self refresh control method and a timing diagram thereof.
도 3은 종래 기술에 따른 아이들(idle) 상태일 때의 셀프 리프레쉬 엑시트(self refresh exit)시의 타이밍도이다.3 is a timing diagram at the time of self refresh exit in the idle state according to the prior art.
도 4는 종래 기술에 따른 로우 액티브(row active) 상태일 때의 셀프 리프레쉬 엑시트시의 타이밍도이다.4 is a timing diagram of a self refresh exit in a row active state according to the prior art.
도 5는 본 발명에 따른 자동 리프레쉬 제어 방법의 전체적인 블록 다이어그램(auto refresh control scheme)과 그 타이밍도이다.5 is an overall block diagram (auto refresh control scheme) of the automatic refresh control method according to the present invention and a timing diagram thereof.
도 6은 본 발명에 따른 셀프 리프레쉬 제어 방법의 전체적인 블록 다이어그램(self refresh control scheme)과 그 타이밍도이다.6 is a block diagram of a self refresh control method according to the present invention and a timing diagram thereof.
도 7은 도 6의 RAS 마스터 신호인 PR 신호 발생 회로도이다.FIG. 7 is a PR signal generation circuit diagram of the RAS master signal of FIG. 6.
도 8은 도 6의 SRAP 신호 발생 회로도이다.8 is an SRAP signal generation circuit diagram of FIG. 6.
상기 과제를 달성하기 위한 본 발명은, 자동 리프레쉬 명령이 입력되면, 리프레쉬 엔터 펄스를 발생시켜 RAS 마스터 신호를 인에이블하여 리프레쉬를 시작하고, 상기 리프레쉬 엔터 펄스에 의해 인에이블된 리프레쉬 마스터 신호에 의해 일정 시간뒤에 자동으로 발생된 펄스가 RAS 마스터 신호를 다시 디세이블하여 리프레쉬를 끝내는 자동 리프레쉬 제어 방법을 구비하는 디램 리프레쉬 제어 방법에 있어서, 셀프 리프레쉬 명령이 입력되면 첫번째 리프레쉬 주기는 상기 자동 리프레쉬 명령이 입력될 때 발생된 상기 리프레쉬 엔터 펄스가 발생하여 상기 자동 리프레쉬와 같은 방식으로 리프레쉬가 수행된다.According to the present invention for achieving the above object, when an automatic refresh command is input, a refresh enter pulse is generated to enable the RAS master signal to start refresh, and the refresh master signal is fixed by the refresh master signal enabled by the refresh enter pulse. A DRAM refresh control method comprising an automatic refresh control method in which a pulse generated automatically after a time automatically disables a RAS master signal and ends refreshing. When the self refresh command is input, the first refresh period is inputted by the automatic refresh command. When the refresh enter pulse is generated, the refresh is performed in the same manner as the automatic refresh.
두번째 리프레쉬 주기부터는 셀프 리프레쉬 정보에 의해 인에이블된 셀프 리프레쉬 오실레이터의 출력으로부터 일정 주기의 펄스를 발생시켜 그 펄스가 상기 리프레쉬 엔터 펄스와 같은 입력으로 RAS 마스터 신호를 인에이블하여 상기 첫번째 리프레쉬 주기와 같이 리프레쉬를 수행한다.From the second refresh period, a pulse of a certain period is generated from the output of the self refresh oscillator enabled by the self refresh information, and the pulse enables the RAS master signal to the same input as the refresh enter pulse to refresh the first refresh period. Perform
상기 셀프 리프레쉬 제어 방법은 셀프 리프레쉬 엑시트시에 상기 셀프 리프레쉬 오실레이터의 출력으로부터 발생된 펄스만을 디세이블하고 마지막으로 인에이블된 펄스에 의한 리프레쉬는 셀프 리프레쉬 엑시트에 관계없이 리프레쉬 주기를 완료한다.The self refresh control method disables only pulses generated from the output of the self refresh oscillator during self refresh exit, and the refresh by the last enabled pulse completes the refresh cycle irrespective of the self refresh exit.
상기 셀프 리프레쉬 제어 방법은 상기 셀프 리프레쉬 오실레이터 출력으로부터 펄스가 발생 중에 셀프 리프레쉬 엑시트하면 완전한 펄스가 발생될 때까지 펄스 디세이블을 연기한다.The self refresh control method postpones pulse disable until a complete pulse is generated if a self refresh exit from the self refresh oscillator output while a pulse is occurring.
따라서, 본 발명에 의하면 셀프 리프레쉬 동작의 일부를 자동 리프레쉬 동작과 같은 방식을 사용함으로써 셀프 리프레쉬 회로는 자동 리프레쉬의 회로를 그대로 사용하여 별도의 셀프 리프레쉬를 위한 회로가 필요없게 되며 셀프 리프레쉬 엑시트시에 종래 기술처럼 로우 액티브(row active) 상태를 검출할 필요가 없으므로 구현 회로가 적고 제어 방식이 간단해 진다.Therefore, according to the present invention, a part of the self refresh operation uses the same method as the automatic refresh operation, and thus the self refresh circuit does not need a separate circuit for self refresh by using the circuit of the automatic refresh as it is. There is no need to detect a row active state like technology, which results in fewer implementation circuits and a simplified control scheme.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 5는 본 발명에 따른 자동 리프레쉬 제어 방법의 전체적인 블록 다이어그램(auto refresh control scheme)과 그 타이밍도이다.5 is an overall block diagram (auto refresh control scheme) of the automatic refresh control method according to the present invention and a timing diagram thereof.
본 발명의 자동 리프레쉬 구현 방식은 종래의 자동 리프레쉬와 유사하다. 자동 리프레쉬 명령이 입력되면, 자동 리프레쉬때 발생되는 펄스인 PREF(리프레쉬 엔터 펄스)가 발생되어 RAS 마스터 신호인 PR(500)과 리프레쉬 마스터 신호인 PRFH(510)를 인에이블 시킨다. PR이 인에이블되면 일정 지연이후에 비트라인 센싱 인에이블 신호인 PSE(530)가 인에이블되는 데, PSE가 인에이블될 때 PRFH가 '하이(high)'이면 일정 지연후에 로우(ROW) 프리챠아지 자동 펄스인 PAPB(540)가 발생하여 PR(500)과 PRFH(510)를 디세이블 시켜서 리프레쉬를 끝낸다. 즉, PREF가 한 번 인에이블되면 자동으로 리프레쉬 한 싸이클이 수행된다.The automatic refresh implementation of the present invention is similar to the conventional automatic refresh. When the automatic refresh command is input, PREF (refresh enter pulse), which is a pulse generated during automatic refresh, is generated to enable the PR 500, which is the RAS master signal, and the PRFH 510, which is the refresh master signal. When PR is enabled, the PSE 530, which is a bitline sensing enable signal, is enabled after a certain delay. If the PRFH is 'high' when the PSE is enabled, a low precharge is made after a certain delay. A PAPB 540, which is an automatic pulse, is generated to disable the PR 500 and the PRFH 510 to finish the refresh. In other words, once PREF is enabled, a refresh cycle is performed automatically.
도 6은 본 발명에 따른 셀프 리프레쉬 제어 방법의 전체적인 블록 다이어그램(self refresh control scheme)과 그 타이밍도이다.6 is a block diagram of a self refresh control method according to the present invention and a timing diagram thereof.
본 발명의 셀프 리프레쉬 제어 방식은 다음과 같다. 처음 셀프 리프레쉬 명령이 입력되면 셀프 리프레쉬때 발생되는 펄스인 PREF(리프레쉬 엔터 펄스)가 발생하여 위의 자동 리프레쉬와 같은 방식으로 첫번째 리프레쉬 싸이클이 수행된다. 셀프 리프레쉬 명령은 또한 PSELF를 인에이블시켜서 셀프 리프레쉬 오실레이터(650)를 동작시키고, 오실레이터 출력인 SRFHP(660) 신호가 '로우(low)'로 될 때마다 SRAP(670)라는 자동 펄스가 발생된다. 두번째 리프레쉬 싸이클 부터는 이 SRAP(670)가 PREF 대신에 PR(600)을 인에이블하여 리프레쉬를 수행하게 된다.The self refresh control method of the present invention is as follows. When the self refresh command is input for the first time, PREF (Refresh Enter Pulse) is generated, which is a pulse generated during self refresh, and the first refresh cycle is performed in the same manner as the above automatic refresh. The self refresh command also enables PSELF to operate the self refresh oscillator 650, and an automatic pulse called SRAP 670 is generated whenever the SRFHP 660 signal, which is the oscillator output, goes 'low'. From the second refresh cycle, this SRAP 670 enables PR 600 instead of PREF to perform refresh.
따라서, 본 발명의 셀프 리프레쉬 제어 방식은, 셀프 리프레쉬 명령이 입력되면 첫번째 리프레쉬 싸이클은 자동 리프레쉬 명령이 입력될 때 발생된 리프레쉬 엔터 펄스(PREF)가 발생하여 자동 리프레쉬와 같은 방식으로 리프레쉬가 수행되고, 두번째 리프레쉬 싸이클부터는 셀프 리프레쉬 정보에 의해 인에이블된 셀프 리프레쉬 오실레이터의 출력으로부터 일정 주기의 펄스를 발생시켜 그 펄스가 리프레쉬 엔터 펄스와 같은 입력(SRAP)으로 RAS 마스터 신호(PR)를 인에이블하여 첫번째 리프레쉬 싸이클과 같이 리프레쉬를 수행하게 된다.Therefore, in the self refresh control method of the present invention, when the self refresh command is input, the first refresh cycle generates a refresh enter pulse PREF generated when the auto refresh command is input, and the refresh is performed in the same manner as the auto refresh. From the second refresh cycle, a pulse of a certain period is generated from the output of the self refresh oscillator enabled by the self refresh information, and the pulse enables the RAS master signal (PR) to the same input (SRAP) as the refresh enter pulse so that the first refresh is performed. The refresh is performed like the cycle.
도 7에는 SRAP 및 PREF에 의해 인에이블되고 PAPB에 의해 디세이블되는 RAS 마스터 신호인 PR 신호 발생 회로가 나타나 있다.FIG. 7 shows a PR signal generation circuit which is a RAS master signal enabled by SRAP and PREF and disabled by PAPB.
도 7을 참조하면, PR 신호 발생 회로는 SRAP 및 PREF 신호를 입력으로 하는 노아 게이트(NR)와, 상기 노아 게이트(NR)의 출력과 제2 낸드 게이트(ND2)의 출력을 입력으로 하는 제1 낸드 게이트(ND1)와, 상기 제1 낸드 게이트(ND1)의 출력과 PAPB 신호를 입력으로 하는 제2 낸드 게이트(ND2), 및 상기 제2 낸드 게이트(ND2)의 출력을 입력으로 하여 PR 신호를 발생시키는 인버터(INV)를 구비한다. 이와 같은 구성에 따라 SRAP 및 PREF에 의해 인에이블되고 PAPB에 의해 디세이블되는 PR 신호가 발생하게 된다.Referring to FIG. 7, the PR signal generation circuit includes a NOR gate NR for inputting SRAP and PREF signals, a first output for the output of the NOR gate NR, and an output of the second NAND gate ND2. A PR signal is input by using a NAND gate ND1, an output of the first NAND gate ND1 and an output of the second NAND gate ND2 that receives the PAPB signal, and an output of the second NAND gate ND2. An inverter INV for generating is provided. According to such a configuration, a PR signal enabled by SRAP and PREF and disabled by PAPB is generated.
상술한 바와 같이 본 발명의 셀프 리프레쉬는 자동 리프레쉬의 회로를 그대로 사용하므로 별도의 셀프 리프레쉬를 위한 회로가 필요없게 된다.As described above, the self refresh of the present invention uses the circuit of the automatic refresh as it is, so that a separate circuit for self refresh is not required.
한편, 셀프 리프레쉬 엑시트의 경우에는 종래 기술의 문제점에서 설명한 바와 같이 셀프 리프레쉬가 PR 인에이블 신호인 SRAP(670)만 제어하고 PR 디세이블은 일정 지연 후에 자동으로 수행되므로 로우 액티브(row active)중에 엑시트하여도 마지막 리프레쉬는 수행하게 되고 종래와 같이 로우 액티브를 검출하지 않아도 된다. 단, SRAP 발생 중에 셀프 리프레쉬 엑시트 명령으로 PSELF가 '로우'가 되어도 SRAP가 디세이블되면 안된다. 따라서, SRAP는 PSELF가 '로우'가 되어도 디세이블되지 않도록 완전한 SRAP 펄스를 보장해 주어야 한다.On the other hand, in the case of the self refresh exit, the self refresh is controlled only by the SR enable signal SRAP 670, and the PR disable is automatically performed after a predetermined delay, so that the exit is performed during row active. Even if the last refresh is performed, it is not necessary to detect the low active as in the prior art. However, SRAP should not be disabled even if PSELF is 'low' by self refresh exit command during SRAP generation. Thus, SRAP must guarantee complete SRAP pulses so that PSELF is not disabled even when PSELF goes low.
도 8은 본 발명에 따른 SRAP 신호 발생 회로도이다. 도 8을 참조하면, SRAP 신호 발생 회로는 SRFHP를 입력으로 하는 제1 인버터(INV1)와, 상기 제1 인버터(INV1)의 출력에 접속된 홀수 개의 반전 지연수단인 제2, 제3, 제4 인버터(INV2, INV3, INV4)와, 상기 제4 인버터(INV4)의 출력과 상기 제1 인버터(INV1)의 출력 및 제2 낸드 게이트(ND2)의 출력을 입력으로 하는 제1 낸드 게이트(ND1)와, 상기 제1 낸드 게이트(ND1)의 출력과 PSELF 신호를 입력으로 하는 제5 인버터(INV5), 및 상기 제2 낸드 게이트(ND2)의 출력을 입력으로 하여 SRAP 신호를 발생시키는 제6 인버터(INV6)를 구비한다. 이와 같은 구성에 따라 SRAP 발생 중에 셀프 리프레쉬 엑시트 명령으로 PSELF가 '로우'가 되어도 SRAP이 디세이블이 안되도록 완전한 SRAP 펄스를 보장한다.8 is an SRAP signal generation circuit diagram according to the present invention. Referring to FIG. 8, the SRAP signal generating circuit includes second, third, and fourth inverting delay means connected to the first inverter INV1 having SRFHP as an input and to the output of the first inverter INV1. First NAND gate ND1 that receives inverters INV2, INV3, INV4, an output of the fourth inverter INV4, an output of the first inverter INV1, and an output of the second NAND gate ND2. And a fifth inverter INV5 for inputting the output of the first NAND gate ND1 and the PSELF signal, and a sixth inverter for generating an SRAP signal with the output of the second NAND gate ND2 as an input. INV6). This configuration ensures a complete SRAP pulse so that SRAP is not disabled even if PSELF is 'low' by the self-refresh exit command during SRAP generation.
따라서, 본 발명에서는 셀프 리프레쉬가 오직 RAS 마스터 신호의 인에이블만을 제어하고 디세이블은 일정 지연후에 자동으로 되도록 하여서 로우 액티브(row active)중에 셀프 리프레쉬 엑시트하더라도 마지막 리프레쉬 주기는 수행하게 된다. 이 방식은 종래의 방식처럼 로우 액티브(row active) 상태를 검출할 필요가 없으므로 구현 회로가 적고 제어 방식이 간단해 진다.Therefore, in the present invention, the self-refresh only controls the enable of the RAS master signal and disables the automatic after a predetermined delay so that the last refresh period is performed even if the self-refresh exits during row active. This method does not need to detect a row active state as in the conventional method, so the implementation circuit is small and the control method is simplified.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
상술한 바와 같이 본 발명에 따르면, 셀프 리프레쉬 동작의 일부를 자동 리프레쉬 동작과 같은 방식을 사용함으로써 셀프 리프레쉬 회로는 자동 리프레쉬의 회로를 그대로 사용하여 별도의 셀프 리프레쉬를 위한 회로가 필요없게 되며 셀프 리프레쉬 엑시트시에 종래 기술처럼 로우 액티브(row active) 상태를 검출할 필요가 없으므로 구현 회로가 적고 제어 방식이 간단해 진다.According to the present invention as described above, by using a part of the self-refresh operation in the same manner as the automatic refresh operation, the self-refresh circuit uses the circuit of the automatic refresh as it is, no circuit for a separate self-refresh and self-refresh exit Since there is no need to detect a row active state as in the prior art, the implementation circuit is small and the control scheme is simplified.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019552A KR100480553B1 (en) | 1997-05-20 | 1997-05-20 | Refresh control method of DRAM device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019552A KR100480553B1 (en) | 1997-05-20 | 1997-05-20 | Refresh control method of DRAM device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980083996A true KR19980083996A (en) | 1998-12-05 |
| KR100480553B1 KR100480553B1 (en) | 2005-07-12 |
Family
ID=37303462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970019552A KR100480553B1 (en) | 1997-05-20 | 1997-05-20 | Refresh control method of DRAM device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480553B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487488B1 (en) * | 1997-08-16 | 2005-08-10 | 삼성전자주식회사 | Semiconductor memory device with tras measurement apparatus and tras measurement method of the same |
| KR100518508B1 (en) * | 1997-10-30 | 2005-11-29 | 삼성전자주식회사 | Semiconductor memory device |
| KR100794998B1 (en) * | 2006-06-01 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus and Method for Generating Self Refresh Pulse of Semiconductor Memory |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001862B1 (en) * | 1993-02-10 | 1996-02-06 | 현대전자산업주식회사 | Self-refresh circuit |
| KR0144409B1 (en) * | 1994-12-31 | 1998-08-17 | 김주용 | Latch-up thwarting circuit of column address strobe signal |
| JP3489906B2 (en) * | 1995-04-18 | 2004-01-26 | 松下電器産業株式会社 | Semiconductor memory device |
-
1997
- 1997-05-20 KR KR1019970019552A patent/KR100480553B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487488B1 (en) * | 1997-08-16 | 2005-08-10 | 삼성전자주식회사 | Semiconductor memory device with tras measurement apparatus and tras measurement method of the same |
| KR100518508B1 (en) * | 1997-10-30 | 2005-11-29 | 삼성전자주식회사 | Semiconductor memory device |
| KR100794998B1 (en) * | 2006-06-01 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus and Method for Generating Self Refresh Pulse of Semiconductor Memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100480553B1 (en) | 2005-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5063041B2 (en) | Dynamic semiconductor memory with improved refresh mechanism | |
| JP2843481B2 (en) | Semiconductor memory device having refresh address test circuit | |
| KR20040006343A (en) | Refresh control circuits in pseudo sram device and method same | |
| US6392958B1 (en) | Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same | |
| US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
| US6834021B2 (en) | Semiconductor memory having memory cells requiring refresh operation | |
| US20020001894A1 (en) | Semiconductor memory device for reducing power consumption during refresh | |
| EP0409274B1 (en) | Dynamic memory with a refresh control circuit | |
| US20010026492A1 (en) | Semiconductor memory device with a refresh function | |
| JPH10134569A (en) | Synchronous-type dynamic random access memory | |
| KR100480553B1 (en) | Refresh control method of DRAM device | |
| JPH07169266A (en) | Semiconductor memory | |
| US7529146B2 (en) | Semiconductor device | |
| JP2004185686A (en) | Semiconductor storage device | |
| EP1647028B1 (en) | 1t1c sram | |
| US7573772B2 (en) | Semiconductor memory device and self-refresh method therefor | |
| US6721224B2 (en) | Memory refresh methods and circuits | |
| US20060004954A1 (en) | System and method for refreshing random access memory cells | |
| JPH1153882A (en) | Semiconductor storage device | |
| JP4996094B2 (en) | Semiconductor memory device and refresh method thereof | |
| KR0183813B1 (en) | Dram refresh controller | |
| KR20070105500A (en) | Semiconductor memory device | |
| US7885126B2 (en) | Apparatus for controlling activation of semiconductor integrated circuit | |
| JP2004280947A (en) | Semiconductor storage device | |
| US20050088894A1 (en) | Auto-refresh multiple row activation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |