KR19980083876A - Synchronous signal generator for reducing power consumption of processor - Google Patents
Synchronous signal generator for reducing power consumption of processor Download PDFInfo
- Publication number
- KR19980083876A KR19980083876A KR1019970019359A KR19970019359A KR19980083876A KR 19980083876 A KR19980083876 A KR 19980083876A KR 1019970019359 A KR1019970019359 A KR 1019970019359A KR 19970019359 A KR19970019359 A KR 19970019359A KR 19980083876 A KR19980083876 A KR 19980083876A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- microprocessor
- synchronization
- synchronous
- generating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
Abstract
본 발명은 동작모드와 대기모드로 구분되는 시스템의 제어를 위해 구비되어 있는 마이크로 프로세서의 동작을 위해 동기클럭을 제공하는 장치에 관한 것으로 특히, 동작모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수에 대응하는 동기신호를 발생시키는 제 1 동기클럭 발생부(100A)와, 대기모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수의 대응하는 동기신호를 발생시키는 제 2 동기클럭 발생부(100B)와, 상기 제 1, 제 2 동기클럭 발생부(100A, 100B)에서 발생되는 이종의 주파수를 갖는 동기신호를 입력받고 제어신호의 상태에 따라 입력되는 두 동기신호중 어느 하나를 선택하여 상기 마이크로 프로세서에 동기신호로 제공하는 전송경로 선택부(200), 및 외부 상용전원의 공급상태를 감지하고 전원 공급상태의 감지 여부에 따른 감지신호를 상기 전송경로 선택부(200)에 제어신호로 제공하는 전원 감지부(300)를 포함하는 것을 특징으로 하는 프로세서의 소비 전력을 감소를 위한 동기신호 발생장치에 관한 것이다.The present invention relates to an apparatus for providing a synchronous clock for the operation of a microprocessor provided for control of a system divided into an operation mode and a standby mode. In particular, the present invention corresponds to a frequency required for operation of the microprocessor in an operation mode. A first synchronous clock generator 100A for generating a synchronous signal, a second synchronous clock generator 100B for generating a corresponding synchronous signal of a frequency necessary for operation of the microprocessor in a standby mode, and the first The first and second synchronization clock generators 100A and 100B receive a synchronization signal having a heterogeneous frequency and select one of two synchronization signals input according to a control signal state, and provide the synchronization signal to the microprocessor as a synchronization signal. The transmission path selector 200 to detect the supply state of the external commercial power and the power supply state depending on whether the power supply state Sensing signals related to the synchronization-signal-generating device for reducing power consumption of a processor comprising: a power detection unit 300 to provide a control signal to the transmission path selecting unit 200. The
Description
본 발명은 마이크로 프로세서에 동기 클럭을 제공하는 장치에 관한 것으로 특히, 대기상태의 경우 마이크로 프로세서에서 소비되는 전력을 감소시키기 위한 프로세서의 소비 전력을 감소시키기 위한 동기신호 발생장치에 관한 것이다.The present invention relates to an apparatus for providing a synchronization clock to a microprocessor, and more particularly, to a synchronization signal generator for reducing power consumption of a processor for reducing power consumed in a microprocessor in a standby state.
일반적으로, 마이크로 프로세서와 같은 중앙처리장치의 경우 시스템의 제어를 위해 동작상태인 경우나 대기상태인 경우에도 상시 제어동작을 위한 동기클럭이 입력되고 있으며, 전원이 오프된 상태에는 예비전원(예를들어, 배터리)이 공급되고 있다.In general, in the case of a central processing unit such as a microprocessor, a synchronous clock for a constant control operation is input even in an operation state or a standby state for control of a system, and a backup power supply (eg, For example, a battery) is supplied.
첨부한 도1을 참조하여 마이크로 프로세서와 같은 중앙처리장치를 적용하고 있는 시스템을 살펴보면, 일반적인 텔레비전 방송 수상기의 간략 블록 구성도로서, 참조번호 1은 안테나를 나타내고, 2는 상기 안테나(1)를 통해 수신되는 무선 주파수(Radio Frequency : 이하 RF라 칭함) 신호를 증폭하는 RF 증폭부를 나타내고, 3은 상기 RF 증폭부(2)에서 출력되는 무선 주파수 신호와 이후에 설명할 국부 발진 회로(17)로부터 출력되는 발진 주파수 신호를 혼합하여 중간 주파수( Intermediate Frequency : 이하 IF라 칭함. ) 신호를 출력하는 제1믹서를 나타낸다.Referring to FIG. 1, a system employing a central processing unit such as a microprocessor is a simplified block diagram of a general television broadcast receiver, in which reference numeral 1 denotes an antenna and 2 denotes an antenna 1. An RF amplifying unit amplifies a received radio frequency (hereinafter referred to as RF) signal, and 3 denotes an RF amplifying unit output from the RF amplifying unit 2 and an output from a local oscillation circuit 17 to be described later. The first mixer outputs an intermediate frequency (IF) signal by mixing the oscillation frequency signals.
또한, 참조번호 4는 상기 제1믹서(3)로부터 출력되는 중간 주파수 신호를 증폭하는 IF증폭부를 나타내고, 5는 상기 IF증폭부(4)로부터 출력되는 중간 주파수 신호에서 영상 중간 주파수 신호(PIF) 및 음성 중간 주파수 신호(SIF)를 분리하는 P/S 분리부를 나타내며, 6은 상기 P/S 분리부(5)에서 출력되는 음성 중간 주파수 신호(SIF)에서 음성 신호를 검파하는 음성 검파부를 나타내고, 7은 상기 P/S 분리부(5)에서 출력되는 영상 중간 주파수 신호(PIF)에서 영상 신호를 검파하는 영상 검파부를 나타낸다.Further, reference numeral 4 denotes an IF amplifier section for amplifying the intermediate frequency signal output from the first mixer 3, and 5 denotes an image intermediate frequency signal PIF in the intermediate frequency signal output from the IF amplifier section 4. And a P / S separator for separating the voice intermediate frequency signal SIF, and 6 represents a voice detector for detecting a voice signal from the voice intermediate frequency signal SIF output from the P / S separator 5. 7 denotes an image detector for detecting an image signal from an image intermediate frequency signal PIF output from the P / S separator 5.
그리고, 참조번호 8은 시청자가 원하는 채널을 선택하거나 텔레비전의 각 모드(mode), 즉 TV/AV 모드를 선택할 수 있는 리모컨 장치를 나타내고, 9는 상기 리모컨 장치(8)로 부터의 적외선 신호를 전기적인 코드 신호로 변환하는 수신부를 나타내며, 10은 소정의 채널 데이터가 저장되어 있는 채널 메모리를 나타내고, 11은 상기 리모컨 장치(8)로 부터의 입력 신호에 따라 시스템 전체를 제어하는 마이크로 프로세서를 나타낸다.In addition, reference numeral 8 denotes a remote control device that allows a viewer to select a desired channel or to select each mode of the television, that is, a TV / AV mode, and 9 denotes an infrared signal from the remote control device 8. 10 shows a receiver for converting a conventional code signal, 10 denotes a channel memory in which predetermined channel data is stored, and 11 denotes a microprocessor which controls the entire system in accordance with an input signal from the remote controller device 8.
그리고, 참조번호 12는 상기 마이크로 프로세서(11)의 제어 신호에 따라 문자나 그림등을 방송 신호와는 별도로 방송 신호가 출력되고 있는 화면상에 오버랩(overlap)시켜 출력시키기 위한 화면 표시(On Screen Display : 이하 OSD 라 칭함. ) 장치를 나타내고, 13은 상기 마이크로 프로세서(11)로 부터의 제어 신호에 따라 소정의 펄스폭 변조(Pulse Width Modulation : PWM) 신호를 생성하는 PWM 발생부를 나타내고, 14는 상기 PWM 발생부(13)로부터 출력되는 PWM 신호를 적분하여 소정의 레벨 신호를 생성하는 적분회로를 나타낸다.In addition, reference numeral 12 denotes a screen display for overlapping and outputting a character or a picture on a screen on which a broadcast signal is output separately from the broadcast signal according to the control signal of the microprocessor 11 (On Screen Display). (Hereinafter referred to as OSD), and 13 denotes a PWM generator which generates a predetermined pulse width modulation (PWM) signal according to a control signal from the microprocessor 11, and 14 denotes the above. An integration circuit for integrating the PWM signal output from the PWM generator 13 to generate a predetermined level signal is shown.
여기서, 시청자가 상기 리모컨 장치(8)를 이용하여 소정의 채널을 선택하게 되면 상기 마이크로 프로세서(11)는 시청자가 선택한 채널에 대응하는 채널 데이터를 상기 채널 메모리(10)로부터 독출한 후 그를 근거로 하여 상기 PWM 발생부(13)를 제어함으로써 소정의 PWM 신호를 생성하게 되고, 이때의 PWM 신호는 상기 적분회로(14)를 통해 시청자가 선택한 채널에 대응되는 전압 제어 신호로서 출력하게 된다.In this case, when the viewer selects a predetermined channel using the remote controller device 8, the microprocessor 11 reads out channel data corresponding to the channel selected by the viewer from the channel memory 10 and then based on the selected channel. By controlling the PWM generator 13 to generate a predetermined PWM signal, the PWM signal is output as a voltage control signal corresponding to the channel selected by the viewer through the integrator circuit 14.
또한, 참조번호 15는 정밀한 튜닝 동작을 위해 제공되는 것으로써 자동 미세 조정( Auto Fine Tunning : 이하 AFT라 칭함. ) 회로(15)를 나타내고, 16은 상기 적분 회로(14)로부터 인가되는 전압 신호와 상기 AFT 회로(15)로부터 인가되는 전압 신호를 가산하는 가산기를 나타내고, 17은 소정의 발진 주파수를 출력하는 국부 발진 회로를 나타낸다.In addition, reference numeral 15 is provided for a precise tuning operation, and represents an Auto Fine Tunning circuit (hereinafter referred to as AFT) circuit 15, and 16 represents a voltage signal applied from the integrating circuit 14; An adder for adding a voltage signal applied from the AFT circuit 15 is shown, and 17 represents a local oscillating circuit for outputting a predetermined oscillation frequency.
또한, 참조번호 18은 상기 영상 검파부(7)에 의해서 검파된 영상 신호의 레벨을 근거로 상술한 RF 증폭부(102)와 IF 증폭부(4)의 증폭도를 제어함으로써, 상기 영상 검파부(7)로 부터의 영상신호 출력 레벨을 일정하게 제어하는 자동 이득 제어( Auto Gain Control : 이하 AGC 라 칭함. ) 회로를 나타낸다.In addition, reference numeral 18 controls the amplification degree of the above-described RF amplifier 102 and the IF amplifier 4 on the basis of the level of the image signal detected by the image detector 7, the image detector ( Figure 7 shows the Automatic Gain Control (AGC) circuit that controls the video signal output level from 7).
한편, 참조번호 19는 VCR이나 레이저 디스크 플레이어 등의 외부 AV기기를 나타내고, 20은 상기 마이크로 프로세서(11)로 부터의 스위칭 신호에 따라 상술한 음성 검파부(6)와 영상 검파부(7)로 부터의 음성 및 영상 신호와 외부 AV기기(19)로 부터의 음성 및 영상신호를 선택적으로 출력하는 제1 스위칭부를 나타낸다.On the other hand, reference numeral 19 denotes an external AV device such as a VCR or a laser disc player, and 20 denotes the voice detector 6 and the image detector 7 according to the switching signal from the microprocessor 11 described above. A first switching section for selectively outputting audio and video signals from and external audio and video signals from the external AV device 19 is shown.
그리고, 참조번호 23은 상기 제1 스위칭부(20)로부터 출력되는 영상 신호에 대해 도시되지는 않았지만 상기 마이크로 프로세서(11)로 부터의 제어신호에 따라 칼라(Color), 틴트(Tint), 브라이트니스(Brightness)등을 처리하여, 영상신호에 대응하는 R(Red), G(Green), B(Blue) 신호를 출력하는 영상 처리부를 나타낸다.Although reference numeral 23 is not shown for the image signal output from the first switching unit 20, the color, tint, and brightness are in accordance with the control signal from the microprocessor 11. A video processing unit which processes (Brightness) and the like and outputs R (Red), G (Green), and B (Blue) signals corresponding to the video signal.
상기 영상 처리부(23)에서 출력되는 RGB 신호는 참조번호 24로 표시되는 제2믹서에서 상술한 OSD발생부(12)의 출력신호인 RGB 및 OSD 블랭킹 신호(Y')가 혼합되어 출력되고, 참조번호 25는 상기 믹서(24)로부터 출력되는 RGB 신호를 근거로 CRT를 구동하는 CRT 구동부를 나타낸다.The RGB signal output from the image processor 23 is output by mixing RGB and OSD blanking signals Y ′, which are output signals of the OSD generator 12 described above, in the second mixer indicated by reference numeral 24. Reference numeral 25 denotes a CRT driving unit for driving the CRT based on the RGB signal output from the mixer 24.
또한, 참조번호 21은 상기 제1 스위칭부(20)으로부터 출력되는 음성 신호에 대해 도시되지는 않았지만 상기 마이크로 프로세서(11)로 부터의 제어 신호에 따라 베이스(Base), 트레블(Treble), 볼륨(Volume) 등의 음성 처리를 실행하는 음성 처리부를 나타내고, 22는 상기 음성 처리부(21)에서 처리된 음성신호를 증폭하여 스피커로 출력하는 음성 증폭부를 나타낸다.In addition, reference numeral 21 denotes a base, treble, and volume according to a control signal from the microprocessor 11 although not shown for the voice signal output from the first switching unit 20. A voice processing unit for executing voice processing such as a volume), and 22 denotes a voice amplifying unit for amplifying and outputting the voice signal processed by the voice processing unit 21 to a speaker.
이렇게 구성되는 일반적인 TV에 있어서, 상기 마이크로 프로세서(11)는 전술한 바와 같이, 시스템의 제어를 위해 동작상태인 경우나 대기상태인 경우에도 상시 제어동작을 위한 동기클럭이 입력되고 있으며, 전원이 오프된 상태에는 예비전원(예를들어, 배터리)이 공급되고 있다.In the general TV configured as described above, as described above, the microprocessor 11 receives the synchronous clock for the continuous control operation even in the operating state or the standby state for the control of the system, and the power is turned off. In this state, a spare power supply (for example, a battery) is supplied.
이때, 상기 마이크로 프로세서(11)에 동기신호를 제공하는 동기신호 발생부는 시스템의 동작모드에 준하는 동기신호를 지속적으로 제공하게 된다.At this time, the synchronization signal generator providing the synchronization signal to the microprocessor 11 continuously provides the synchronization signal corresponding to the operation mode of the system.
그러나, 마이크로 프로세서와 같은 중앙처리장치는 기본적으로 제공되는 동기신호의 속도에 따라 소비전력의 차이를 갖게되는데, 그에따라 대기모드나 동작모드가 동일한 속도의 동기클럭을 제공받기 때문에 대기모드시 불필요한 소비전력이 발생되는 문제점이 발생되었다.However, the central processing unit such as a microprocessor has a difference in power consumption according to the speed of the synchronization signal provided by default, and accordingly unnecessary consumption in the standby mode because the standby mode or the operation mode is provided with the synchronization clock of the same speed. The problem of power generation has occurred.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은, 저속의 동기신호 발생부를 구비시켜 대기모드시에는 저속의 동기신호에 의해 대기모드를 지속시키기 위한 최소한의 전력소비가 발생될 수 있도록하기 위한 프로세서의 소비 전력을 감소시키기 위한 동기신호 발생장치를 제공하는 데 있다.An object of the present invention for solving the above problems is to provide a low-speed synchronization signal generating unit processor for generating a minimum power consumption for sustaining the standby mode by the low-speed synchronization signal in the standby mode The present invention provides a synchronization signal generator for reducing power consumption.
도1은 일반적인 텔레비전 수상기의 블록 구성 예시도1 is a block diagram illustrating a general television receiver.
도2는 본 발명에 따른 동기신호 발생장치의 구성 예시도2 is an exemplary configuration diagram of a synchronization signal generator according to the present invention.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 동작모드와 대기모드로 구분되는 시스템의 제어를 위해 구비되어 있는 마이크로 프로세서의 동작을 위해 동기클럭을 제공하는 장치에 있어서, 동작모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수에 대응하는 동기신호를 발생시키는 제 1 동기클럭 발생부와, 대기모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수의 대응하는 동기신호를 발생시키는 제 2 동기클럭 발생부와, 상기 제 1, 제 2 동기클럭 발생부에서 발생되는 이종의 주파수를 갖는 동기신호를 입력받고 제어신호의 상태에 따라 입력되는 두 동기신호중 어느 하나를 선택하여 상기 마이크로 프로세서에 동기신호로 제공하는 전송경로 선택부, 및 외부 상용전원의 공급상태를 감지하고 전원 공급상태의 감지 여부에 따른 감지신호를 상기 전송경로 선택부에 제어신호로 제공하는 전원 감지부를 포함하는 데 있다.A feature of the present invention for achieving the above object, in the apparatus for providing a synchronous clock for the operation of the microprocessor provided for the control of the system divided into the operation mode and the standby mode, the micro in the operation mode A first synchronous clock generator for generating a synchronous signal corresponding to a frequency required for operation of a processor, a second synchronous clock generator for generating a corresponding synchronous signal of a frequency required for operation of the microprocessor in a standby mode; And receiving a synchronization signal having a heterogeneous frequency generated by the first and second synchronization clock generators, selecting one of two synchronization signals input according to a state of a control signal, and providing the synchronization signal to the microprocessor as a synchronization signal. Detect the supply status of the path selector and external commercial power supply and detect the power supply status It includes a power detection unit for providing a detection signal according to whether or not as a control signal to the transmission path selection unit.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명에 따른 동기신호 발생장치의 구성 예시도로서, 동작모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수에 대응하는 동기신호를 발생시키는 제 1 동기클럭 발생부(100A)와, 대기모드에서 상기 마이크로 프로세서의 동작을 위해 필요한 주파수의 대응하는 동기신호를 발생시키는 제 2 동기클럭 발생부(100B)와, 상기 제 1, 제 2 동기클럭 발생부(100A, 100B)에서 발생되는 이종의 주파수를 갖는 동기신호를 입력받고 제어신호의 상태에 따라 입력되는 두 동기신호중 어느 하나를 선택하여 상기 마이크로 프로세서에 동기신호로 제공하는 스위치(200), 및 외부 상용전원의 공급상태를 감지하고 전원 공급상태의 감지 여부에 따른 감지신호를 상기 스위치(200)에 제어신호로 제공하는 전원 감지부(300)로 구성된다.2 is an exemplary configuration diagram of an apparatus for generating a synchronization signal according to the present invention. In the operation mode, a first synchronization clock generator 100A generating a synchronization signal corresponding to a frequency required for the operation of the microprocessor, and a standby mode. Heterogeneous frequencies generated by the second synchronous clock generator 100B and the first and second synchronous clock generators 100A and 100B for generating a corresponding synchronous signal of a frequency required for the operation of the microprocessor at A switch 200 which receives a synchronization signal having a signal and selects one of two synchronization signals input according to a state of a control signal and provides the synchronization signal to the microprocessor as a synchronization signal, and detects a supply state of an external commercial power supply and supplies a power supply state. It is composed of a power detection unit 300 for providing a detection signal according to whether the detection of the control signal to the switch 200.
상기와 같이 구성되는 본 발명에 따른 동기신호 발생장치의 동작예를 살펴보면 다음과 같다.An operation example of the synchronization signal generator according to the present invention configured as described above is as follows.
외부 상용전원의 공급상태를 감지하는 전원 감지부(300)는 외부전원의 공급이 없는 경우 상기 스위치(200)에 로우상태의 제어신호로 제공한다.The power detector 300 which detects an external commercial power supply state provides a low level control signal to the switch 200 when there is no external power supply.
이때, 상기 스위치(200)에는 동작모드시 마이크로 프로세서의 동작을 위해 필요한 주파수에 대응하는 동기신호를 발생시키는 제 1 동기클럭 발생부(100A)와 대기모드시 상기 마이크로 프로세서의 동작을 위해 필요한 주파수의 대응하는 동기신호를 발생시키는 제 2 동기클럭 발생부(100B)가 연결되어 있는데, 상기 스위치(200)는 두개의 클럭입력중 제 2 동기클럭 발생부(100B)에서 발생되는 클럭신호를 상기 마이크로 프로세서측으로 전달한다.In this case, the switch 200 includes a first synchronization clock generator 100A for generating a synchronization signal corresponding to a frequency required for the operation of the microprocessor in the operation mode and a frequency required for the operation of the microprocessor in the standby mode. A second synchronous clock generator 100B for generating a corresponding synchronous signal is connected, and the switch 200 receives a clock signal generated by the second synchronous clock generator 100B from among two clock inputs. To the side.
만약, 상기 상태를 유지하는 가운데, 상기 전원 감지부(300)에서 외부전원의 공급이 있다고 판단되는 경우는 상기 스위치(200)에 제공하고 있던 하이상태의 신호를 로우상태의 제어신호로 전환하여 제공한다.If it is determined that the supply of external power is supplied by the power detection unit 300 while maintaining the state, the high state signal provided to the switch 200 is converted into a low state control signal. do.
그에따라, 상기 스위치(200)는 두개의 클럭입력중 제 1 동기클럭 발생부(100A)에서 발생되는 클럭신호를 상기 마이크로 프로세서측으로 전달한다.Accordingly, the switch 200 transmits the clock signal generated by the first synchronous clock generator 100A of the two clock inputs to the microprocessor.
상술한 바와 같이 동작하는 본 발명에 따른 프로세서의 소비 전력을 감소를 위한 동기신호 발생장치를 제공하면, 대기모드에서 마이크로 프로세서에 불필요하게 빠른 동기 클럭이 제공됨으로써, 소비전력이 증가하는 문제점을 해소할 수 잇게 된다.Providing a synchronization signal generator for reducing the power consumption of the processor according to the present invention operating as described above, the need to solve the problem of increased power consumption by providing an unnecessary fast synchronization clock to the microprocessor in the standby mode. Can be.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019359A KR100205359B1 (en) | 1997-05-19 | 1997-05-19 | Synchronous signal generator for power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019359A KR100205359B1 (en) | 1997-05-19 | 1997-05-19 | Synchronous signal generator for power consumption |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980083876A true KR19980083876A (en) | 1998-12-05 |
| KR100205359B1 KR100205359B1 (en) | 1999-07-01 |
Family
ID=19506292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970019359A KR100205359B1 (en) | 1997-05-19 | 1997-05-19 | Synchronous signal generator for power consumption |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205359B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102130924B1 (en) | 2019-11-20 | 2020-07-08 | 주식회사 리더스산업 | Vibration attenuation type observatory |
-
1997
- 1997-05-19 KR KR1019970019359A patent/KR100205359B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100205359B1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205359B1 (en) | Synchronous signal generator for power consumption | |
| KR19990032156A (en) | How to choose an external device for your TV receiver | |
| KR200158350Y1 (en) | Common device of a synchronous clock | |
| KR19980047372A (en) | TV and external device status notification method with external device status notification | |
| KR19990019261A (en) | Menu selection method on television receiver | |
| KR100222322B1 (en) | The wireless speaker control apparatus in tv receiver | |
| KR200160088Y1 (en) | Light control device of text letter | |
| KR19980047368A (en) | Television receiver with increase and decrease of volume level function | |
| KR0181017B1 (en) | Method for switching automatic channel of the playing vcr in television | |
| KR20000028423A (en) | Apparatus for automatically setting up/outputting sounds according to tv programs and method the same | |
| KR19990018803U (en) | Power-saving television | |
| KR19980047358A (en) | Input Signal Selection Method of TV with Input Signal Selection Function at Power-On | |
| KR20000040886A (en) | Key lock apparatus for television | |
| KR19980078730A (en) | TV system clock generator and its method | |
| KR100226105B1 (en) | Method for controlling caption and osd in television | |
| KR19980047373A (en) | External connection of antenna of TV | |
| KR20000040875A (en) | Method for acknowledging key input in television | |
| KR19990025664A (en) | A television that automatically compensates for the size of the sync signal in weak signals | |
| KR19980047369A (en) | TV receiver with clock display | |
| KR19980047374A (en) | How to warn of speaker disconnection on TV | |
| KR19980047378A (en) | Warning sound generation method for television receiver with warning sound generation function | |
| KR19990019028A (en) | Television receiver with color demodulation compensation function when receiving weak signal | |
| KR19990026547U (en) | TV's subtitles and OSD overlay control | |
| KR19980051731A (en) | Television receiver with wireless speaker proper distance display function | |
| KR19990013602U (en) | Setup data storage device on television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |