KR19980075488A - DSV Control Device Using Synchronization Signal in Optical Disk System - Google Patents
DSV Control Device Using Synchronization Signal in Optical Disk System Download PDFInfo
- Publication number
- KR19980075488A KR19980075488A KR1019970011720A KR19970011720A KR19980075488A KR 19980075488 A KR19980075488 A KR 19980075488A KR 1019970011720 A KR1019970011720 A KR 1019970011720A KR 19970011720 A KR19970011720 A KR 19970011720A KR 19980075488 A KR19980075488 A KR 19980075488A
- Authority
- KR
- South Korea
- Prior art keywords
- synchronous
- signal
- encoding
- dsv
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0948—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following specially adapted for detection and avoidance or compensation of imperfections on the carrier, e.g. dust, scratches, dropouts
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
본 발명은 입력 데이터를 광 디스크에 기록할 수 있도록 부호화및 변조하는 장치로서, 입력 데이터를 부호화및 변조하여 출력하는 부호화화및 변조부(10)와; 부호화및 변조부(20)에서 변조된 데이터의 소정 섹터별로 소정 머징 비트를 삽입하여 DSV를 조정하는 머징비트 삽입 회로(20)와; 머징비트 삽입 회로(20)에서 출력되는 1 섹터의 부호 열을 저장하는 메모리(30)와; 우수개의 1의 개수를 갖는 동기 신호 1을 저장하고 있으며, 동기 출력 신호의 인가시에 상기 동기 신호1을 출력하는 제 1 동기 출력부(50)와; 기수개의 1의 개수를 갖는 동기 신호 2를 저장하고 있으며, 동기 출력 신호의 인가시에 동기 신호 2를 출력하는 제 2 동기 출력부(60)와; 현재 섹터 이전까지의 총 DSV와 상기 메모리(40)에 저장되어 있는 섹터의 DSV를 합하여 NRZI 부호화시에 DSV가 0에 가깝게 될 수 있는 동기 신호 1 또는 2를 출력하는 동기 출력부(50,60)에 동기 출력 신호를 인가하는 동기 선택 회로(50)와; 메모리(30)및 동기 출력부(50,60)에 선택적으로 스위칭되어 메모리(30)로부터 출력되는 1 섹터의 처음 위치에 동기 신호1,2를 선택적으로 부가하여 출력하는 스위칭부(70)와; 스위칭부(70)로부터의 데이터를 NRZI부호화하여 출력하는 NRZI 채널 코딩부(80)를 구비한다.The present invention provides an apparatus for encoding and modulating input data on an optical disk, comprising: an encoding and modulating unit (10) for encoding, modulating and outputting input data; A merging bit insertion circuit 20 for adjusting a DSV by inserting a predetermined merging bit for each predetermined sector of data modulated by the encoding and modulator 20; A memory 30 for storing a code string of one sector output from the merging bit insertion circuit 20; A first synchronous output section (50) for storing a synchronous signal (1) having an even number of 1 and outputting the synchronous signal (1) upon application of a synchronous output signal; A second synchronous output unit 60 for storing synchronous signals 2 having an odd number of 1s and outputting synchronous signals 2 when the synchronous output signals are applied; A synchronous output unit (50, 60) for summing the total DSVs up to the current sector and the DSVs of the sectors stored in the memory 40, and outputting a synchronous signal 1 or 2 such that the DSV can be close to 0 during NRZI encoding; A synchronization selection circuit 50 for applying a synchronization output signal to the synchronization signal; A switching unit 70 which is selectively switched to the memory 30 and the synchronization output units 50 and 60 and selectively adds the synchronization signals 1 and 2 to the first position of one sector output from the memory 30; An NRZI channel coding unit 80 for NRZI encoding and outputting data from the switching unit 70 is provided.
즉, 본 발명에서는 동기 신호의 패턴을 이용하여 DSV의 별도 제어가 가능한 바, DSV 제어를 위한 머징 비트의 수를 감소시킬 수 있어 광 디스크의 기록 용량을 증대시킬 수 있는 효과가 있다.That is, in the present invention, since the DSV can be separately controlled by using the pattern of the synchronization signal, the number of merging bits for the DSV control can be reduced, thereby increasing the recording capacity of the optical disk.
Description
본 발명은 광 디스크 시스템에 관한 것으로서, 더욱 상세하게는 동기 신호의 패턴을 이용하여 DSV(Digital Sum Value)를 제어할 수 있는 장치에 관한 것이다.The present invention relates to an optical disk system, and more particularly, to an apparatus capable of controlling a digital sum value (DSV) using a pattern of a synchronization signal.
콤팩트 디스크나 디지탈 비디오 디스크등과 같은 광 디스크에는 직류 성분부터 컷오프(cut off)주파수까지의 주파수 대역 신호를 기록 재생하는 것이 가능하나 다음과 같은 두가지 이유에 의하여 기록하는 신호의 저주파수 성분을 억압하게 된다.Optical discs such as compact discs and digital video discs can record and reproduce frequency band signals from a DC component to a cut off frequency, but suppress the low frequency components of the recorded signal for two reasons. .
그 첫 번째 이유는 재생 광 스포트(spot)를 디스크의 신호 기록면에 집광시키거나 기록 피트(pit) 열(track)을 추종하도록 하기 위해서 필요한 서보 신호를 보다 나은 S/N로 얻기 위해서이다. 즉, 서보 신호는 광 스포트의 디포커스(defocus)나 신호 트랙의 흔들림 등에 의하여 검출되는 신호로서, 주파수 대역은 수 kHZ정도이다. 이러한 서보 신호는 기록 신호에 의해 형성된 피트 열에서 얻어지기 때문에 결국 기록 신호의 영향을 받게 된다. 따라서 서보 신호 대역(수 kHz)의 주파수 성분(기록 신호의)을 억압시킬 필요가 있게 된다.The first reason is to obtain a better S / N of the servo signal necessary to focus the reproduction light spot on the signal recording surface of the disc or to follow the recording pit track. That is, a servo signal is a signal detected by defocus of an optical spot, a shake of a signal track, etc., and a frequency band is about several kHZ. These servo signals are obtained from the pit rows formed by the recording signals and thus are eventually affected by the recording signals. Therefore, it is necessary to suppress the frequency component (of the recording signal) in the servo signal band (several kHz).
다음으로 두 번째 이유는 디스크 표면의 먼지, 흠, 오염 등에 의한 영향을 저감시키기 위함이다.The second reason is to reduce the influence of dust, scratches, and contamination on the disk surface.
즉, 컴팩트 디스크나, 디지탈 비디오 디스크와 같이 카트리지가 없이 그대로 쓰는 디스크의 경우에는 디스크 표면의 먼지나, 오염을 막을 수 없으며 그 영향은 저주파로 집중된다.That is, in the case of a compact disc or a disc that is used as it is without a cartridge, such as a digital video disc, dust or dirt on the surface of the disc cannot be prevented, and the influence is concentrated at low frequency.
따라서, 디스크에 신호를 기록하기 위하여 변조시킨 후에 이 신호에서 미리 저주파 성분을 제거하면 신호의 재생 과정에서 저주파 성분은 필요없게 되고, 그 결과 먼지나 흠 등에 의한 영향을 받은 저주파 성분은 제거될 수 있다.Therefore, if the low frequency component is removed from the signal in advance after it is modulated to record the signal on the disk, the low frequency component is not necessary in the reproduction process of the signal, and as a result, the low frequency component affected by dust or scratches can be removed. .
이와 같이 변조 신호로부터 저주파 성분을 억압하기 위하여 DSV를 이용하게 된다. DSV는 변조된 기록 신호의 1은 1로 그리고 0은 -1로 대응시켜 이 값들을 누적, 가산한 값을 의미한다. 누적, 가산된 DSV를 0에 근접시키면 즉, 기록 신호의 1과 0의 개수가 서로 동일하게 제어하면 기록 신호의 저주파 성분을 억압할 수 있게 된다.As such, DSV is used to suppress low frequency components from the modulated signal. DSV refers to a value obtained by accumulating and adding the values of 1 to 1 and 0 to -1 of the modulated recording signal. When the accumulated and added DSVs are close to zero, that is, when the number of 1s and 0s of the recording signal is controlled to be equal to each other, the low frequency component of the recording signal can be suppressed.
일반적으로 콤팩트 디스크에서는 신호의 저주파 성분을 억압하기 위하여 EFM(Eight to Fourteen Modulation) 변조를 행하는 한편, EFM 변조에서 3비트의 머징(merging)비트를 사용하여 DSV 제어를 행하고 있다. 머징 비트는 런 렝쓰(Run Length) 제한을 만족하는 복수의 부호 중에서 DSV의 절대치가 가장 적게되도록 추가되는 3비트를 의미한다. 따라서 EFM 변조는 8 비트의 데이터를 14비트로 변환시키나, 3 비트의 머징 비트가 추가되므로 결과적으로 8비트에서 17비트로 변환하여 변환 효율이 8/17=0.47이 되어 효율이 낮으므로 고밀도 기록에는 적합하지는 않다. 그러나, 머징 비트의 수를 줄이면 데이터 변환율이 증가하여 고밀도 기록이 가능하나, DSV의 선택 폭이 감소하므로 DSV를 낮출 수 없어 저주파 성분 억압이 힘들다는 문제가 발생한다. 실제로 EFM 변조에서 DSV 제어용 머징 비트 3 비트 중에서 1 비트를 삭제하여 2 비트로 하게되면 동일한 기록밀도에서 약 6%정도의 용량을 증가시켜 기록이 가능하나 신호의 저역 성분은 5kHz 부근에서 약 10dB정도 증가하게 된다.In general, compact discs perform EFM (Eight to Fourteen Modulation) modulation in order to suppress low frequency components of a signal, while DSV control is performed by using three bits of merging bits in EFM modulation. The merging bit refers to three bits added so that the absolute value of the DSV is the smallest among the plurality of codes satisfying the run length limit. Therefore, EFM modulation converts 8 bits of data into 14 bits, but since 3 bits of merging bits are added, the result is 8 to 17 bits, resulting in a conversion efficiency of 8/17 = 0.47, which is low, which is not suitable for high density recording. not. However, reducing the number of merging bits increases the data conversion rate and enables high density recording. However, since the selection range of the DSV is reduced, the DSV cannot be lowered, which causes a problem of suppressing low frequency components. In fact, in EFM modulation, if one bit is removed from three bits of the merging bit for DSV control, it is possible to record by increasing the capacity by about 6% at the same recording density, but the low-frequency component of the signal increases by about 10dB around 5kHz. do.
도 1에는 콤팩트 디스크에서 정보 데이터를 EFM변조하고, EFM변조된 신호에 머징 비트를 추가하는 종래 장치의 블록도가 도시되어 있다.Figure 1 shows a block diagram of a conventional apparatus for EFM modulating information data on a compact disc and adding merging bits to the EFM modulated signal.
도시된 바와 같이 입력 데이터들은 부호화및 변조부(1)를 통하여 부호화및 EFM 변조되어 스위칭부(2)에 인가된다. 이때, EFM변조된 데이터들은 데이터들의 각 섹터나 블록의 처음 위치에 동기 신호가 첨가되어야 하는 바, 스위칭부(2)의 다른 단자에는 동기 신호를 출력하는 동기 신호 발생부(3)가 연결되어 있다. 즉, 스위칭부(2)는 도시하지 않은 프로세서에 의하여 스위칭되어 부호화및 변조부(1)에서 출력되는 데이터들의 섹터나 블록의 처음 위치에 동기 신호를 부가하여 머징비트 삽입 회로(4)에 인가한다.As shown in the drawing, the input data is encoded and EFM modulated by the encoding and modulating unit 1 and applied to the switching unit 2. At this time, the EFM modulated data should be added with a synchronization signal at the beginning of each sector or block of the data, and the other terminal of the switching unit 2 is connected with a synchronization signal generator 3 for outputting a synchronization signal. . That is, the switching unit 2 is switched by a processor (not shown) and adds a synchronization signal to the first position of a sector or block of data output from the encoding and modulation unit 1 and applies it to the merging bit insertion circuit 4. .
이때, 머징비트 삽입 회로(4)는 EFM 변조된 데이터열을 임의의 간격으로 짤라 미리 기억해둔 전의 구간까지의 총 DSV와 다음 구간의 DSV을 계산하여 새로운 구간까지의 DSV를 감소하도록 3비트의 머징 데이터를 삽입하는 것이다. 이와 같이 머징 데이터가 삽입된 EFM 데이터들은 NRZI(No Return to Zero Inverted) 채널 코딩부(5)를 통하여 부호화되어 출력된다.At this time, the merging bit insertion circuit 4 cuts the EFM modulated data strings at random intervals, calculates the total DSV up to the previous section and the DSV of the next section, and reduces the DSV up to the new section to reduce the DSV up to the new section. Inserting data. The EFM data into which the merging data is inserted are encoded and output through the No Return to Zero Inverted (NRZI) channel coding unit 5.
그러나, 상술한 바와 같이 머징 데이터를 이용하여 저주파 성분을 억압하는 종래 기술에서는 고밀도화 기록을 위하여는 머징 데이터의 비트 수를 감소시켜 부호 효율을 높여야 하나, 이와 같이 머징 데이터를 감소시키면 저주파 성분의 억압이 힘들어진다는 문제가 발생한다.However, in the prior art of suppressing low frequency components using merging data as described above, in order to achieve high density recording, the number of bits of merging data must be reduced to increase the coding efficiency.However, reducing the merging data reduces the suppression of low frequency components. The problem arises.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은, NRZI 부호화시에 상이한 DSV 값을 갖는 동기 신호를 EFM 변조된 데이터들에 선택적으로 삽입하므로써 DSV를 용이하게 제어할 수 있게 한 광디스크 시스템에서 동기 신호를 이용한 DSV 제어 장치를 제공하는데 있다.The present invention has been made to solve this problem, and an object of the present invention is to make it possible to easily control DSV by selectively inserting a synchronization signal having a different DSV value into EFM modulated data during NRZI encoding. To provide a DSV control apparatus using a synchronization signal in an optical disk system.
본 발명에 따른 광디스크 시스템에서 동기 신호를 이용한 DSV 제어 장치는, 입력 데이터를 광 디스크에 기록할 수 있도록 부호화및 변조하는 장치로서, 입력 데이터를 부호화및 변조하여 출력하는 부호화화및 변조부와; 부호화및 변조부에서 변조된 데이터의 소정 섹터별로 소정 머징 비트를 삽입하여 DSV를 조정하는 머징비트 삽입 회로와; 머징비트 삽입 회로에서 출력되는 1 섹터의 부호 열을 저장하는 메모리와; 우수개의 1의 개수를 갖는 동기 신호 1을 저장하고 있으며, 동기 출력 신호의 인가시에 동기 신호 1을 출력하는 제 1 동기 출력부와; 기수개의 1의 개수를 갖는 동기 신호 2를 저장하고 있으며, 동기 출력 신호의 인가시에 동기 신호 2를 출력하는 제 2 동기 출력부와; 현재 섹터 이전까지의 총 DSV와 상기 메모리에 저장되어 있는 섹터의 DSV를 합하여 NRZI 부호화시에 DSV가 0에 가깝게 될 수 있는 동기 신호 1 또는 2를 출력하는 제 1 또는 제 2 동기 출력부에 동기 출력 신호를 인가하는 동기 선택 회로와; 메모리및 동기 출력부에 선택적으로 스위칭되어 메모리로부터 출력되는 1 섹터의 처음 위치에 동기 신호1,2를 선택적으로 부가하여 출력하는 스위칭부와; 스위칭부로부터의 데이터를 NRZI부호화하여 출력하는 NRZI 채널 코딩부를 구비한다.An apparatus for controlling DSV using a synchronization signal in an optical disc system according to the present invention, comprising: an encoding and modulation unit for encoding and modulating input data so as to be recorded on an optical disc; A merging bit insertion circuit for adjusting a DSV by inserting a predetermined merging bit for each predetermined sector of data modulated by the encoding and modulation unit; A memory for storing a code string of one sector output from the merging bit insertion circuit; A first synchronous output section for storing a synchronous signal 1 having an even number of 1s and outputting a synchronous signal 1 when a synchronous output signal is applied; A second synchronous output section for storing synchronous signal 2 having an odd number of 1s and outputting synchronous signal 2 when a synchronous output signal is applied; Synchronous output to the first or second synchronous output unit which adds the total DSV up to the current sector and the DSVs of the sectors stored in the memory and outputs the synchronous signal 1 or 2 such that the DSV can be close to zero during NRZI encoding. A synchronization selection circuit for applying a signal; A switching unit for selectively switching the memory and the synchronization output unit and selectively adding the synchronization signals 1 and 2 to the first position of one sector output from the memory; And an NRZI channel coding unit for NRZI encoding and outputting data from the switching unit.
도 1은 종래 광 디스크 시스템에서 DSV 제어 장치의 블록도,1 is a block diagram of a DSV control apparatus in a conventional optical disk system,
도 2는 NRZI 파형에서 천이 방향에 따른 DSV 변화를 도시한 도면,2 is a diagram illustrating a change in DSV according to a transition direction in an NRZI waveform;
도 3 은 본 발명의 수행시에 사용되는 동기 신호 1,2에 의한 DSV변화를도시한 도면,3 is a diagram showing a DSV change caused by synchronization signals 1 and 2 used in the implementation of the present invention;
도 4 는 본 발명에 따른 광디스크 시스템에서 동기 신호를 이용한 DSV 제어 장치의 블럭도.4 is a block diagram of a DSV control apparatus using a synchronization signal in the optical disk system according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
10 : 부호화및 변조부20 : 머징비트 삽입 회로10: encoding and modulating unit 20: merging bit insertion circuit
30 : 메모리40 : 동기 선택 회로30 memory 40 sync selection circuit
50, 60 : 동기 출력부70 : 스위칭부50, 60: synchronous output unit 70: switching unit
80 : NRZI 채널 코딩부80: NRZI channel coding unit
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
먼저, 본 발명을 착상하게된 기본 계념을 설명하면 다음과 같다.First, the basic idea that came up with the present invention is as follows.
NRZI 부호화는 데이터 열이 1인 위치에서 파형의 전이가 발생하는 바, 동일한 지점의 1에서 파형이 1에서 0으로 전이하는냐 또는 0에서 1 로 전이하는냐에 따라서 그 데이터가 DSV 값은 반대 부호의 값을 가지게 된다. 즉, 도 2에 도시된 바와 같이 동일 데이터(0,1,0,0,1.....)라하여도 그 첫 번째 데이터(0)에서 NRZI부호가 로우 상태였는지 또는 하이 상태였는지에 따라 NRZI 부호의 DSV값은 그 절대값은 같으나 부호가 상이함을 알 수 있다.In NRZI encoding, the transition of the waveform occurs at the position where the data string is 1, so that the DSV value is the opposite sign depending on whether the waveform transitions from 1 to 0 or 0 to 1 at the same point. Will have That is, as shown in FIG. 2, even if the same data (0,1,0,0,1 .....), the NRZI code is low or high in the first data (0). It can be seen that the DSV values of the NRZI code have the same absolute value but different codes.
본 발명은 이러한 원리를 기본으로 한 것으로서, 1 섹터마다 맨처음에 첨가되는 동기 신호의 파형을 두가지로 설정하게 된다. 즉, 일반적으로 동기 신호는 런 렝쓰 부호의 코드(도 3 b) 제한 즉, 1과 1 사이의 0의 개수 제한을 지키면서 부호열에서 나올 수 없는 코드로 설정하는데 도 3에서 도시된 두 개의 동기 신호 1,2 는 이러한 요건을 구비한 것이다.The present invention is based on this principle, and sets two waveforms of the sync signal to be added first for each sector. That is, in general, the synchronization signal is set to a code that cannot come out of the code string while keeping the code of the run length code (FIG. 3b), that is, the number of 0s between 1 and 1, and the two synchronization signals shown in FIG. 1,2 is equipped with such a requirement.
도 3 b에서의 동기 신호 1내의 1의 개수는 동시된 바와 같이 5 개이고, 동기 신호 2 내의 1의 개수는 4개로 설정되어 있는 바, 이러한 동기 신호 1,2를 부가한 신호(도 3 c)를 NRZI부호화 한 경우에 이 NRZI부호의 최종 부호의 레벨은 서로 상이하게 된다. 즉, 런 렝쓰 부호화 데이터에 동기 신호 1, 2를 각각 부가하고, 동기 신호가 부가된 런 렝쓰 부호화 데이터들을 NRZI 부호화한 경우에 동기 신호1,2의 선택에 따라 런 렝쓰 부호의 천이 방향(0에서 1로 또는 1에서 0으로)을 서로 다르게 할 수 있게 되는 바, NRZI부호의 총 DSV도 상이하게 됨을 알 수 있다. 이때, 동기 신호 1,2를 제외한 나머지 런 렝쓰 부호 부분에 대한 DSV는 그 절대값은 동일하나, 부호가 서로 반대임을 알 수 있다.The number of 1s in the sync signal 1 in FIG. 3B is five as in the same manner, and the number of 1s in the sync signal 2 is set to four, so that the signal to which such sync signals 1,2 are added (FIG. 3C). When NRZI is encoded, the level of the final code of this NRZI code is different from each other. That is, when NRZI encoding run length coded data to which run length coded data is added to the run length coded data, respectively, and in accordance with the selection of the sync signal 1 and 2, the transition length of the run length code (from 0) 1 or 0 to 1), the total DSV of the NRZI code is also different. At this time, the absolute value of the DSV for the other run length code portions excluding the synchronization signals 1 and 2 may be identical, but the signs are opposite to each other.
따라서, 런 렝쓰 부호의 각 섹터마다 동기 신호1,2의 선택에 의해 그 섹터의 DSV를 + 또는 -값으로 만들 수 있는 바, 이전 섹터까지의 총 DSV가 +인 경우에는 현재 입력되는 섹터의 DSV를 동기 신호1,2의 선택에 의하여 -로 하면 총 DSV를 0에 가깝게 제어할 수 있을 것이다.Therefore, for each sector of the run length code, the DSV of the sector can be made + or-by selecting the synchronization signals 1 and 2, and if the total DSV up to the previous sector is +, the DSV of the currently input sector is If you set to-by the selection of the synchronization signals 1 and 2, the total DSV can be controlled to be close to zero.
이와 같은 방법으로 DSV를 제어할 수 있으며 부호열의 임의의 위치마다 부가되는 DSV제어 비트의 수를 줄일 수 있음을 알 수 있다.It can be seen that the DSV can be controlled in this manner and the number of DSV control bits added to any position of the code string can be reduced.
도 4 에는 상술한 바와 같은 방법에 의하여 DSV를 제어하는 본 발명에 따른 장치의 블록도가 도시되어 있다.4 shows a block diagram of an apparatus according to the invention for controlling DSV by the method as described above.
도시된 바와 같이 입력 데이터는 도시되지 않은 부호 테이블 등에 의하여 부호화및 변조부(10)에서 변조된다.As shown, the input data is modulated by the encoding and modulating unit 10 by a code table or the like not shown.
부호화및 변조부(10)에서 변조된 데이터는 머징비트 삽입 회로(20)에 인가되고, 머징비트 삽입 회로(20)는 부호 데이터열을 임의의 간격으로 짤라 미리 기억해둔 전의 구간까지의 총 DSV와 다음 구간의 DSV을 계산하여 새로운 구간까지의 DSV를 감소하도록 소정 비트의 머징 데이터를 삽입하게 된다.The data modulated by the encoding and modulating unit 10 is applied to the merging bit inserting circuit 20, and the merging bit inserting circuit 20 cuts the code data string at random intervals, and the total DSV up to the previous section previously stored. The DSV of the next section is calculated to insert a predetermined bit of merging data to reduce the DSV up to a new section.
머징비트 삽입 회로(20)에서 머징 비트가 삽입된 상태의 부호 데이터들은 1 섹터의 부호 열을 저장하는 메모리(30)에 임시 보관되는 한편, 동기 선택 회로(40)에 인가된다. 동기 선택 회로(40)는 동기 출력부(50,60)에 동기 출력 신호를 선택적으로 인가한다. 여기서 동기 출력부(50,60)가 출력하는 동기 신호 1,2는 도 3에 도시된 바와 1의 개수는 상이하게 설정되어 있으며, 동기 출력 신호의 인가시에 저장된 동기 신호를 각각 출력하도록 구성되어 있다.In the merging bit insertion circuit 20, the sign data in which the merging bit is inserted are temporarily stored in the memory 30 that stores the code string of one sector, and applied to the synchronization selecting circuit 40. The synchronization selecting circuit 40 selectively applies the synchronization output signal to the synchronization output units 50 and 60. Here, the number of the synchronous signals 1,2 output from the synchronous output units 50 and 60 is set differently from that shown in FIG. 3, and is configured to output the synchronous signals stored when the synchronous output signal is applied. have.
즉, 동기 선택 회로(50)는 현재 섹터 이전까지의 총 DSV와 메모리(40)에 저장되어 있는 섹터의 DSV를 합하여 NRZI 부호화시에 DSV가 0에 가깝게 될 수 있는 동기 신호 1 또는 2를 선택하고, 이에 해당하는 동기 신호 1,2를 출력하는 동기 출력부(50,60)에 동기 출력 신호를 인가하는 것이다.That is, the synchronization selecting circuit 50 selects the synchronization signals 1 or 2 such that the DSV becomes close to 0 during NRZI encoding by adding up the total DSV up to the current sector and the DSVs of the sectors stored in the memory 40. In this case, the synchronous output signal is applied to the synchronous output units 50 and 60 that output the corresponding synchronous signals 1 and 2.
이와 같이 메모리(30)에 저장된 부호 데이터와 동기 출력부(50,60)의 동기 신호 1,2는 스위칭부(70)의 단자(a,b)에 각각 인가되고, 스위칭부(70)는 도시하지 않은 프로세서의 제어에 따라서 메모리(30)로부터 출력되는 데이터의 처음 위치에 동기 신호를 부가하여 NRZI 채널 코딩부(80)에 인가한다.In this way, the code data stored in the memory 30 and the synchronous signals 1 and 2 of the synchronous output units 50 and 60 are applied to the terminals a and b of the switching unit 70, respectively. In accordance with the control of the processor, the synchronization signal is added to the first position of the data output from the memory 30 and applied to the NRZI channel coding unit 80.
NRZI 채널 코딩부(80)는 상술한 바와 같이 스위칭부(70)로부터의 데이터를 NRZI부호화하여 출력하게 된다.As described above, the NRZI channel coding unit 80 NRZI-codes and outputs data from the switching unit 70.
이와 같이 구성된 본 발명의 장치에서 DSV를 제어하는 부분이 머징비트 삽입 회로(10)와, 동기 선택 회로(50)의 2 부분인 바, DSV를 더욱 강력하게 제어할 수 있음을 알 수 있다.In the apparatus of the present invention configured as described above, the part controlling the DSV is two parts of the merging bit inserting circuit 10 and the synchronous selecting circuit 50, so that the DSV can be more strongly controlled.
따라서, 동기 신호 1,2에 의하여 DSV를 충분히 제어할 수 있는 바, 머징비트 삽입 회로(10)에서 삽입되는 머징 비트의 수를 종래의 3 비트에서 2 비트로 1 비트 감소시킬 수 있다. 이와 같이 머징 비트의 수가 1 비트 감소되는 경우에 약 6%의 기록 용량 증대가 실현된다.Therefore, the DSV can be sufficiently controlled by the synchronization signals 1 and 2, so that the number of merging bits inserted in the merging bit insertion circuit 10 can be reduced by one bit from three bits to two bits. When the number of merging bits is reduced by one bit in this manner, an increase in recording capacity of about 6% is realized.
이와 같이 본 발명에서는 동기 신호의 패턴을 이용하여 DSV의 별도 제어가 가능한 바, DSV 제어를 위한 머징 비트의 수를 감소시킬 수 있어 광 디스크의 기록 용량을 증대시킬 수 있는 효과가 있다.As described above, in the present invention, since the DSV can be separately controlled by using the pattern of the synchronization signal, the number of merging bits for the DSV control can be reduced, thereby increasing the recording capacity of the optical disk.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970011720A KR100235788B1 (en) | 1997-03-31 | 1997-03-31 | Apparatus for controlling dsv in optical disc system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970011720A KR100235788B1 (en) | 1997-03-31 | 1997-03-31 | Apparatus for controlling dsv in optical disc system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980075488A true KR19980075488A (en) | 1998-11-16 |
| KR100235788B1 KR100235788B1 (en) | 1999-12-15 |
Family
ID=19501500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970011720A KR100235788B1 (en) | 1997-03-31 | 1997-03-31 | Apparatus for controlling dsv in optical disc system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100235788B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691640B1 (en) * | 2003-11-17 | 2007-03-09 | 티아크 가부시키가이샤 | Optical disk drive |
-
1997
- 1997-03-31 KR KR1019970011720A patent/KR100235788B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691640B1 (en) * | 2003-11-17 | 2007-03-09 | 티아크 가부시키가이샤 | Optical disk drive |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235788B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263686B1 (en) | Modulating method | |
| KR910001884B1 (en) | Method and apparatus for encoding a binary digital information signal | |
| JP3957679B2 (en) | Coded modulation method and modulation device, demodulation method and demodulation device, information recording medium | |
| DE69612715D1 (en) | RECORDING MEDIUM, RECORDING METHOD AND DEVICE, AND PLAYBACK METHOD AND DEVICE | |
| US20050053160A1 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
| KR0136715B1 (en) | Data modulation/demodulation method and apparatus thereof | |
| KR960003091B1 (en) | Varying digital sum variation | |
| US6559779B2 (en) | Data encoding method, apparatus, and storage medium | |
| KR100235788B1 (en) | Apparatus for controlling dsv in optical disc system | |
| KR100370517B1 (en) | Modulation method, recording method, reproducing method, recording and reproducing apparatus, recording and reproducing method, and reproducing apparatus | |
| US6172622B1 (en) | Demodulating device, demodulating method and supply medium | |
| US4377805A (en) | Magnetic recording | |
| JPH08235785A (en) | Recording signal modulating device, recording signal demodulating device, recording signal modulating method and recording signal demodulating method | |
| JP3856700B2 (en) | Digital data conversion method | |
| JP3531202B2 (en) | Signal binarization circuit | |
| JP3239663B2 (en) | Modulation method, modulation device and demodulation device | |
| US7167524B2 (en) | Method of inserting sync data in modulated data and recording medium containing the sync data | |
| US6809663B1 (en) | Digital signal modulation method | |
| KR950003636B1 (en) | Digital modulation/demodulation look-up table | |
| JP3013366B2 (en) | Digital modulation circuit and demodulation circuit | |
| KR100575638B1 (en) | Method and apparatus for coding information, method and apparatus for decoding coded information, method of fabricating a recording medium, the recording medium and modulated signal | |
| KR0144965B1 (en) | Error correction method of efm decoding | |
| KR100531781B1 (en) | Method and apparatus for modulating digital data and medium for recording modulated data generated thereby | |
| KR100575658B1 (en) | Method and apparatus for coding information | |
| KR940022517A (en) | Data recording method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110901 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20120903 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |