KR19980073300A - Obstacle Monitoring System of Pachinkogi's Image Display - Google Patents
Obstacle Monitoring System of Pachinkogi's Image Display Download PDFInfo
- Publication number
- KR19980073300A KR19980073300A KR1019970008492A KR19970008492A KR19980073300A KR 19980073300 A KR19980073300 A KR 19980073300A KR 1019970008492 A KR1019970008492 A KR 1019970008492A KR 19970008492 A KR19970008492 A KR 19970008492A KR 19980073300 A KR19980073300 A KR 19980073300A
- Authority
- KR
- South Korea
- Prior art keywords
- display device
- video display
- main board
- pachinkogi
- image display
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F7/00—Indoor games using small moving playing bodies, e.g. balls, discs or blocks
- A63F7/02—Indoor games using small moving playing bodies, e.g. balls, discs or blocks using falling playing bodies or playing bodies running on an inclined surface, e.g. pinball games
- A63F7/022—Pachinko
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
Abstract
본 발며은 파친코기의 영상표시장치의 장해감시시스템에 관한 것으로, 파친코기의 영상표시장치의 초기도입, 교환시 등에 있어서 소정의 영상표시장치인지 아닌지를 식별하는 동시에, 영상표시장치와 주 기판과의 패러럴 케이블에 대한 신호등의 장해를 적절하게 감시할 수 있는 시스템을 제공하는 것을 그 목적으로 하며, 본 발명의 파친코기의 영상표시장치의 장해감시시스템은, 파친코기의 유기제어를 위한 CPU 등을 포함한 주 기판으로부터, 제어용 코맨드 및 데이터를 포함한 패러럴 데이터가 전송되어, 도안 등을 표시가능케 하는 영상표시장치에, 표시냉요이 다른 식별코드를 기억하는 수단을 설치하는 동시에, 상기 주 기판으로부터 전송되는 영상표시장치 식별코드와의 비교에 의해 소정의 영상표시장치인지 아닌지를 식별하는 식별수단을 설치한 것을 특징으로 하는 것이다.The present invention relates to an obstacle monitoring system of a Pachinkogi image display apparatus. The present invention identifies whether or not a Pachinkogi image display apparatus is a predetermined image display apparatus during initial introduction and replacement of the Pachinkogi image display apparatus. It is an object of the present invention to provide a system capable of appropriately monitoring a failure of a signal lamp for a parallel cable of the present invention. Parallel data including control commands and data are transmitted from the main board, and the video display device is provided with a means for storing identification codes of different display and cooling characteristics in a video display device that enables display of a pattern or the like, and is transmitted from the main board. Identification means for identifying whether or not the predetermined video display device is compared with the display device identification code is established. It is characterized by molars.
Description
본 발명은 파친코기의 영상표시장치의 장해감시시스템에 관한 것이다.The present invention relates to an obstacle monitoring system of an image display apparatus of pachinkogi.
근년의 파친코기에 있어서는, 표시수단이 발달하여, 도안, 캐릭터, 숫자 등을 고속으로 또한 화려하게 표시가능하게 한 CPU 등을 내장하는, 소위, 인텔리전트화된 영상표시장치, 예를 들어, 액정디스플레이(LCD)가 사용되는 일이 많아지고 있다. 이 영상표시장치는, 파친코기의 제어를 위한 CPU 등을 포함한 주 기판으로부터 통상 8비트의 신호선 등과 전원선을 포함한 케이블로 접속된다.In recent years, pachinkogi has developed display means, such as a so-called intelligent display device, for example, a liquid crystal display (CPU) that incorporates a CPU or the like which enables to display patterns, characters, numbers, etc. at high speed and colorfully. LCD) is increasingly used. The video display device is normally connected by a cable including an 8-bit signal line and a power line from a main board including a CPU for controlling the pachinkogi.
이 인텔리전트화된 영상표시장치는 외견상은 동일하여도, 기억수단으로서의 프로그램용 ROM과 캐릭터용 ROM이 다르다는 것은 당연하고 표시내용도 다른 것이지만, 종래에 있어서는, 표시내용 등이 다른 영상표시장치를 실수로 부착하여도 작동해 버릴 가능성이 높고, 실수로 부착해 버린 경우는, 올바른 부착을 위해 쓸데없는 추가작업을 어쩔 수 없이 해야 하는 문제가 있었다.Although the intelligent video display device is identical in appearance, the program ROM as the storage means and the character ROM are different from each other, and the display contents are different from each other. However, conventionally, a video display device having a different display content or the like is mistakenly used. There is a high possibility that it will work even if it is attached, and if it is accidentally attached, there is a problem that it is necessary to do unnecessary additional work for proper attachment.
또한, 영상표시장치의 사용중, 어떤 원인으로, 주 기판과 영상표시장치를 접속하는 패러럴 신호선의 단선(斷線), 단락(短絡) 등의 장해가 있는 경우에는, 영상표시장치에 표시되는 화면연출이 빠지는(날라가는) 등의 장해가 발생하는 문제가 있었다.In addition, when the video display device is in use, if there is a problem such as disconnection or short circuit of the parallel signal line connecting the main board and the video display device, the screen is displayed on the video display device. There was a problem in that such a failure occurred.
또한, 파친코기에 있어서는, 주 기판측으로부터 영상표시장치로의 제어신호등의 전송만이 허가되고, 영상표시장치측으로부터 주 기판측으로의 응답신호를 되보내는 쌍방향 통신은 규제에 의해 허가되지 않고 있다.In the pachinkogi, only transmission of a control signal or the like from the main board side to the video display device is permitted, and bidirectional communication for returning a response signal from the video display device side to the main board side is not permitted by regulation.
본 발명은, 상기 문제를 해소하기 위하여, 파친코기의 영상표시장치의 초기 도입, 교환시 등에 있어서 소정의 영상표시장치인지 아닌지를 식별하는 동시에, 영상표시장치와 주 기판과의 패러럴 케이블에 대한 신호 등의 장해를 적절하게 감시할 수 있는 시스템을 제공하고자 하는 것이다.In order to solve the above problem, the present invention identifies whether or not the video display device is a predetermined video display device at the time of initial introduction and replacement of the Pachinkogi image display device, and at the same time, the signal for the parallel cable between the video display device and the main board. The aim is to provide a system that can adequately monitor such obstacles.
본 발명은, 파친코기의 유기(遊技)제어를 위한 CPU 등을 포함한 주 기판으로 부터 제어용 코맨드(command) 및 데이터를 포함한 패러럴 데이터가 전송되고, 도안등을 표시가능케 하는 영상표시장치에, 표시내용이 다른 식별코드를 기억하는 수단을 설치하는 동시에, 그 주 기판으로부터 전송되는 영상표시장치 식별코드와의 비교에 의해 소정의 영상표시장치인지 아닌지를 식별하는 식별수단을 설치한 것이다.According to the present invention, parallel data including control commands and data is transmitted from a main board including a CPU for organic control of a pachinkogi, and the like. A means for storing the other identification code is provided, and identification means for identifying whether or not it is a predetermined video display device by comparison with the video display device identification code transmitted from the main substrate is provided.
또한, 주 기판으로부터, 장해감시용의 모니터 데이터로서 논리 1, 0을 주 기판과 영상표시장치를 접속하는 패러럴 신호선을 통하여 영상표시장치에 전송함으로써, 주 기판과 영상표시장치를 접속하는 패러럴 신호선의 단선, 단락 등의 장해를 감시하는 장해감시수단을 설치한 것이다.In addition, by transmitting the logic 1, 0 from the main board to the video display device via the parallel signal line connecting the main board and the video display device as the monitor data for fault monitoring, the parallel signal line connecting the main board and the video display device Obstacle monitoring means for monitoring the fault such as disconnection or short circuit is provided.
도 1은 본 발명의 실시예를 나타내는 회로 블록도.1 is a circuit block diagram showing an embodiment of the present invention.
도 2는 단선의 경우를 설명하기 위해 케이블부분을 상세하게 나타내는 블록도.Fig. 2 is a block diagram showing the cable portion in detail to explain the case of disconnection.
도 3은 단락의 경우를 설명하기 위해 케이블부분을 상세하게 나타내는 블록도.3 is a block diagram showing the cable portion in detail to explain the case of a short circuit;
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 영상표시장치, 2 : 주 기판, 11 : 식별수단, 12 : 장해감지수단1: image display device, 2: main board, 11: identification means, 12: obstacle detection means
영상표시장치의 신규도입, 교환시 등에는, 기판으로부터 식별코드를 전송함으로써, 이미 영상표시장치의 기억수단으로서의 ROM 등에 설정되어 기입된 소정의 식별코드와 일치하는지 아닌지를 비교하는 것에 의해 소정의 영상표시장치를 식별하는 것을 가능케 한다.When the video display device is newly introduced, replaced, or the like, the identification code is transmitted from the substrate, and the predetermined image is compared by comparing with the predetermined identification code already set and written in the ROM as a storage means of the video display device. It is possible to identify the display device.
또한, 영상표시장치의 사용시에 있어서는, 주 기판으로부터, 장해감시용의 모니터 데이터로서 논리 1, 0을 영상표시장치측에 전송함으로써 영상표시장치 측에서 패러럴 신호선의 단선, 단락 등이 장해를 감시하는 것을 가능케 한다.In addition, when the video display device is used, logic 1 and 0 are transmitted from the main board as monitor data for fault monitoring to the video display device side, whereby disconnection, short circuit, etc. of parallel signal lines are monitored on the video display device side. Makes it possible.
영상표시장치의 표시내용에 맞는 소정의 식별코드를 설정하고, 영상표시장치측에, 주 기판으로부터 전송되는 영상표시장치 식별코드와의 비교에 의해 소정의 영상표시장치를 식별할 수 있는 식별수단을 설치하는 동시에, 영상표시장치측에, 코맨드 및 데이터에 부수하여 보내지는 모니터 데이터에 의해 패러럴 신호선의 단선, 단락 등의 장해를 감시하는 장해감시수단을 설치하여, 부착된 소정의 영상표시장치의 식별과, 영상표시장치 사용시의 신호선의 장해감시를 가능케 한다.Identifying means for identifying a predetermined video display device by setting a predetermined identification code that matches the display content of the video display device, and comparing the video display device identification code transmitted from the main substrate to the video display device side. At the same time, on the video display device side, obstacle monitoring means for monitoring a fault such as disconnection or short-circuit of the parallel signal line by monitor data sent in conjunction with the command and data is provided to identify the attached predetermined video display device. And the interference monitoring of the signal line when the video display device is used.
(실시예)(Example)
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다. 도 1은, 파친코기의 영상표시장치(1)와 주 기판(2)과의 접속부의 회로 블록도를 나타낸다. 주 기판(2)은 파친코기의 제어를 위한 CPU 등을 포함한 유기(遊技)제어용의 주 기판으로, 오픈 콜렉터 출력의 8비트 병렬 인터세이스용의 IC(3)가 탑재된다. 영상표시장치(1)와 주 기판(2)은 전원선(4), 신호선(5)을 포함한 케이블(6)에 의해 접속된다. 이 케이블(6)은 플러그(6a, 6a)를 양단에 접속하고, 영상표시장치(1)상의 기판(1b)과 주 기판(2)에 고정되는 커넥터(1a, 2a)를 통하여 착탈가능하게 접속된다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Fig. 1 shows a circuit block diagram of the connection portion between the pachinkogi image display apparatus 1 and the main substrate 2. The main board | substrate 2 is a main board | substrate for organic control including CPU etc. for controlling a pachinkogi, and the IC 3 for 8-bit parallel interface of an open collector output is mounted. The video display device 1 and the main board 2 are connected by a cable 6 including a power supply line 4 and a signal line 5. The cable 6 connects the plugs 6a and 6a to both ends, and is detachably connected through the boards 1b on the image display device 1 and the connectors 1a and 2a fixed to the main board 2. do.
IC(3)는, 도시되지 않은 CPU의 입출력포트와 접속되는 동시에 상기 신호선(5)에 접속된다. 신호선(5)은, 8비트의 신호선과 도시되지 않은 인터페이스용 IC로부터의 스트로브 신호선(STB)을 포함하고, 전원선(4)은, 본 실시예에서는 공통의 접지선(GRD)과, 전원선(+DC5V선)과, 전원선(4)은, 본 실시예에서는 공통의 접지선(GRD)과, 전원선(+DC5V선)과, 전원선(+DC12V선)을 포함한다.The IC 3 is connected to an input / output port of a CPU (not shown) and to the signal line 5 at the same time. The signal line 5 includes an 8-bit signal line and a strobe signal line STB from an interface IC (not shown). The power supply line 4 has a common ground line GRD and a power supply line in this embodiment. The + DC5V line and the power supply line 4 include a common ground line GRD, a power supply line (+ DC5V line), and a power supply line (+ DC12V line) in this embodiment.
또한, 영상표시장치(1)상의 기판(1b)에는, 기억수단으로서의 프로그램용 ROM(8)이 탑재되어 있는데, 이 ROM(8)에, 1 내지 254, 즉, 16진수에서는 01H 내지 FEH의 범위의, 영상표시장치(1)의 표시냉요에 맞는 1바이트의 식별코드가 기입된다. 또한, 이 실시예에서는, 스타트 코드로서 16진수로 FFH가 사용되기 때문에 이 식별코드범위가 설정되었다.In addition, a program ROM 8 as a storage means is mounted on the substrate 1b on the video display device 1, and the ROM 8 has a range of 1 to 254, that is, 01H to FEH in hexadecimal. 1 byte of the identification code corresponding to the cold display of the video display device 1 is written. In this embodiment, this identification code range is set because FFH is used in hexadecimal as the start code.
또한, 영상표시장치(1)상의 기판(1b)에는, 이 식별코드를 식별하는 기능을 가진 식별수단(11)이 설치되고, 또한, 패러럴 신호선(5)의 단선, 단락 등의 장해를 감시하는 기능을 가진 장해감시수단(12)이 설치된다.In addition, an identification means 11 having a function of identifying this identification code is provided on the substrate 1b on the video display device 1, and furthermore, the detection means for disconnection and short circuit of the parallel signal line 5 is monitored. An obstacle monitoring means 12 having a function is provided.
여기서, 영상표시장치(1)의 신규도입, 교환시에, 영상표시장치(1)를 파친코기에 부착하지 않은 상태에서 케이블(6)의 플러그(6a, 6a)를 커넥터(1a, 2a)에 접속시킨 후, 주 기판(2)측으로부터, 패러럴로 스타트 코드의 16진수로 FFH에 이어, 코맨드 및 데이터에 부수하는 식별코드를 신호선(5)을 통하여 영상표시장치(1)의 기판(1b)측으로 전송하면, ROM(8)에 기입된 1바이트의 식별코드와 전송된 식별코드가 식별수단(11)에서 논리상 배타적 논리합이 얻어져 코드 일치의 경우는 16진수로 00H가 된다.Here, when the video display device 1 is newly introduced or replaced, the plugs 6a and 6a of the cable 6 are connected to the connectors 1a and 2a without the image display device 1 attached to the pachinko corgi. From the main board 2 side, the identification code accompanying the command and data is parallel to the board 1b of the video display device 1 from the main board 2 side through FFH in parallel with the hexadecimal start code. Upon transmission, the logically exclusive logical sum is obtained from the identification means 11 by the identification code of 1 byte and the transmitted identification code written in the ROM 8, and in the case of code matching, 00H is hexadecimal.
이 00H 이외의 경우는 코드 불일치로 되어, 소정의 영상표시장치(1)가 선택되지 않은 것이 판별되고, 본 실시예에서는, 영상표시장치(1)에 아무런 표시가 되지 않은 상태로 되는데, 여기서 경고 메시지를 표시하도록 하여도 좋다. 코드 일치의 경우는, 식별수단(11)에서 논리상 배타적 논리합이 16진수로 00H가 된다. 영상표시장치(1)에 표시가 되고, 초기의 식별시험이 종료되어, 부착작업을 속행할 수 있다.If it is other than 00H, it is a code mismatch, and it is determined that the predetermined video display device 1 is not selected. In this embodiment, the video display device 1 is not displayed at all. You may display a message. In the case of code matching, the logically exclusive logical sum in the identifying means 11 is 00H in hexadecimal. It is displayed on the image display device 1, the initial identification test is completed, and the attaching operation can be continued.
다음, 통상시의 사용상태에 관하여 설명한다. 도 2 및 도 3은 도 1의 회로 블록도의 케이블(6) 부분을 상세하게 나타낸 것이다. 도면의 IC(3)의 오픈 콜렉터 출력의 8비트의 트랜지스터의 병렬 출력선(C8~C1)은, 상기 케이블(6)을 통하여 영상표시장치(1)의 기판(1b)측에서 저항소자를 통하여 직류 +5V로 풀업된다.Next, the normal use condition will be described. 2 and 3 show the cable 6 portion of the circuit block diagram of FIG. 1 in detail. Parallel output lines C8 to C1 of the 8-bit transistor of the open collector output of the IC 3 in the drawing are connected via a resistor element on the substrate 1b side of the image display device 1 via the cable 6. Pulled up to + 5V DC.
여기서, 주 기판으로부터, 코맨드 및 데이터에 부수하여 모니터 데이터로서 병렬비트 단위로 논리 1, 0을 영상표시장치(1)측으로 전송한다. 구체적으로는, 모니터 데이터인 16진수로 FFH에 계속되는 00H를 전송한다. CPU측으로부터 FFH를 전송하면 오픈 콜렉터의 IC(3)의 병렬 8비트의 트랜지스터는 전부 도통하고, 병렬출력은, 기판(1b)측에서는 병렬 8비틀 단위로 논리 0, 즉, 00H가 되는 정상상태를 나타낸다. 이 경우는, 장해감시수단(12)은 장해를 검지하지 않는다. 또한, 이 실시예에서는, 최초의 모니터 데이터의 FFH는 스타트 코드와 겸용되고, 계속되는 00H는 코맨드 데이터에 부수하여 전송된다. FFH와 00H는 연속되지 않아도 좋다.Here, from the main substrate, the logic 1 and 0 are transmitted to the video display device 1 in parallel bit units as monitor data in addition to the commands and data. Specifically, 00H following FFH is transmitted in hexadecimal which is monitor data. When the FFH is transmitted from the CPU side, all the parallel 8-bit transistors of the open collector IC 3 are turned on, and the parallel output is a normal state of logic 0, i.e., 00H, in units of 8 parallel twists on the substrate 1b side. Indicates. In this case, the obstacle monitoring means 12 does not detect the obstacle. In this embodiment, the FFH of the first monitor data is combined with the start code, and the subsequent 00H is transmitted along with the command data. FFH and 00H do not have to be continuous.
만약, 도 2의 블록도에서, 영상표시장치(1)의 사용중에 S1부분의 출력선(C7)이 단선하였다고 하면, 모니터 데이터로서 CPU측으로부터 FFH가 전송되면 기판(1b)측의 직류 +5V로의 풀업점의 P1은 논리 1, 즉, 병렬 8비트 단위로 40H를 유지한채로 되어, 이것은 장해감시수단(12)에 의해 장해있음으로 검지된다.In the block diagram of Fig. 2, if the output line C7 of the S1 portion is disconnected while the image display apparatus 1 is in use, if FFH is transmitted from the CPU side as monitor data, the direct current + 5V on the substrate 1b side P1 of the furnace pull-up point is maintained at logic 1, i.e., 40H in parallel 8-bit units, which is detected by the obstacle monitoring means 12 as a failure.
다음, FFH에 이어 모니터 데이터로서 00H가 전송되면, 오픈 콜렉터 출력의 IC(3)의 병렬 8비트의 트랜지스터는 전부 도통하지 않게 되고, 병렬출력은 기판(1b)측에서는 병렬 8비트 단위로 논리 1, 즉, FFH로 될 것이었으나, 도 3의 볼록도의 S2부분에서 출력선(C1)이 접지선(GRD)과 단락하였다고 하면, 기판(1b)측의 직류 +5V로의 풀업점의 P2는 논리0, 즉, 병렬 8비트 단위로 FFH를 유지한채로 되기 때문에, 이것은 장해감시수단(12)에 의해 장해있음으로 검지된다.Next, if 00H is transmitted as the monitor data following FFH, all of the parallel 8-bit transistors of the IC 3 of the open collector output are not conducting, and the parallel output is performed in parallel 8-bit units on the board 1b side. That is, FFH, but if the output line C1 is short-circuited with the ground line GRD in the S2 part of the convexity of FIG. 3, P2 of the pull-up point to + 5V DC on the board | substrate 1b side is a logic 0, That is, since the FFH is held in parallel 8-bit units, this is detected as an obstacle by the obstacle monitoring means 12.
본 실시예에서는, 장해감시수단(12)에 의해 장해를 감시한 경우는 데이터를 파기하여 동작을 정지하도록 하고 있다. 또한, 장해를 검지한 경우에 8비트 각각의 신호에 대하여 비트 단위의 경고표시를 하도록 하여, 어느 신호선이 장해를 일으켰는지를 검지하도록 하여도 좋다.In this embodiment, when the fault is monitored by the fault monitoring means 12, the data is discarded to stop the operation. When a fault is detected, a warning display in units of bits may be performed for each of the 8-bit signals to detect which signal line caused the fault.
또한, 본 실시예에서는, 모니터 데이터로서 병렬 비트 단위로 논리 1, 0을 일괄하여 영상표시장치(1)측에 전송하는 것으로 하였으나, 모니터 데이터를 각 신호선에 각각 다른 타이밍으로 전송하여 장해감시를 할 수도 있다.In this embodiment, the logic data 1 and 0 are collectively transferred to the video display device 1 in parallel bit units as the monitor data, but the monitor data is transmitted to different signal lines at different timings to monitor the disturbance. It may be.
본 발명은, 상기와 같이 구성된 것이므로, 파친코기의 영상표시장치의 초기 도입, 교환시 등에 있어서 소정의 영상표시장치인지 아닌지를 재빨리 식별할 수 있는 동시에, 영상표시장치의 사용시에는 항상 신호선의 상태를 감시할 수 있는 우수한 시스템을 제공가능하게 하였다.Since the present invention is configured as described above, it is possible to quickly identify whether the video display device of Pachinkogi is a predetermined video display device at the time of initial introduction and replacement of the Pachinkogi image display device. It is possible to provide an excellent system for monitoring.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008492A KR100487747B1 (en) | 1997-03-13 | 1997-03-13 | Obstacle Monitoring System of Pachinkogi's Video Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008492A KR100487747B1 (en) | 1997-03-13 | 1997-03-13 | Obstacle Monitoring System of Pachinkogi's Video Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073300A true KR19980073300A (en) | 1998-11-05 |
| KR100487747B1 KR100487747B1 (en) | 2005-11-25 |
Family
ID=43669065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008492A KR100487747B1 (en) | 1997-03-13 | 1997-03-13 | Obstacle Monitoring System of Pachinkogi's Video Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100487747B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575662A (en) * | 1978-12-01 | 1980-06-07 | Nec Corp | Test unit |
| JP3526615B2 (en) * | 1993-05-20 | 2004-05-17 | 株式会社エルイーテック | Microcomputer chip for controlling a gaming machine and collating device for detecting illegality thereof |
| JP2997152B2 (en) * | 1993-07-23 | 2000-01-11 | 株式会社内藤商会 | Pachinko machine board mounting frame |
| JP2917882B2 (en) * | 1995-11-20 | 1999-07-12 | 株式会社三洋物産 | Game equipment control device |
-
1997
- 1997-03-13 KR KR1019970008492A patent/KR100487747B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100487747B1 (en) | 2005-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100437463C (en) | Display system and control method thereof | |
| US5675813A (en) | System and method for power control in a universal serial bus | |
| US6516205B1 (en) | Portable terminal with bus manager switching function | |
| KR20120099881A (en) | Image processing apparatus and control method thereof | |
| KR100687923B1 (en) | Master device, control method thereof and electronic apparatus having master device | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US5848292A (en) | System for data transmission between a wedge microcontroller and a personal computer microcontroller by disconnecting the keyboard microcontroller and placing the same in hold state | |
| US6720801B2 (en) | RS-232 bus data tap apparatus | |
| US20130227185A1 (en) | Remote access appliance with communication protocol autosensing feature | |
| JPH10118273A (en) | Trouble monitoring system for image display apparatus in pachinko machine | |
| KR100487747B1 (en) | Obstacle Monitoring System of Pachinkogi's Video Display | |
| JPH04186443A (en) | Information processor | |
| KR20060111202A (en) | Display apparatus, control method thereof and communication system | |
| US5753982A (en) | Apparatus for supplying power to a peripheral device from computer system | |
| US6014299A (en) | Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current | |
| US6651177B1 (en) | Circuit and method of providing power to an external peripheral | |
| KR100595905B1 (en) | System having a screen and an external power supply unit | |
| CN106897179A (en) | A kind of serial communication self checking method | |
| JP3079805B2 (en) | Fault monitoring method | |
| KR20000021543A (en) | Method for supplying and breaking power source of monitor | |
| KR102131194B1 (en) | Apparatus for detecting fault of ethernet | |
| JP3472891B2 (en) | Control communication system | |
| KR100222926B1 (en) | Numerical controller and testing method of communication state for numerical controller | |
| JP2898024B2 (en) | I / O terminal | |
| KR19990005569A (en) | How to protect your monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| EXPY | Expiration of term |