KR19980072706A - 과전류 제어장치 - Google Patents

과전류 제어장치 Download PDF

Info

Publication number
KR19980072706A
KR19980072706A KR1019970007643A KR19970007643A KR19980072706A KR 19980072706 A KR19980072706 A KR 19980072706A KR 1019970007643 A KR1019970007643 A KR 1019970007643A KR 19970007643 A KR19970007643 A KR 19970007643A KR 19980072706 A KR19980072706 A KR 19980072706A
Authority
KR
South Korea
Prior art keywords
overcurrent
transistor
voltage
switch element
node
Prior art date
Application number
KR1019970007643A
Other languages
English (en)
Other versions
KR100244850B1 (ko
Inventor
배석철
이원오
Original Assignee
곽정소
한국전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자 주식회사 filed Critical 곽정소
Priority to KR1019970007643A priority Critical patent/KR100244850B1/ko
Publication of KR19980072706A publication Critical patent/KR19980072706A/ko
Application granted granted Critical
Publication of KR100244850B1 publication Critical patent/KR100244850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/025—Disconnection after limiting, e.g. when limiting is not sufficient or for facilitating disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 과전류 제어장치에 관한 것으로, 특히 과전류를 제어하여 반도체 소자를 보호하기 위한 기능을 갖는 과전류 제어장치에 관한 것이다.
본 발명에 따른 과전류 제어장치는 부하에 접속되어 부하의 전류 통로를 선택적으로 절환하는 반도체 스위치 소자와, 반도체 스위치 소자의 현재 상태를 검출하는 검출 수단과, 반도체 스위치 소자에 유입되는 제한 값 이상의 과전류에 대하여 과전류를 제한하는 과전류 제어 수단을 구비한다.
본 발명에 따른 과전류 제어장치는 부하에 접속되어 부하의 전류 통로를 절환하는 반도체 스위치 소자에 유입되는 과전류에 따라 과전류 제어 수단을 선택적으로 구동시킴으로써 과전류를 제한할 수 있다.

Description

과전류 제어장치
도 1은 본 발명의 실시예에 따른 과전류 제어장치의 회로도.
도 2는 본 발명의 다른 실시예에 따른 과전류 제어장치의 회로도.
도 3은 본 발명의 또 다른 실시예에 따른 과전류 제어장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
20 : 과전류 제어부 30 : 검출부
50 : 대용한 검출부
Q1내지 Q3: 제 1내지 제 3트랜지스터
R1내지 R4: 저항
Dn: n개의 다이오드
본 발명은 부하의 전류통로와 전류량을 제어하기 위해 제어용 스위치 소자를 가지는 전력제어장치에 관한 것으로, 제어용 스위치 소자를 과전류로부터 보호하는 과전류 제어장치에 관한 것이다.
통상적으로, 인버터(Invertor), 컨버터(Converter) 및 모터(Motor) 구동회로와 같은 전력제어장치는 제어용 스위치 소자를 고용하여 부하의 전류 통로와 그 전류량을 제어한다. 이 제어용 스위치 소자로는 우수한 전류구동능력과 빠른 스위칭 속도를 가지는 반도체 스위치 소자들이 주로 사용된다. 이들 반도체 스위치 소자들에는 바이폴라 트랜지스터(Bipolar Transistor) 및 전계효과 트랜지스터(Field Effect Transistor) 및 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:이하 IGBT라 함) 등이 있으나, 이들 중 IGBT가 가장 뛰어나 보편적으로 사용된다.
한편, 모터구동회로 및 인버터와 같은 전력 제어장치는 유도성 부하를 포함하여 종종 제어회로의 오동작 또는 부하의 파괴로 인한 단락으로 과전류를 발생시킨다. 이 경우, 과전류는 부하의 전류통로를 절환하는 반도체 스위치 소자의 온도를 급격하게 상승시킴과 아울러 그 반도체 스위치 소자에 스트레스를 가함으로써 급기야는 반도체 스위치 소자를 파괴시킨다.
따라서, 본 발명의 목적은 과전류로부터 스위치 소자를 보호할 수 있는 과전류 제어장치를 제공함에 있다.
상술한 목적을 달성하기 위하여, 본 발명에 따른 과전류 제어장치는 제어라인으로부터의 제어신호에 따라 부하의 전류 통로를 선택적으로 절환하는 제어용 스위치 소자와, 제어용 스위치 소자를 경유하는 전류량에 따라 상기 제어라인상의 제어신호를 선택적으로 바이패스하는 과전류 제어수단과, 제어용 스위치 소자의 절환상태를 검출하여 그 결과에 따라 상기 과전류 제어수단을 선택적으로 구동하는 검출수단을 구비한다.
본 발명의 상기 목적 외에 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 실시예들에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 본 발명의 실시예들을 첨부한 도 1 내지 도 3을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 과전류 제어장치의 회로를 도시한 것이다.
도 1에 있어서, 과전류 제어장치는 부하와 접속되어 부하의 전류 통로를 선택적으로 절환하는 반도체 스위치 소자로 사용된 제 1트랜지스터(Q1)와, 제 1트랜지스터(Q1)에 접속되어 제 1트랜지스터(Q1)의 콜렉터에 과전류가 인가되는가를 검출하는 검출부(30) 및 검출부(30)와 제 1트랜지스터(Q1)에 공통 접속되어 과전류가 발생하는 경우 과전류를 제한하는 과전류 제어부(20)를 구비한 본 발명의 과전류 제어장치가 도시되어 있다.
본 발명에서는 부하의 전류 통로를 절환하는 반도체 스위치 소자는 바이폴라 트랜지스터의 전류 구동 능력과 전계 효과 트랜지스터의 빠른 스위칭 특성을 동시에 갖는 절연 게이트 바이폴라 트랜지스터(IGBT)를 사용한다. 검출부(30)는 제 1트랜지스터(Q1)의 컬렉터 전압을 분압하는 분압 저항기(R2,R3)와 분전압 신호의 전압으로 턴-온(Turn-on)/턴-오프(Turn-off)되는 제 2트랜지스터(Q2)를 추가로 구비한다. 제 1트랜지스터(Q1)는 제 5노드(10) 및 기저 전압원(GND) 사이에 접속된 분압 저항기(R2,R3)와 제 2노드(4)를 경유하여 컬렉터 전류를 제한하는 저항(R1) 및 기저 전압원(GND)에 접속된다. 또한 제 1트랜지스터(Q1)는 제 2노드(4)와 제 5노드(10)를 경유하여 부하와 접속되고 제 1노드(2)를 경유하여 제 3트랜지스터(Q3)와 접속된다. 제 2트랜지스터(Q2)는 제 3노드(6)를 경유하여 컬렉터 전류 제한 저항(R1) 및 제 3트랜지스터(Q3)의 게이트와 공통 접속되고 제 4노드(8)를 경유하여 분압 저항기(R2,R3)와 접속한다. 그리고 제 2트랜지스터(Q2)는 기저 전압원(GND)에 접속된다. 제 3트랜지스터(Q3)는 제 1노드(2)를 경유하여 제 1트랜지스터(Q1)의 게이트 저항(R4)가 기저 전압원(GND) 및 제 3노드(6)와 접속된다.
제 1트랜지스터(Q1)는 자신의 게이트에 기저 전압(0V)이 인가될 경우 턴-오프(Turn-off)된다. 이 경우 제 1트랜지스터(Q1)의 컬렉터 전압은 제 5노드(10)를 통하여 부하와 접속된 분압 저항기(R2,R3) 양단에 인가된 전원 전압원(Vcc)과 같고 분압 저항기(R2,R3)의 저항 값의 비율에 따라 분압된다. 분압된 분전압 신호는 제 1트랜지스터(Q1)의 턴-오프 상태 신호로써 제 4노드(8)를 경유하여 제 2트랜지스터(Q2)의 베이스에 인가된다. 이 때 분압 저항기(R2,R3)의 비율은 제 1트랜지스터(Q1)가 턴-오프 상태일 때 제 2트랜지스터(Q2)가 턴-온될 수 있도록 적정한 비율로 예컨대 1:10 R2=50㏀, R3=500㏀으로 설정된다. 제 2트랜지스터(Q2)는 제 4노드(8)로부터 0.7V 이상의 분전압 신호가 자신의 베이스에 인가되어 턴-온되어 제 3노드(6)를 기저전압원(GND)에 접속시켜 제 2노드(4)로부터의 저항(R1)과 제 3노드(6)를 경유하여 제 3트랜지스터(Q3)의 게이트에 인가될 전압이 기저 전압원(GND)으로 바이패스 하도록 한다. 이 결과 제 3트랜지스터(Q3)는 자신의 게이트 문턱 전압(6V) 이하의 전압이 자신의 게이트에 인가되어 턴-오프됨으로써 제 1노드(2)와 기저 전압원(GND) 사이의 전송 통로를 차단시킨다.
결과적으로, 제 1트랜지스터(Q1)의 턴-오프 상태에 분압 저항기(R2,R3)에 의한 0.7V 이상의 분전압이 제 2트랜지스터(Q2)의 베이스에 인가되어 제 2트랜지스터(Q2)가 턴-온 되도록 한다. 턴-온된 제 2트랜지스터(Q2)에 의해 제 3트랜지스터(Q3)는 턴-오프 되어 과전류 제어부(20)가 구동되지 않는다.
이와는 달리, 부하의 전류 통로를 절환하기 위해 사용된 제 1트랜지스터(Q1)가 자신의 게이트에 턴-온 전압(통상 15V정도)이 인가되면 턴-온되어 제 2노드(4)를 기저 전압원(GND)에 접속시켜 제 1트랜지스터(Q1)의 콜렉터 전압은 콜렉터-에미터간 포화 전압(3∼5V)이 된다. 이 전압은 제 5노드(10)를 경유해 부하와 접속된 분압 저항기(R2,R3) 양단에 인가된다. 분압된 분전압 신호는 0.7V 이하의 전압으로 제 4노드(8)를 경유하여 제 2트랜지스터(Q2)의 베이스에 인가된다. 이로 인하여 제 2트랜지스터(Q2)는 턴-오프 되어 제 3노드(6)와 기저 전압원(GND) 사이의 신호 전송 통로가 차단된다. 턴-오프된 제 2트랜지스터(Q2)의 컬렉터 상의 전류는 차단되고 제 3노드(6)를 경유한 저항(R1)에서는 전압 강하가 발생하지 않는다. 이 때, 제 3노드(6)를 경유한 제 2트랜지스터(Q2)의 컬렉터 전압과 제 3트랜지스터(Q3)의 게이트 전압은 제 1트랜지스터(Q1)의 컬렉터-에미터간 포화 전압(3∼5V)으로 등전위 된다. 이 전압은 제 3트랜지스터(Q3)의 턴-온 조건인 게이트 문턱 전압(6V) 이하이므로 제 3트랜지스터(Q3)는 턴-오프 되어 제 1노드(2)와 기저 전압원(GND) 사이의 신호 전송통로가 차단된다. 결과적으로 정상 전류가 흐르는 경우, 제 1트랜지스터(Q1)의 턴-온에 제 2트랜지스터(Q2)는 턴-오프 되어 제 3트랜지스터(Q3)의 게이트에 걸리는 전압은 제 1트랜지스터(Q1)의 컬렉터-에미터간 포화 전압으로 인가된다. 이 전압은 게이트 문턱 전압(6V) 이하이므로 제 1트랜지스터(Q1)가 턴-오프되어 과전류 제어부(20)는 구동되지 않는다. 이를 위하여, 분압 저항기(R2,R3)는 제 1트랜지스터(Q1)의 턴-오프 상태에 제 4노드(8)를 경유한 분전압 신호로 제 2트랜지스터(Q2)의 베이스 전압이 0.7V 이상을 유지하도록 하고, 제 1트랜지스터(Q1)의 턴-온 상태에 0.7V 이하의 전압을 유지하도록 한다. 또한, 제 2트랜지스터(Q2)는 분압 저항기(R2,R3)에 의한 분전압 신호로써 자신의 베이스 전압으로 인가받아 제 3노드(6)와 기저 전압원(GND)을 선택적으로 절환하는 절환 스위칭 기능을 갖는 NPN 바이폴라 트랜지스터를 사용한다.
한편, 제 1트랜지스터(Q1)가 턴-온된 상태에서 부하의 단락 등으로 인한 전류가 증가하여 제한 전류 이상의 과전류가 제 1트랜지스터(Q1)의 컬렉터에 인가되면 컬렉터 전압이 증가하게 된다. 이 전압은 제 3노드(6)를 경유하여 제 3트랜지스터(Q3)의 게이트에 인가된다. 제 3트랜지스터(Q3)는 게이트 문턱 전압(6V) 이상의 전압이 자신의 게이트에 인가되어 턴-온된다. 제 3트랜지스터(Q3)의 턴-온으로 제 1노드(2)를 기저 전압원에 접속시켜 제 1노드(2)를 경유하여 게이트 저항(R4)에 의한 게이트 신호원의 전압 강하로 인한 분압 전압을 기저 전압원(GND)으로 바이패스 한다. 따라서 제 1트랜지스터(Q1)의 게이트에 인가되는 전압이 감소함에 따라 컬렉터에 유입되는 과전류가 제한됨으로써 과전류를 제어하게 된다. 결과적으로 제 1트랜지스터(Q1)의 턴-온으로 게이트 저항(R4)에 의한 분압 전압이 기저 전압원(GND)으로 바이패스 되어, 제 1트랜지스터(Q1)의 게이트 전압을 감소시켜 과전류를 제한한다.
이를 위하여 제 3트랜지스터(Q3)는 자신의 게이트에 인가되는 전압에 따라 제 1노드(2)와 기저 전압원(GND) 사이의 접속을 선택적으로 절환하는 절환 기능을 갖는 n-channel 전계 효과 트랜지스터가 사용된다.
제 1트랜지스터(Q1)에 인가되는 과전류는 크기에 따라 무시할 수 있을 정도일 수도 있고, 특정 크기의 과전류 이상을 제어할 필요가 있을 수 있다. 제한하려는 과전류의 크기는 제 3트랜지스터(Q3)의 게이트 문턱 전압과 제 1트랜지스터(Q1)의 컬렉터 에미터간 포화 전압에 의해 결정된다.
제한하려는 과전류의 크기에 따라 제 3트랜지스터(Q3)의 게이트 문턱 전압을 임의로 조정할 필요가 있는 경우, 과전류 제어부(20)의 절환 스위칭 기능을 갖는 제 3트랜지스터(Q3)의 소스단에 n개의 다이오드(Dn)를 직렬 접속하여 게이트 문턱 전압을 조정함으로써 선택적으로 과전류 제어부(20)를 구동시킬 수 있다.
도 2에는 임의의 과전류 크기 이상을 제어하는 수단을 구비한 과전류 제어장치가 도시되어 있다.
과전류 제어부(20)는 게이트 문턱 전압을 임의로 조정하기 위한 n개의 다이오드(Dn)를 추가로 구비한다.
제 1트랜지스터(Q1)는 자신의 게이트에 턴온전압(통상 15V정도)이 인가되면 턴-온되어 제 2노드(4)를 기저 전압원(GND)에 접속시켜 제 2노드(4)와 기지 전압원(GND)의 양단 전압은 컬렉터-에미터간 포화 전압이 되고, 이 전압은 제 5노드(10)를 경유해 분압 저항기(R2,R3)에 의해 분압되어진다. 분압된 분전압 신호는 제 4노드(8)를 경유해 제 2트랜지스터(Q2)의 베이스에 0.7V 이하의 전압이 인가되어 제 2트랜지스터(Q2)는 턴-오프 된다. 이에 따라 제 3노드(6)와 기저 전압원(GND)간의 전송 통신로는 차단되고, 제 2노드(4)와 제 3노드(6) 사이에 접속된 저항(R1) 양단간 전압과 제 3트랜지스터(Q3)의 게이트 전압 및 제 2트랜지스터(Q2)의 컬렉터 전압은 제 1트랜지스터(Q1)의 컬렉터-에미터간 포화 전압(3∼5V)으로 등전위 된다. 제 1트랜지스터(Q1)에 제한 값 이상의 과전류가 인가되는 경우, 제 1트랜지스터(Q1)의 컬렉터 전압은 증가하고 이 전압은 제 3노드(6)를 경유하여 제 3트랜지스터(Q3)의 게이트에 인가된다. 이 전압이 제 3트랜지스터(Q3)의 게이트 문턱 전압 이상(6V)이 되면 제 3트랜지스터(Q3)는 턴-온되어 제 2노드(4)와 기저 전압원(GND)을 접속한다. 이 결과 제 2노드(4)를 경유하여 게이트 저항(R4)에 의한 게이트 신호원의 분전압을 기저 전압원(GND)으로 바이패스 한다. 이 때 제 3트랜지스터(Q3)의 게이트 문턱 전압을 임의로 조정하여 제한하려는 과전류에 대하여 제 3트랜지스터가 턴-온됨으로써 제한하려는 과전류 량을 적절히 조절할 수 있다.
이를 위하여 과전류 제어부(20)는 낮은 게이트 문턱 전압 특성을 갖는 제 3트랜지스터(Q3)와 제 3트랜지스터(Q3)의 소스에 직렬 접속된 n개의 다이오드(Dn)를 추가로 구비한다. 5.5V의 게이트 문턱 전압 특성을 갖는 제 3트랜지스터(Q3)가 사용된다면, 비교적 낮은 과전류에 제 3트랜지스터(Q3)는 턴-온되어 제 1트랜지스터(Q1)에 유입되는 비교적 낮은 과전류를 제한할 수 있다.
또는 n개의 다이오드(Dn)를 이용하여 5.5V의 게이트 문턱 전압 특성을 갖는 제 3트랜지스터(Q3)의 소스에 n개의 다이오드(Dn)를 직렬 접속하여 게이트 문턱 전압을 5.5+(0.6*n)V로 임의로 조정함으로써 임의의 과전류를 제어할 수 있다.
2개의 다이오드를 제 3트랜지스터(Q3)의 소스에 직렬 접속한다면 게이트 문턱 전압은 6.7V로 조정되고, 그에 대응한 과전류를 제한할 수 있다. 또한 4개의 다이오드를 제 3트랜지스터(Q3)의 소스에 직렬 접속한다면 게이트 문턱 전압은 7.9V가 된다.
한편, 과전류 제어장치는 검출부의 소자를 변경하여도 같은 과전류 제어 효과를 갖는다.
도 3을 참조하면 제 2트랜지스터(Q2)를 절연 게이트형 전계 효과 트랜지스터로 대용한 검출부를 구비한 과전류 제어장치가 도시되어 있다.
검출부(30)는 제 1트랜지스터(Q1)의 턴-온/턴-오프 상태에 따라 이를 검출하여 과전류가 발생하는 경우에 과전류 제어부(20)를 구동시킴으로써 제 1트랜지스티(Q1)에 유입되는 과전류를 제한한다.
이를 위하여 검출부(30)는 분압 저항기(R2,R3)와 n-channel 전계 효과 트랜지스터(50)를 추가로 구비한다.
점선 내의 부분은 NPN 바이폴라 트랜지스터를 n-channel 전계 효과 트랜지스터로 대용한 부분을 나타낸다.
제 1트랜지스터(Q1)의 게이트에 턴온전압(통장 15V정도)이 인가되어 턴온되면 제 2노드(4)를 기저 전압원(GND)에 접속시켜 자신의 컬렉터 전압은 컬렉터-에미터간 포화 전압이 된다. 이 전압은 제 2노드(4)와 제 5노드(10)를 경유하여 분압 저항기에 인가되고, 분압 저항기(R2,R3)에 의한 분전압 신호는 제 1트랜지스터(Q1)의 턴-온 신호로써 제 4노드(8)를 경유하여 제 2트랜지스터(Q2)의 게이트에 인가된다. 이 전압은 게이트 문턱 전압(6V)보다 낮으므로 제 2트랜지스터(Q2)는 턴-오프된다. 제 3노드(6)를 경유해서 제 3트랜지스터(Q3)의 게이트에 인가되는 전압은 제 2노드(4)와 컬렉터 전류 제한 저항(R1)을 경유한 제 1트랜지스터(Q1)의 컬렉터-에미터간 포화 전압(3∼5V)으로 제 3트랜지스터(Q3)의 게이트 문턱 전압(6V)보다 낮아 제 3트랜지스터(Q3)는 턴-오프된다. 이때 부하의 단락 등으로 인한 과전류가 제 1트랜지스터(Q1)의 컬렉터에 인가되면 컬렉터-에미터간 포화 전압이 증가해서 제 3트랜지스터(Q3)의 게이트 문턱 전압(6V)에 가까워진다. 이 전압은 제 3노드(6)를 경유해서 제 3트랜지스터(Q3)에 인가되고 제 3트랜지스터(Q3)는 턴-온된다. 이 결과 제 1노드(2)와 기저 전압원을 접속시켜 제 1노드(2)를 경유해서 게이트 저항(R4)에 의한 게이트 신호의 전압 강하분이 기저 전압원(GND)으로 바이패스 하도록 한다. 따라서 제 1트랜지스터의 게이트에 인가되는 전압의 감소로 컬렉터에 유입되는 과전류가 제한된다.
이를 위하여, 분압 저항기(R2,R3)는 제 1트랜지스터(Q1)의 턴-온 상태에 제 4노드(8)를 경유한 분압 신호가 제 2트랜지스터(Q2)의 게이트 문턱 전압(6V) 이하의 전압을 유지하도록 하고, 제 1트랜지스터(Q1)의 턴-오프 상태에 제 4노드(8)를 경유한 분압 신호가 제 2트랜지스터(Q2)의 게이트 문턱 전압(6V) 이상의 전압을 유지하도록 저항 비를 적절하게 설정하여야 한다.
상술한 바와 같이, 본 발명의 실시예에 따른 과전류 제어장치는 부하에 접속되어 부하의 전류 통로를 절환하는 반도체 스위치 소자에 유입되는 과전류에 따라 과전류 제어 수단을 선택적으로 구동시킴으로써 과전류를 제한할 수 있다.
본 발명에 따른 과전류 제어장치는 부하에 접속되어 부하의 전류 통로를 선택적으로 절환하는 반도체 스위치 소자에 인가되는 과전류를 제어하여 제품의 안정성과 신뢰도를 향상시키는 이점을 제공한다.
본 발명의 실시예로써 도 1 내지 도 3을 들어 설명하였으나 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (7)

  1. 제어라인으로부터의 제어신호에 따라 부하의 전류 통로를 선택적으로 절환하는 제어용 스위치 소자와, 상기 제어용 스위치 소자를 경유하는 전류량에 따라 상기 제어라인상의 제어신호를 선택적으로 바이패스하는 과전류 제어수단과, 상기 제어용 스위치 소자의 절환상태를 검출하여 그 결과에 따라 상기 과전류 제어수단을 선택적으로 구동하는 검출수단을 구비한 것을 특징으로 하는 과전류 제어장치.
  2. 제 1항에 있어서, 상기 제어용 스위치 소자는 반도체 스위치 소자인 것을 특징으로 하는 과전류 제어장치
  3. 제 2항에 있어서, 상기 반도체 스위치 소자는 인슐레이티드 게이트 바이폴라 트랜지스터인 것을 특징으로 하는 과전류 제어장치.
  4. 제 1항에 있어서, 상기 검출수단은 분압 저항기와 분압 신호로 구동되는 절환 스위칭 수단을 추가로 구비한 것을 특징으로 하는 과전류 제어장치.
  5. 제 1 또는 3항에 있어서, 상기 절환 스위칭 수단은 자신의 베이스 및 게이트 상의 전압 상태에 따라 선택적으로 구동되는 바이폴라 트랜지스터 및 전계 효과 트랜지스터 중 어느 하나를 포함하는 것을 특징으로 하는 과전류 제어장치.
  6. 제 1항에 있어서, 상기 과전류 제어 수단은 상기 제어용 스위치 소자를 경유하는 전류량에 대한 임계값을 조정하기 위한 전압 조정 수단을 추가로 구비한 것을 특징으로 하는 과전류 제어장치.
  7. 제 5항에 있어서, 상기 전압 조정 수단은 직렬 접속된 n개의 다이오드를 구비한 것을 특징으로 하는 과전류 제어장치.
KR1019970007643A 1997-03-07 1997-03-07 과전류 제어장치 KR100244850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007643A KR100244850B1 (ko) 1997-03-07 1997-03-07 과전류 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007643A KR100244850B1 (ko) 1997-03-07 1997-03-07 과전류 제어장치

Publications (2)

Publication Number Publication Date
KR19980072706A true KR19980072706A (ko) 1998-11-05
KR100244850B1 KR100244850B1 (ko) 2000-02-15

Family

ID=19499026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007643A KR100244850B1 (ko) 1997-03-07 1997-03-07 과전류 제어장치

Country Status (1)

Country Link
KR (1) KR100244850B1 (ko)

Also Published As

Publication number Publication date
KR100244850B1 (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
US5563759A (en) Protected three-pin mosgated power switch with separate input reset signal level
US5091664A (en) Insulated gate bipolar transistor circuit with overcurrent protection
US4949213A (en) Drive circuit for use with voltage-drive semiconductor device
US6054890A (en) Electronic switching circuit with reduction of switching transients
US5432471A (en) Insulated gate semiconductor device
US6275093B1 (en) IGBT gate drive circuit with short circuit protection
KR930702811A (ko) 회로 보호 장치 및 유니트
US4954917A (en) Power transistor drive circuit with improved short circuit protection
US4590395A (en) FET-bipolar drive circuit
CN109599845B (zh) 一种保护电路、上桥驱动芯片及ipm模块
JPH0213115A (ja) 電力用電界効果トランジスタ駆動回路
JPH1032476A (ja) 過電流保護回路
US5015921A (en) Soft start solid state switch
US5631588A (en) Power output stage with limited current absorption during high-impedance phase
US5475329A (en) Turn-off circuit to provide a discharge path from a first node to a second node
JPH07106934A (ja) 半導体デバイスの過電流時のターンオフ回路装置
JPH11205112A (ja) 高耐圧パワー集積回路
JPH05218836A (ja) 絶縁ゲート素子の駆動回路
US20040066594A1 (en) Protection of an A.C. switch
US5453900A (en) Protective circuit for a power MOSFET that drives an inductive load
KR100244850B1 (ko) 과전류 제어장치
EP0614278B1 (en) Drive circuit for use with voltage-driven semiconductor device
EP0285417A2 (en) Soft start solid state switch
US5315165A (en) Output circuit for outputting control signal to controlled apparatus
US6940319B2 (en) Device for controlling high and low levels of a voltage-controlled power switch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee