KR19980065937A - 반도체 메모리 장치의 블럭 워드라인 디코더 - Google Patents
반도체 메모리 장치의 블럭 워드라인 디코더 Download PDFInfo
- Publication number
- KR19980065937A KR19980065937A KR1019970001172A KR19970001172A KR19980065937A KR 19980065937 A KR19980065937 A KR 19980065937A KR 1019970001172 A KR1019970001172 A KR 1019970001172A KR 19970001172 A KR19970001172 A KR 19970001172A KR 19980065937 A KR19980065937 A KR 19980065937A
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- word line
- gate
- block
- series
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 웨이퍼 스트레스 모드시 발생되는 전류의 방전을 줄일 수 있는 반도체 메모리 장치의 블럭 워드라인 디코더에 관한 것으로, 이러한 블럭 워드라인 디코더는 전원전압과 각 출력노드사이에 채널이 직렬로 접속되고, 웨이퍼 번인 활성화신호가 인가되는 게이트를 가지는 복수개의 제1트랜지스터들과; 상기 각 출력노드와 제1노드사이에 채널이 직렬로 접속되고, 블럭선택어드레스와 로우어드레스가 조합된 제1제어신호가 인가되는 게이트를 가지는 복수개의 제2트랜지스터들과; 상기 제1노드와 접지전원사이에 채널이 각기 직렬로 접속되고, 상기 로우 어드레스의 조합에 의해 디코딩된 제2제어신호가 인가되는 게이트를 가지는 복수개의 제3트랜지스터들과; 상기 대응되는 출력노드에 각기 접속되는 복수개의 인버어터들로 구성됨을 특징으로 한다.
Description
본 발명은 반도체 메모리 장치의 블럭 워드라인 디코더에 관한 것으로, 특히 웨이퍼 번인 테스트를 원할하게 수행할 수 있는 블럭 워드라인 디코더를 제공함에 있다.
반도체 메모리에 있어서, 당장은 동작을 하지만 향후에 불량이 발생될 수 있는 다이(Die)를 미리 스크린하는 것은 매우 중요한 일이다. 즉, 현재 패키지(Package) 상태에서 번인(Burn-in)을 통해 스크린 하는데, 이는 셀을 하나씩 선택하여 라이트(Write) 즉 위크 셀(Week cell)에 스트레스를 가하여 페일(Fail)여부를 스크린하는 방법이다.
이러한 종래 방법은 테스트 시간 및 어셈블리 손실(Assembly Loss)이 심하기 때문에 웨이퍼 상태에서 스크린 하는 방법이 제안되고 있는데, 이를 웨이퍼 번인 혹은 웨이퍼 테스트하고 칭한다. 이 방법은 테스트 시간을 단축하기 위해 셀에 라이트시 모든 셀을 동시에 선택하는데 노말 블럭 워드라인 디코더 방식으로는 웨이퍼 스트레스시 전류가 너무 많이 흘러 셀에 제대로 라이트되지 않아 잠재 불량 다이를 제대로 스크린할 수 없었다. 이러한 블럭 워드라인 디코더를 나타내는 도 1을 살펴보면, 전원전압과 각 출력노드 A0A3사이에 채널이 직렬로 접속되고, 접지전원이 인가되는 게이트를 가지는 피형 모오스 트랜지스터들 MP1MP4과; 상기 각 출력노드 A0A3와 제1노드 N1사이에 채널이 직렬로 접속되고, 블럭선택어드레스와 로우어드레스가 조합된 제1제어신호 BSiE1BSiE4가 인가되는 게이트를 가지는 엔형 모오스 트랜지스터들 MN1MN4과; 상기 제1노드 N1와 접지전원사이에 채널이 각기 직렬로 접속되고, 상기 로우 어드레스의 조합에 의해 디코딩된 제2제어신호 MWLi가 인가되는 게이트를 가지는 엔형 모오스 트랜지스터들 MNS과; 상기 대응되는 출력노드 A0A3에 각기 접속되는 인버어터들 I1I4로 구성된다. 이러한 블럭 워드라인 디코더의 출력단자는 메모리 셀의 패스 트랜지스터에 연결되어 메모리 셀의 행에 해당하는 워드라인을 개폐하는 역할을 한다.
동작을 상세히 살펴보면, 먼저 노말 모드에서 메인 워드라인 활성화신호 MWLi은 로우 어드레스의 조합에 의해 디코딩된 신호이며, 상기 제어신호 BSiEi는 블럭선택 어드레스와 로우 어드레스가 조합된 신호이다. 즉 메인 워드라인 활성화신호 MWLi를 구성하는 어드레스가 8개가 있다면, 이 어드레스의 조합에 의해 생성되는 256개의 메인 워드라인 활성화신호 MWL중에서 하나의 메인 워드라인 활성화신호 MWL1가 선택이 되고, 또한 상기 제어신호 BSiEi중에서 BSiE1이 선택되었다면, 상기 제어신호 BSiE1에 의해 엔모오스 트랜지스터 MN1이 턴온되어 상기 노드 A0를 로우레벨로 천이시키고, 이 노드 A0에 유입된 신호는 인버어터 I1을 거쳐 블럭 워드라인 BWL1을 활성화시킨다.
웨이퍼 스트레스 모드에서는 모든 메인 워드라인 활성화신호 MWLi 및 모든 제어신호 BSiEi가 선택이 되므로 모든 피모오스 트랜지스터들 MP1MP4을 통한 전류가 상기 엔모오스 트랜지스터들 MN1MN4, MNS을 통하여 접지전원측으로 방전되므로 엄청난 전류가 흐르게 되어 메모리 셀에 라이트되지 않는다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 웨이퍼 스트레스 모드시 발생되는 전류의 방전을 줄일 수 있는 반도체 메모리 장치의 블럭 워드라인 디코더를 제공함에 있다.
본 발명의 다른 목적은 웨이퍼 스트레스 모드시 스피드의 손실없이도 웨이퍼를 테스트할 수 있는 반도체 메모리 장치의 블럭 워드라인 디코더를 제공함에 있다.
도 1은 종래의 기술에 따라 구현되는 블럭 워드라인 디코더의 개략적인 회로도이고,
도 2는 본 발명의 일 실시예에 따라 구현되는 블럭 워드라인 디코더의 개략적인 회로도이고,
도 3은 본 발명의 다른 실시예에 따라 구현되는 블럭 워드라인 디코더의 개략적인 회로도이다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 2는 본 발명의 일 실시예에 따라 구현되는 블럭 워드라인 디코더의 개략적인 회로도이다.
도 2를 참조하면, 종래와 동일한 구성요소에 상기 피모오스 트랜지스터들 MP1MP4의 게이트에 웨이퍼 번인 활성화신호 WFSIN를 인가하는 것이다. 이 웨이퍼 번인 활성화신호 WFSIN는 웨이퍼 번인 모드시에는 하이레벨로 천이하게 하여 직접적인 전류가 흐르지 않도록 하고, 노말모드시에는 로우레벨로 천이하게 하여 웨이퍼 스트레스를 할 수 있게 하였다. 이러한 구조는 스피드의 손실도 없앨 수 있다.
도 3은 본 발명의 다른 실시예에 따라 구현되는 블럭 워드라인 디코더의 개략적인 회로도이다.
도 3을 참조하면, 도 1에 도시된 회로에 상기 피모오스 트랜지스터들 MP1MP4의 게이트와 접지전원사이에 채널이 직렬로 접속되며, 게이트를 통해 상기 웨이퍼 번인 활성화신호 WFSIN이 인가되는 엔모오스 트랜지스터 T1을 추가로 부가하는 것이다. 이러한 구조를 가지는 회로도 도 2에서와 동일한 동작에 의해 구현될 수 있다.
전술한 바와 같이, 본 발명은 웨이퍼 스트레스 모드시 발생되는 전류의 방전을 줄일 수 있는 이점을 가진다. 또한, 본 발명은 웨이퍼 스트레스 모드시 스피드의 손실없이도 웨이퍼를 테스트할 수 있는 이점도 가진다.
Claims (5)
- 반도체 메모리 장치의 블럭 워드라인 디코더에 있어서 전원전압과 각 출력노드사이에 채널이 직렬로 접속되고, 웨이퍼 번인 활성화신호가 인가되는 게이트를 가지는 복수개의 제1트랜지스터들과 상기 각 출력노드와 제1노드사이에 채널이 직렬로 접속되고, 블럭선택어드레스와 로우어드레스가 조합된 제1제어신호가 인가되는 게이트를 가지는 복수개의 제2트랜지스터들과 상기 제1노드와 접지전원사이에 채널이 각기 직렬로 접속되고, 상기 로우 어드레스의 조합에 의해 디코딩된 제2제어신호가 인가되는 게이트를 가지는 복수개의 제3트랜지스터들과 상기 대응되는 출력노드에 각기 접속되는 복수개의 인버어터들로 구성됨을 특징으로 하는 반도체 메모리 장치의 블럭 워드라인 디코더.
- 제1항에 있어서, 상기 제1트랜지스터들은 피형 모오스 트랜지스터들임을 특징으로 하는 반도체 메모리 장치의 블럭 워드라인 디코더.
- 제2항에 있어서, 상기 웨이퍼 번인 활성화신호는 웨이퍼 번인 테스트시에는 하이레벨의 신호로 천이하고, 노말 모드에서는 로우레벨이 신호로 천이하는 것을 특징으로 하는 반도체 메모리 장치의 블럭 워드라인 디코더.
- 제1항에 있어서, 상기 제2트랜지스터들은 엔형 모오스 트랜지스터들임을 특징으로 하는 반도체 메모리 장치의 블럭 워드라인 디코더.
- 제1항에 있어서, 상기 제3트랜지스터들은 엔형 모오스 트랜지스터들임을 특징으로 하는 반도체 메모리 장치의 블럭 워드라인 디코더.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001172A KR19980065937A (ko) | 1997-01-16 | 1997-01-16 | 반도체 메모리 장치의 블럭 워드라인 디코더 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001172A KR19980065937A (ko) | 1997-01-16 | 1997-01-16 | 반도체 메모리 장치의 블럭 워드라인 디코더 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980065937A true KR19980065937A (ko) | 1998-10-15 |
Family
ID=65952474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970001172A KR19980065937A (ko) | 1997-01-16 | 1997-01-16 | 반도체 메모리 장치의 블럭 워드라인 디코더 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980065937A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008147065A1 (en) * | 2007-05-29 | 2008-12-04 | Halla Climate Control Corporation | Door for air conditioner of vehicles |
-
1997
- 1997-01-16 KR KR1019970001172A patent/KR19980065937A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008147065A1 (en) * | 2007-05-29 | 2008-12-04 | Halla Climate Control Corporation | Door for air conditioner of vehicles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100471168B1 (ko) | 반도체 메모리 장치의 불량 셀을 스크린하는 회로, 그스크린 방법 및 그 스크린을 위한 배치 방법 | |
| US6333879B1 (en) | Semiconductor device operable in a plurality of test operation modes | |
| US5617366A (en) | Method and apparatus for a test control circuit of a semiconductor memory device | |
| JPH0756759B2 (ja) | スタティック型半導体記憶装置 | |
| JP3736714B2 (ja) | 半導体メモリのウエハバーンインテスト回路 | |
| US6285603B1 (en) | Repair circuit of semiconductor memory device | |
| KR100592349B1 (ko) | 반도체 장치, 그 시험 방법 및 반도체 집적 회로 | |
| EP0740308B1 (en) | Dynamic semiconductor memory device | |
| KR100255959B1 (ko) | 리던던시 회로를 구비하는 반도체 메모리 장치 | |
| JP2002093195A (ja) | 半導体記憶装置および半導体記憶装置のテスト方法 | |
| US6084808A (en) | Circuits and methods for burn-in of integrated circuits using potential differences between adjacent main word lines | |
| KR19980065937A (ko) | 반도체 메모리 장치의 블럭 워드라인 디코더 | |
| US5319599A (en) | Redundancy circuit for semiconductor memory device | |
| US5712821A (en) | Redundancy circuit of semiconductor memory device | |
| KR100268434B1 (ko) | 반도체 메모리 장치 및 그것의 번-인 테스트방법 | |
| KR100460073B1 (ko) | 반도체메모리의번-인모드제어회로 | |
| US7937629B2 (en) | Semiconductor memory apparatus having noise generating block and method of testing the same | |
| US6657904B2 (en) | Semiconductor device | |
| US6392941B1 (en) | Wordline and pseudo read stress test for SRAM | |
| KR0184491B1 (ko) | 다이나믹 타입의 퓨즈박스를 가지는 워드라인 제어용 디코더 | |
| JP3220326B2 (ja) | 半導体記憶装置 | |
| KR100238866B1 (ko) | 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기 | |
| US20040119523A1 (en) | Repair circuit | |
| KR0177782B1 (ko) | 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 | |
| KR19980034259A (ko) | 로오 어드레스 프리디코더 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |