KR19980064880U - Video pre-amplifier circuit of the monitor - Google Patents
Video pre-amplifier circuit of the monitor Download PDFInfo
- Publication number
- KR19980064880U KR19980064880U KR2019970009587U KR19970009587U KR19980064880U KR 19980064880 U KR19980064880 U KR 19980064880U KR 2019970009587 U KR2019970009587 U KR 2019970009587U KR 19970009587 U KR19970009587 U KR 19970009587U KR 19980064880 U KR19980064880 U KR 19980064880U
- Authority
- KR
- South Korea
- Prior art keywords
- emitter follower
- terminal
- pnp
- npn
- operational amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
본 고안은 모니터의 비디오 계통에 관한 것으로, 비디오 신호를 증폭하는 연산 증폭기(OP2)와, 상기 연산 증폭기의 출력 신호에 따라 상호 반전되면서 턴-온 되는 npn 에미터 플로워(TR1) 및 pnp 에미터 플로워(TR2)와, 상기 npn 에미터 플로워 및 pnp 에미터 플로워로 베이스 전류를 공급하는 npn 전류미러 및 pnp 전류미러로 구성된 모니터의 비디오 프리-앰프 회로에 있어서, 상기 npn 전류미러는 드레인 단자는 +Vcc 와 연결되고, 소스 단자는 순방향으로 바이어스된 제1다이오드를 통해 연산 증폭기의 출력 단자와 연결되며, 게이트 단자는 npn 에미터 플로워의 베이스 단자와 연결된 n-채널의 제1전계효과 트랜지스터(FET1)로 구성되고; 상기 pnp 전류미러는 드레인 단자는 역방향으로 바이어스된 제2다이오드를 통해 연산 증폭기의 출력 단자와 연결되는 동시에 pnp 에미터 플로워의 베이스 단자와 연결되고, 소스 단자와 게이트 단자는 -Vcc 단자와 연결된 n-채널의 제2전계효과 트랜지스터(FET2)로 구성된 모니터의 비디오 프리-앰프 회로를 제공함으로써, npn 에미터 플로워와 pnp 에미터 플로워가 선형적인 출력 특성으로 비디오 신호를 증폭하기 때문에 상기 비디오 신호의 왜곡 특성이 개선되는 효과가 있다.The present invention relates to a video system of a monitor, an operational amplifier (OP2) for amplifying a video signal, npn emitter follower (TR1) and pnp emitter follower is turned on while being inverted in accordance with the output signal of the operational amplifier A video pre-amplifier circuit of a monitor consisting of (TR2) and an npn current mirror and a pnp current mirror for supplying a base current to the npn emitter follower and the pnp emitter follower, wherein the npn current mirror has a drain terminal of + Vcc. Source terminal is connected to the output terminal of the operational amplifier through the first diode forward biased, the gate terminal to the first field effect transistor (FET1) of the n-channel connected to the base terminal of the npn emitter follower Configured; The pnp current mirror has a drain terminal connected to an output terminal of an operational amplifier through a second diode biased in a reverse direction, and a base terminal of a pnp emitter follower, and a source terminal and a gate terminal connected to a -Vcc terminal. By providing a video pre-amplifier circuit of a monitor consisting of a second field effect transistor (FET2) of the channel, the distortion characteristics of the video signal as the npn emitter follower and the pnp emitter follower amplify the video signal with a linear output characteristic. This has the effect of being improved.
Description
본 고안은 모니터의 비디오 계통에 관한 것으로, 특히 비디오 신호가 주증폭기로 입력되기 전에 입력되어 전치 증폭되는 모니터의 비디오 프리-앰프 회로에 관한 것이다.The present invention relates to a video system of a monitor, and more particularly to a video pre-amplifier circuit of a monitor that is input and preamplified before the video signal is input to the main amplifier.
일반적으로 모니터는 비디오 신호를 처리하기 위한 비디오 계통과, 수직 및 수평 편향을 위한 편향 계통 및 전원 계통으로 크게 구분되는데, 화질과 관련되어 세심한 주의를 요하는 부분이 비디오 계통이다.In general, monitors are divided into a video system for processing a video signal, a deflection system for a vertical and horizontal deflection, and a power supply system. A video system requires attention to image quality.
도 1은 일반적으로 사용되고 있는 모니터의 비디오 계통을 도시한 회로도인 바, 이는 비디오 프리-앰프부(10), 비디오 파워-앰프부(20), 마이콤(30), 키입력부(40)를 포함하고 있다.1 is a circuit diagram showing a video system of a monitor that is generally used, which includes a video pre-amplifier section 10, a video power-amp section 20, a microcomputer 30, and a key input section 40. have.
도 1을 참조하면, 사용자가 키입력부(40)의 메뉴 키를 누르면 마이콤(30)은 이를 인식한 후 도시되지 않은 온스크린디스플레이 집적회로(OSD IC)를 제어하여 CRT 화면상에 파라메터 조정과 관련된 메뉴들을 표시하게 한다. 또한, 상기 마이콤(30)은 사용자가 선택키를 이용하여 조정할 파라메터를 선택하면 해당 파라메터의 현재 설정 상태를 바(bar)등으로 표시해 주는 바, 상기와 같은 상태에서 사용자가 업 다운키를 이용하여 설정된 파라메터의 데이터 값을 가변할 수 있도록 되어 있다.Referring to FIG. 1, when a user presses a menu key of the key input unit 40, the microcomputer 30 recognizes this and controls an on-screen display integrated circuit (OSD IC), which is not shown, related to parameter adjustment on a CRT screen. Allows you to display menus. In addition, when the user selects a parameter to be adjusted by using a selection key, the microcomputer 30 displays the current setting state of the corresponding parameter as a bar. In the above state, the user uses the up-down key. The data value of the set parameter can be changed.
예컨대, 사용자가 메뉴를 보고 콘트라스트 조정을 선택한 후 업 다운키로 적절한 데이터를 설정하면 마이콤(30)은 이에 따라 콘트라스트 조절을 위한 PWM신호를 발생하여 출력한다. 이 PWM출력은 RC 적분회로(R13,C4)에서 적분되어 아날로그 신호로 변환되고, 연산 증폭기회로(OP)에서 충분히 증폭된 다음, 비디오 프리-앰프부(10)로 입력된다.For example, when the user views the menu and selects the contrast adjustment and sets the appropriate data with the up-down key, the microcomputer 30 generates and outputs a PWM signal for contrast adjustment accordingly. This PWM output is integrated in the RC integrating circuits R13 and C4, converted into an analog signal, sufficiently amplified in the operational amplifier circuit OP, and then input to the video pre-amp section 10.
상기 비디오 프리-앰프부(10)는 디서브를 통해 컴퓨터의 비디오 카드(도시되지 않음)로부터 입력되는 RGB신호를 상기 콘트라스트 조절신호에 따라 증폭하고, 비디오 파워-앰프부(20)는 비디오 프리-앰프부(10)의 출력을 고정 이득으로 증폭하여 CRT의 케소드를 구동할 수 있게 한다.The video pre-amplifier 10 amplifies an RGB signal input from a video card (not shown) of a computer through the sub-sub according to the contrast control signal, and the video power-amplifier 20 is a video pre- The output of the amplifier unit 10 is amplified with a fixed gain to drive the cathode of the CRT.
그리고 상기 비디오 프리-앰프부(10)의 출력은 도 1에 도시된 바와 같이, R 신호는 분할저항(R1,R2)을 통해 비디오 파워-앰프부(20)로 입력되고, G 신호는 분할저항(R3,R4)을 통해 비디오 파워-앰프부(20)로 입력되며, B 신호는 분할저항(R5,R6)을 통해 비디오 파워-앰프부(20)로 입력된다.As shown in FIG. 1, the output of the video pre-amplifier 10 is input to the video power-amplifier 20 through the split resistors R1 and R2, and the G signal is divided into the resistors. A signal is input to the video power amplifier 20 through R3 and R4, and a B signal is input to the video power amplifier 20 through split resistors R5 and R6.
또한 비디오 파워-앰프부(20)의 R출력은 서로 직렬 연결된 저항(R7)과 커패시터(C1)와 저항(R10)을 통해 CRT의 R 케소드를 구동하고, G출력은 서로 직렬 연결된 저항(R8)과 커패시터(C2)와 저항(R11)을 통해 CRT의 G 케소드를 구동하며, B출력은 서로 직렬 연결된 저항(R9)과 커패시터(C3)와 저항(R12)을 통해 CRT의 B 케소드를 구동한다.In addition, the R output of the video power amplifier unit 20 drives the R cathode of the CRT through a resistor R7, a capacitor C1, and a resistor R10 connected in series with each other, and the G output has a resistor R8 connected in series with each other. ) And the capacitor (C2) and resistor (R11) to drive the G cathode of the CRT, and the B output connects the B cathode of the CRT through the resistor (R9) and capacitor (C3) and resistor (R12) in series with each other. Drive.
상기와 같이 컴퓨터의 비디오 카드로부터 입력되는 RGB신호를 전치 증폭하는 비디오 프리-앰프부(10)와 비디오 파워-앰프부(20) 사이의 임피이던스 매칭부(15)의 상세 회로가 도 2에 도시되어 있다.The detailed circuit of the impedance matching section 15 between the video pre-amplifier section 10 and the video power-amplifier section 20 for preamplifying the RGB signal input from the video card of the computer as described above is shown in FIG. have.
도 2를 참조하면, 비디오 카드에서 출력되는 비디오 신호는 연산 증폭기(OP)를 통해 증폭되고, npn 에미터 플로워(TR1) 및 pnp 에미터 플로워(TR2)에서 증폭된 후 비디오 파워-앰프부(20)로 출력된다.Referring to FIG. 2, a video signal output from a video card is amplified by an operational amplifier OP, amplified by an npn emitter follower TR1 and a pnp emitter follower TR2, and then a video power amplifier part 20. Will be printed).
이때, 상기 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)는 상호 반전되면서 동작되는 바, 상기 연산 증폭기(OP)의 출력 전압이 (+)주기일 때에는 npn 에미터 플로워(TR1)가 턴-온 되고, 상기 연산 증폭기(OP)의 출력 전압이 (-)주기일 때에는 pnp 에미터 플로워(TR2)가 턴-온 된다.At this time, the npn emitter follower TR1 and the pnp emitter follower TR2 are operated while being inverted mutually. When the output voltage of the operational amplifier OP is a positive period, the npn emitter follower TR1 is When it is turned on and the output voltage of the operational amplifier OP is a negative period, the pnp emitter follower TR2 is turned on.
또한, 상기한 비디오 프리-앰프부(10)는 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)를 열폭주로부터 보호하기 위하여 전류제한 저항(R1, R2)과 다이오드 바이어스를 사용하고 있는 바, 상기한 전류제한 저항(R1, R2)은 상기 npn 에미터 플로워(TR1)의 에미터 단자 및 pnp 에미터 플로워(TR2)의 에미터 단자에 접속되어 있다.In addition, the video pre-amp unit 10 uses current limiting resistors R1 and R2 and a diode bias to protect the npn emitter follower TR1 and the pnp emitter follower TR2 from thermal runaway. The current limiting resistors R1 and R2 are connected to the emitter terminal of the npn emitter follower TR1 and the emitter terminal of the pnp emitter follower TR2.
또한, 상기 다이오드 바이어스는 npn 전류미러(D1, R3)와 pnp 전류미러(D2, R4)로 이루어지는 바, 상기 npn 전류미러(D1, R3)는 npn 에미터 플로워(TR1)의 콜렉터 전류를 제한하고 pnp 전류미러(D2, R4)는 pnp 에미터 플로워(TR2)의 콜렉터 전류를 제한한다.In addition, the diode bias is composed of npn current mirrors (D1, R3) and pnp current mirrors (D2, R4), the npn current mirror (D1, R3) limits the collector current of the npn emitter follower (TR1) The pnp current mirrors D2 and R4 limit the collector current of the pnp emitter follower TR2.
즉, 상기 npn 전류미러(D1, R3)와 pnp 전류미러(D2, R4)는 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)에 정전류를 공급하여 상기 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)가 선형적인 출력 특성을 나타내도록 한다.That is, the npn current mirrors D1 and R3 and the pnp current mirrors D2 and R4 supply a constant current to the npn emitter follower TR1 and the pnp emitter follower TR2 to supply the npn emitter follower TR1 and the npn emitter follower. Let the pnp emitter follower (TR2) exhibit linear output characteristics.
그러나, 상기와 같이 npn 전류미러(D1, R3)와 pnp 전류미러(D2, R4)가 상기 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)로 정전류를 공급하려면 상기 npn 전류미러(D1, R3) 및 pnp 전류미러(D2, R4)를 구성하는 저항(R3, R4)의 저항값이 무한대이어야 하는 바, 이는 현실적으로 불가능한 일이다. 이때, 유한한 저항값의 저항(R3, R4)으로 상기한 npn 전류미러(D1, R3) 및 pnp 전류미러(D2, R4)를 구성하면 npn 에미터 플로워(TR1)와 pnp 에미터 플로워(TR2)의 출력 특성이 비선형적으로 되어 결과적으로 비디오 신호의 왜곡이 발생하게 되는 문제점이 있다.However, as described above, the npn current mirrors D1 and R3 and the pnp current mirrors D2 and R4 supply the constant current to the npn emitter follower TR1 and the pnp emitter follower TR2. , R3) and the resistances of the resistors R3 and R4 constituting the pnp current mirrors D2 and R4 should be infinite, which is practically impossible. In this case, when the npn current mirrors D1 and R3 and the pnp current mirrors D2 and R4 are formed by the finite resistance resistors R3 and R4, the npn emitter follower TR1 and the pnp emitter follower TR2 ) Output characteristics are nonlinear, resulting in distortion of the video signal.
이에 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 연산 증폭기의 출력 신호의 크기에 관계없이 항상 일정한 정전류가 npn 에미터 플로워 및 pnp 에미터 플로워에 공급되도록 하는 모니터의 비디오 프리-앰프 회로를 제공하는데 그 목적이 있다.Therefore, the present invention was devised to solve the above problems, and the video pre-amplifier circuit of the monitor such that a constant constant current is always supplied to the npn emitter follower and the pnp emitter follower regardless of the magnitude of the output signal of the operational amplifier. The purpose is to provide.
상기와 같은 목적을 달성하기 위하여 본 고안의 회로는, 비디오 신호를 증폭하는 연산 증폭기와, 상기 연산 증폭기의 출력 신호에 따라 상호 반전되면서 턴-온 되는 npn 에미터 플로워 및 pnp 에미터 플로워와, 상기 npn 에미터 플로워 및 pnp 에미터 플로워로 베이스 전류를 공급하는 npn 전류미러 및 pnp 전류미러로 구성된 모니터의 비디오 프리-앰프 회로에 있어서, 상기 npn 전류미러는 드레인 단자는 +Vcc 와 연결되고, 소스 단자는 순방향으로 바이어스된 제1다이오드를 통해 연산 증폭기의 출력 단자와 연결되며, 게이트 단자는 npn 에미터 플로워의 베이스 단자와 연결된 n-채널의 제1전계효과 트랜지스터 및 상기 제1전계효과 트랜지스터의 소스 단자와 연산 증폭기의 출력단자 사이에 순방향으로 바이어스된 상기 제1다이오드로 구성되고; 상기 pnp 전류미러는 드레인 단자는 역방향으로 바이어스된 제2다이오드를 통해 연산 증폭기의 출력 단자와 연결되는 동시에 pnp 에미터 플로워의 베이스 단자와 연결되고, 소스 단자와 게이트 단자는 -Vcc 단자와 연결된 n-채널의 제2전계효과 트랜지스터 및 상기 제2전계효과 트랜지스터의 드레인 단자와 연산 증폭기의 출력단자 사이에 역방향으로 바이어스된 상기 제2다이오드로 구성된 것을 특징으로 한다.In order to achieve the above object, a circuit of the present invention includes an namp emitter floor and a pnp emitter floor which are turned on while being inverted according to an output signal of the operational amplifier, an operational amplifier for amplifying a video signal, and In a video pre-amplifier circuit of a monitor consisting of an npn current mirror and a pnp current mirror for supplying a base current to an npn emitter follower and a pnp emitter follower, the npn current mirror has a drain terminal connected to + Vcc and a source terminal. Is connected to the output terminal of the operational amplifier via the first diode biased forward, the gate terminal of the first field effect transistor of the n-channel and the source terminal of the first field effect transistor connected to the base terminal of the npn emitter follower And the first diode forward biased between and the output terminal of the operational amplifier; The pnp current mirror has a drain terminal connected to an output terminal of an operational amplifier through a second diode biased in a reverse direction, and a base terminal of a pnp emitter follower, and a source terminal and a gate terminal connected to a -Vcc terminal. And a second diode biased in a reverse direction between the second field effect transistor of the channel and the drain terminal of the second field effect transistor and the output terminal of the operational amplifier.
도 1은 일반적인 모니터의 비디오 계통을 도시한 회로도,1 is a circuit diagram showing a video system of a typical monitor;
도 2는 종래의 비디오 프리-앰프 회로를 도시한 회로도,2 is a circuit diagram showing a conventional video pre-amp circuit;
도 3은 본 고안에 따른 비디오 프리-앰프 회로를 도시한 회로도이다.3 is a circuit diagram illustrating a video pre-amplifier circuit according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10: 비디오 프리-앰프부15: 임피던스 매칭부10: video pre-amplifier section 15: impedance matching section
TR1: npn 에미터 플로워TR2: pnp 에미터 플로워TR1: npn emitter follower TR2: pnp emitter follower
OP2: 연산 증폭기D1, D2: 다이오드OP2: operational amplifier D1, D2: diode
FET1, FET2: 전계효과 트랜지스터FET1, FET2: field effect transistor
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 고안에 따른 모니터의 비디오 프리-앰프 회로를 도시한 회로도로서, 비디오 신호를 증폭하는 연산 증폭기(OP2)와, 상기 연산 증폭기(OP2)의 출력 신호에 따라 상호 반전되면서 턴-온 되는 npn 에미터 플로워(TR1) 및 pnp 에미터 플로워(TR2)와, 상기 npn 에미터 플로워(TR1) 및 pnp 에미터 플로워(TR2)로 베이스 전류를 공급하는 npn 전류미러 및 pnp 전류미러로 구성된다.3 is a circuit diagram illustrating a video pre-amp circuit of a monitor according to the present invention, which is turned on while being inverted with each other according to an output signal of the operational amplifier OP2 and the operational amplifier OP2. An npn emitter follower TR1 and a pnp emitter follower TR2, and an npn current mirror and a pnp current mirror that supply a base current to the npn emitter follower TR1 and the pnp emitter follower TR2.
여기서, 상기 npn 전류미러는 드레인 단자는 +Vcc 와 연결되고, 소스 단자는 순방향으로 바이어스된 제1다이오드(D1)를 통해 연산 증폭기(OP)의 출력 단자와 연결되며, 게이트 단자는 npn 에미터 플로워(TR1)의 베이스 단자와 연결된 n-채널의 제1전계효과 트랜지스터(FET1) 및 상기 제1전계효과 트랜지스터(FET1)의 소스 단자와 연산 증폭기(OP)의 출력 단자 사이에 순방향으로 바이어스된 상기 제1다이오드(D1)로 구성된다.Here, the npn current mirror has a drain terminal connected to + Vcc, a source terminal connected to an output terminal of the operational amplifier OP through a forward biased first diode D1, and a gate terminal of the npn emitter follower. The first field effect transistor FET1 of the n-channel connected to the base terminal of TR1 and the first biased forward between the source terminal of the first field effect transistor FET1 and the output terminal of the operational amplifier OP. It consists of one diode D1.
또한, 상기 pnp 전류미러는 드레인 단자는 역방향으로 바이어스된 제2다이오드(D2)를 통해 연산 증폭기(OP)의 출력 단자와 연결되는 동시에 pnp 에미터 플로워(TR2)의 베이스 단자와 연결되고, 소스 단자와 게이트 단자는 -Vcc 단자와 연결된 n-채널의 제2전계효과 트랜지스터(FET2) 및 상기 제2전계효과 트랜지스터(FET2)의 드레인 단자와 연산 증폭기(OP)의 출력 단자 사이에 역방향으로 바이어스된 상기 제2다이오드(D2)로 구성된다.In addition, the pnp current mirror is connected to the output terminal of the operational amplifier OP through the second diode D2 biased in the reverse direction, and to the base terminal of the pnp emitter follower TR2, and the source terminal. And the gate terminal are biased in a reverse direction between the n-channel second field effect transistor FET2 connected to the -Vcc terminal and the drain terminal of the second field effect transistor FET2 and the output terminal of the operational amplifier OP. It consists of a 2nd diode D2.
이어서, 상기와 같이 구성된 본 고안에 따른 장치의 동작 및 효과를 연산 증폭기(OP)의 출력 신호에 따라 자세히 살펴보도록 한다.Next, the operation and effects of the device according to the present invention configured as described above will be described in detail according to the output signal of the operational amplifier OP.
1. 연산 증폭기의 출력 신호가 (+)주기일 경우,1.If the output signal of the op amp is positive period,
제1전계효과 트랜지스터(FET1)는 턴-온 되고, 상기 제1전계효과 트랜지스터(FET1)에 의해 npn 에미터 플로워(TR1)가 턴-온 되면서 연산 증폭기(OP2)의 출력 신호가 비디오 파워-앰프부(20)로 출력된다.The first field effect transistor FET1 is turned on and the npn emitter follower TR1 is turned on by the first field effect transistor FET1 so that the output signal of the operational amplifier OP2 is a video power amplifier. It is output to the unit 20.
이때, 상기 제1전계효과 트랜지스터(FET1)는 항상 일정한 크기의 정전류를 상기 npn 에미터 플로워(TR1)로 공급하기 때문에 상기 npn 에미터 플로워(TR1)는 선형적인 출력 특성을 가질 수 있게 된다.In this case, since the first field effect transistor FET1 always supplies a constant current having a constant magnitude to the npn emitter follower TR1, the npn emitter follower TR1 may have a linear output characteristic.
2. 연산 증폭기의 출력 신호가 (-)주기일 경우,2. If the output signal of the op amp is negative period,
제2전계효과 트랜지스터(FET2)는 턴-온 되고, 상기 제2전계효과 트랜지스터(FET2)에 의해 pnp 에미터 플로워(TR2)가 턴-온 되면서 연산 증폭기(OP2)의 출력 신호가 상기 pnp 에미터 플로워(TR2)에서 증폭된 후 비디오 파워-앰프부(20)로 출력된다.The second field effect transistor FET2 is turned on, and as the pnp emitter follower TR2 is turned on by the second field effect transistor FET2, the output signal of the operational amplifier OP2 is the pnp emitter. After being amplified by the follower TR2, it is output to the video power amplifier 20.
이때, 상기 제2전계효과 트랜지스터(FET2)는 항상 일정한 크기의 정전류를 상기 pnp 에미터 플로워(TR2)로 공급하기 때문에 상기 pnp 에미터 플로워(TR2)는 상기 npn 에미터 플로워(TR1)와 마찬가지로 선형적인 출력 특성을 가질 수 있게 된다.In this case, since the second field effect transistor FET2 always supplies a constant current having a constant magnitude to the pnp emitter follower TR2, the pnp emitter follower TR2 is linear like the npn emitter follower TR1. Can have an output characteristic.
이상에서 살펴본 바와 같이, 본 고안에 따른 비디오 프리-앰프 회로는 npn 에미터 플로워와 pnp 에미터 플로워가 정전류원인 전계효과 트랜지스터에 의해 턴-온 되어 선형적인 출력 특성으로 비디오 신호를 증폭하기 때문에 상기 비디오 신호의 왜곡 특성이 개선되는 효과가 있다.As described above, the video pre-amplifier circuit according to the present invention is turned on by the field effect transistor of the npn emitter and pnp emitter follower is a constant current source to amplify the video signal with a linear output characteristic, the video The distortion characteristic of the signal is improved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970009587U KR19980064880U (en) | 1997-04-30 | 1997-04-30 | Video pre-amplifier circuit of the monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970009587U KR19980064880U (en) | 1997-04-30 | 1997-04-30 | Video pre-amplifier circuit of the monitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980064880U true KR19980064880U (en) | 1998-11-25 |
Family
ID=69684463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970009587U KR19980064880U (en) | 1997-04-30 | 1997-04-30 | Video pre-amplifier circuit of the monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980064880U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591062B1 (en) * | 2002-05-20 | 2006-06-19 | 학교법인 한국정보통신학원 | Linear power amplifier for predistortion by using reverse diode |
-
1997
- 1997-04-30 KR KR2019970009587U patent/KR19980064880U/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591062B1 (en) * | 2002-05-20 | 2006-06-19 | 학교법인 한국정보통신학원 | Linear power amplifier for predistortion by using reverse diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| US5642070A (en) | Signal processing circuit and system for detection of absolute value | |
| KR19980064880U (en) | Video pre-amplifier circuit of the monitor | |
| KR20000016553A (en) | Gamma correction circuit | |
| JP2889398B2 (en) | Gamma correction circuit for liquid crystal display | |
| JPS607871B2 (en) | signal processing circuit | |
| US4028630A (en) | Push-pull amplifier arrangement | |
| JP4747862B2 (en) | Video signal output circuit | |
| JP2711411B2 (en) | Operational amplifier circuit | |
| KR940004388Y1 (en) | Picture image output apparatus of tv | |
| KR19990032456U (en) | Output Transistor Protection Circuit of Video Power Amplifier | |
| JP3019332B2 (en) | Bright control circuit | |
| KR20000009203U (en) | Monitor back raster adjustment circuit | |
| KR100246769B1 (en) | Image processing circuit of monitor | |
| KR920005452Y1 (en) | Pedestral clamping circuit of image amplifier circuit | |
| KR200156516Y1 (en) | Circuit for controlling contrast of osd in a monitor | |
| KR910005231Y1 (en) | Level control circuit | |
| KR100246053B1 (en) | An apparatus for controlling an osd having one switch in a monitor | |
| KR100399561B1 (en) | Negative feed-back amplifier | |
| KR0127536B1 (en) | Screen signal amplifier having the function of amplitude limit | |
| KR100559217B1 (en) | Common input circuit of display device | |
| KR940000966Y1 (en) | Green and orange color text mode apparatus for tv color monitor | |
| JP3521526B2 (en) | Video blanking circuit | |
| KR960010488B1 (en) | Caption signal generating circuit of tv receiver | |
| KR940002285Y1 (en) | Video signal input apparatus for monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |