KR19980063018A

KR19980063018A - 캐시 기억장치

Info

Publication number: KR19980063018A
Application number: KR1019960082435A
Authority: KR
Inventors: 양일석
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 캐시 기억장치(CACHE MEMORY)에 관한 것으로, 종래의 장치에 있어서는 컴퓨터의 부팅(Booting)시나 리세트(Reset)시 캐시 기억장치에서 주기억 장치로부터 데이타를 라인페치(Line Fetch)에 의해 가져올 때 시간이 많이 걸리고, 상기 라인페치할 시작주소가 임의이기 때문에 최악의 경우 상기 라인페치를 여러번 해야하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 컴퓨터의 부팅(Booting)시나 리세트(Reset)시 사용자가 의도적으로 캐시 기억장치에 데이타를 채우게 하여 처음 라인페치 시간을 줄이고, 적중실패도 줄일 수 있는 효과가 있는 장치를 제공하여 캐시 기억장치를 부팅시나 리세트시 사용자가 의도적으로 채우게 하여 처음 라인 페치 시간을 줄일 수 있고, 또한 적중실패 확률도 줄일 수 있는 효과가 있다.

Description

캐시 기억장치(CACHE MEMORY)

본 발명은 캐시 기억장치(CACHE MEMORY)에 관한 것으로, 특히 컴퓨터의 부팅(Booting) 또는 리세트(Reaset)시 캐시 기억장치를 사용자가 채우게하는 캐시 기억장치에 관한 것이다.

도 1 은 종래 캐시 기억장치의 구성 블럭도로서, 이에 도시된 바와 같이 데이타 처리 또는 입출력 등의 전체적인 제어를 하는 중앙처리장치(CPU, 10)와; 컴퓨터 본체가 직접 주소를 지정하여 정보를 기억하거나 판독할 수 있도록 하는 주기억 장치(Main Memory, 11)와, 상기 중앙처리장치(10)와; 주기억 장치(11) 사이에 위치하며, 상기 주기억 장치(11)의 호출시간을 단축하고, 상기 중앙처리장치(10)의 처리능력을 향상시키기 위한 소용량 고속 기억장치인 캐시 기억장치(12)로 구성된 것으로, 이와 같이 구성된 종래 장치의 동작과정을 설명한다.

캐시 기억장치(12)는 부팅(Booting)시 항상 비어 있어, 중앙처리장치(10)가 상기 캐시 기억장치(12)에 참조하면 적중실패(Miss Hit : 캐시 기억장치에 필요로 하는 데이타나 명령어가 없을 때, 상기 캐시 기억장치는 중앙처리장치에서 앞으로 수행될 명령어나 데이타를 주기억 장치로 부터 미리 가져오고, 이때 필요로 하는 명령어나 데이타가 캐시 기억장치에 있을 확률을 적중률, 그것이 없을 때를 적중실패라 한다)가 발생하여 상기 캐시 기억장치(12)는 주기억 장치(11)로부터 데이타를 라인페치(Line Fetch)에 의해 가져오고, 이때 라인페치할 시작주소(start address)는 임의(random)이다. 상기 캐시 기억장치(12)는 적중률(HIT)이 높아야 효율적이다.

상기와 같이 종래의 장치에 있어서는 컴퓨터의 부팅(Booting)시나 리세트(Reset) 시 캐시 기억장치에서 주기억 장치로부터 데이타를 라인페치(Line Fetch)에 의해 가져올 때 시간이 많이 걸리고, 상기 라인페치할 시작주소가 임의이기 때문에 최악의 경우 상기 라인페치를 여러번 해야 하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 컴퓨터의 부팅(Booting)시나 리세트(Reset)시 사용자가 의도적으로 캐시 기억장치에 데이타를 채우게 하여 처음 라인페치 시간을 줄이고, 적중실패도 줄일 수 있는 효과가 있는 장치를 제공함에 목적이 있다.

도 1 은 종래 캐시 기억장치의 구성 블럭도

도 2 는 본 발명의 매핑(Mapping)을 이용한 라인페치(Line Fetch)의 구성 블럭도

도 3 은 본 발명의 매핑을 이용한 라인페치의 매핑(Mapping)도

*도면의 주요 부분에 대한 부호의 설명*

10 : 중앙처리장치11 : 주기억장치

12 : 캐시 기억장치20 : 부팅 롬

이와 같은 목적을 달성하기 위한 본 발명의 구성인 도 2는 본 발명의 매핑(Mapping)을 이용한 라인페치(Line Fetch)의 구성 블럭도로서, 이에 도시한 바와 같이 데이타 처리 또는 입출력 등의 전체적인 제어를 하는 중앙처리장치(CPU, 10)와; 컴퓨터 본체가 직접 주소를 지정하여 정보를 기억하거나 판독할 수 있도록 하는 주기억 장치(Main Memory, 11)와; 상기 중앙처리장치(10)와, 주기억 장치(11) 사이에 위치하며, 상기 주기억 장치(11)의 호출시간을 단축하고, 상기 중앙처리장치(10)의 처리능력을 향상시키기 위한 소용량 고속 기억장치인 캐시 기억장치(12)로 구성된 것으로, 특히 상기 주기억 장치(11)에는 사용자가 상기 캐시 기억장치(12)에서 라인페치할 주소와 크기(size)의 정보가 있는 부팅 롬(Booting ROM, 20)영역이 할당되어 있는 것으로, 이를 첨부한 도면을 참조하여 상세히 설명한다.

도 3 은 본 발명의 매핑을 이용한 라인페치의 매핑(Mapping)도로서, 이에 도시한 바와 같이 컴퓨터의 부팅(Booting) 또는 리세트(Reset)시 라인페치 시작주소(Line Fetch Start Address)의 램(RAM) 주소가 주소버스(Address Bus)를 통해 주기억 장치(11)로 들어가면, 상기 주기억 장치(11)에 할당되어 있는 부팅 롬(Booting ROM)의 라인페치크기(Line Fetch Size) 정보가 데이타 버스(Date Bus)를 통해 캐시 기억장치(12)의 라인페치부로 들어가서 라인페치가 이루어 지며, 사용자가 직접 프로그램하기 때문에 자주 쓰이는 명령(Instruction)이나 데이타 영역을 알고 있으므로, 라인페치시 이 영역들을 갖고 있으면 적중실패 활률을 줄일 수 있다.

이상에서 설명한 바와 같이 본 발명 캐시 기억장치(CACHE MEMORY)는 캐시 기억장치를 부팅시나 리세트시 사용자가 의도적으로 채우게 하여 처음 라인 페치 시간을 줄일 수 있고, 또한 적중실패 활률도 줄일 수 있는 효과가 있다.

Claims

데이타 처리 또는 입출력 등의 전체적인 제어를 하는 중앙처리장치(CPU)와; 컴퓨터 본체가 직접 주소를 지정하여 정보를 기억하거나 판독할 수 있도록 하는 것으로, 라인페치 할 주소와 크기(size)의 정보가 있는 부팅 롬(Booting ROM) 영역이 할당되어 있는 주기억 장치(Main Memory)와, 상기 중앙처리장치와; 주기억 장치 사이에 위치하며, 상기 주기억 장치의 호출시간을 단축하고, 상기 중앙처리장치의 처리능력을 향상시키기 위한 소용량 고속 기억장치인 캐시 기억장치로 구성하여 된 것을 특징으로 하는 캐시 기억장치.