KR19980060968U - Power Supply Circuit for Memory Back Up - Google Patents
Power Supply Circuit for Memory Back Up Download PDFInfo
- Publication number
- KR19980060968U KR19980060968U KR2019970005140U KR19970005140U KR19980060968U KR 19980060968 U KR19980060968 U KR 19980060968U KR 2019970005140 U KR2019970005140 U KR 2019970005140U KR 19970005140 U KR19970005140 U KR 19970005140U KR 19980060968 U KR19980060968 U KR 19980060968U
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory
- power supply
- backup battery
- resistor
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Abstract
백업 배터리의 전압을 점검하여 그 결과를 사용자에게 표시할 수 있도록 한 메모리 백업용 전원공급회로에 관한 것으로서, 백업 배터리를 구비하고 메모리에 백업용 전원을 공급하는 메모리 백업용 전원공급회로에 있어서, 백업 배터리의 전압과 기준전압을 비교하여 그에 따른 신호를 출력하는 비교부, 비교부의 출력신호에 따라 턴온되고 부저 및 발광다이오드를 구동하여 백업 배터리의 이상을 표시하는 제 1 NPN 바이폴라 접합 트랜지스터를 구비하여 구성되므로 이를 이용하는 장치의 신뢰성을 향상시킬 수 있다.A memory backup power supply circuit for checking a voltage of a backup battery and displaying the result thereof to a user, the memory backup power supply circuit having a backup battery and supplying backup power to the memory, wherein the voltage of the backup battery is provided. And a first NPN bipolar junction transistor configured to compare the reference voltage with a reference voltage and output a signal according thereto, and to turn on the buzzer and the light emitting diode according to the output signal of the comparator and display the abnormality of the backup battery. The reliability of the device can be improved.
Description
본 고안은 메모리 백업용 전원공급회로에 관한 것으로, 특히 신용카드 조회기에서 사용되는 메모리 백업용 전원공급회로에 관한 것이다.The present invention relates to a memory backup power supply circuit, and more particularly, to a memory backup power supply circuit used in a credit card inquiry machine.
종래의 메모리 백업용 전원공급회로는 도 1에 도시된 바와 같이, 백업 배터리(BAT1), 백업 배터리(BAT1)의 (+)극에 에노드(Anode)가 연결된 제 1 다이오드(D1), 제 1 다이오드(D1)의 캐소드(Cathode)에 캐소드가 연결되고 에노드를 통해 +5V 동작전원을 공급받는 제 2 다이오드(D2), 제 1 및 제 2 다이오드(D1)(D2)의 캐소드에 (VBB)단자가 공통으로 연결된 메모리(10)로 구성된다.As shown in FIG. 1, the power supply circuit for a conventional memory backup includes a backup battery BAT 1 , a first diode D 1 having an anode connected to a positive electrode of the backup battery BAT 1 , A second diode D 2 , a first diode and a second diode D 1 (D 2 ) having a cathode connected to the cathode of the first diode D 1 and supplied with + 5V operating power through the anode. The (V BB ) terminal of the cathode of the memory 10 is commonly connected.
이와 같이 구성된 종래의 메모리 백업용 전원공급회로의 동작은 다음과 같다.The operation of the conventional memory backup power supply circuit configured as described above is as follows.
먼저, 동작전원이 정상공급될 경우, 메모리(10)는 제 2 다이오드(D2)를 통해 +5V 동작전원을 공급받아 저장된 데이타를 보존한다.First, when the operating power is normally supplied, the memory 10 receives the + 5V operating power through the second diode D 2 and preserves the stored data.
한편, 동작전원 공급이 중단된 경우, 이와 동시에 백업 배터리(BAT1)의 전원이 제 1 다이오드(D1)를 통해 공급되고 메모리(10)는 이를 공급받아 저장된 데이타가 소실되는 것을 방지한다. 이때 제 1 및 제 2 다이오드(D1)(D2)는 전류의 역류를 방지하기 위해 구성된다. 그리고 백업 배터리(BAT1)는 메모리(10)의 소비 전류 및 구동 전압에 따라 그 용량이 설정된다.Meanwhile, when the operation power supply is stopped, at the same time, the power of the backup battery BAT 1 is supplied through the first diode D 1 and the memory 10 is supplied with the memory 10 to prevent the stored data from being lost. In this case, the first and second diodes D 1 and D 2 are configured to prevent the reverse flow of the current. The backup battery BAT 1 has a capacity set according to the consumption current and the driving voltage of the memory 10.
종래의 기술에 따른 메모리 백업용 전원공급회로는 백업 배터리의 상태 즉, 전압 등을 알 수 없으므로 배터리의 교체시기를 놓쳐 데이타를 손실할 수 있는 문제점이 있다.The memory backup power supply circuit according to the prior art has a problem in that the state of the backup battery, i.e., the voltage, is not known, so that the replacement time of the battery may be missed and data is lost.
따라서 본 고안은 이러한 문제점을 해결하기 위하여 안출한 것으로서 백업 배터리의 전압을 점검하여 백업동작을 수행할 수 있는 최저전압 이하일 경우 이를 사용자에게 알릴 수 있도록 한 메모리 백업용 전원공급회로를 제공함에 그 목적이 있다.Therefore, the present invention has been made to solve such a problem, and the object of the present invention is to provide a memory backup power supply circuit that can notify the user when the voltage of the backup battery is less than the minimum voltage to perform the backup operation. .
도 1은 종래의 기술에 따른 메모리 백업용 전원공급회로를 나타낸 회로도,1 is a circuit diagram showing a memory backup power supply circuit according to the prior art;
도 2는 본 고안에 따른 메모리 백업용 전원공급회로를 나타낸 회로도이고,2 is a circuit diagram showing a power supply circuit for memory backup according to the present invention,
도 3은 도 2의 비교부의 상세 구성을 나타낸 회로도이다.3 is a circuit diagram illustrating a detailed configuration of a comparison unit of FIG. 2.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 메모리BAT1: 백업 배터리10: memory BAT 1 : backup battery
D1, D2: 다이오드SW1: 제 1 스위치D 1 , D 2 : diode SW 1 : first switch
R1∼ R10: 저항VR1: 가변 저항R 1 to R 10 : resistance VR 1 : variable resistor
20: 비교부Q1,Q2: 제 1 및 제 2 트랜지스터(BJT)20: comparison unit Q 1, Q 2 : the first and second transistors (BJT)
OR1: 오아 게이트A1: 오피 앰프(OP AMP)OR 1 : ORA gate A 1 : OP AMP
BUZ1: 부저LED1: 발광 다이오드BUZ 1 : Buzzer LED 1 : Light emitting diode
30: CPU40: 인터페이스부30: CPU40: interface unit
본 고안은 백업 배터리를 구비하고 메모리에 백업용 전원을 공급하는 메모리 백업용 전원공급회로에 있어서, 백업 배터리의 전압과 기준전압을 비교하여 그에 따른 신호를 출력하는 비교부, 비교부의 출력신호에 따라 턴온되고 부저 및 발광다이오드를 구동하여 백업 배터리의 이상을 표시하는 제 1 NPN 바이폴라 접합 트랜지스터를 구비하여 구성됨을 특징으로 한다.The present invention is a memory backup power supply circuit having a backup battery for supplying the backup power to the memory, the comparison unit for comparing the voltage of the backup battery and the reference voltage and outputs a signal according to the output signal of the comparison unit, the comparison unit is turned on And a first NPN bipolar junction transistor for driving the buzzer and the light emitting diode to display an abnormality of the backup battery.
이하, 첨부된 도면을 참조하여 본 고안에 따른 메모리 백업용 전원공급회로를 설명하면 다음과 같다.Hereinafter, a memory backup power supply circuit according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 고안에 따른 메모리 백업용 전원공급회로를 나타낸 회로도이고, 도 3은 도 2의 비교부의 상세 구성을 나타낸 회로도이다.2 is a circuit diagram showing a memory backup power supply circuit according to the present invention, Figure 3 is a circuit diagram showing a detailed configuration of the comparison unit of FIG.
본 고안에 따른 메모리 백업용 전원공급회로는 도 2에 도시된 바와 같이, 종래의 기술과 동일한 연결구성을 갖는 메모리(10), 제 1 및 제 2 다이오드(D1)(D2), 백업 배터리(BAT1)와, 백업 배터리(BAT1)의 (+)극에 연결된 제 1 접점(a), 저항(R3)을 통해 +5v 동작전원이 연결된 제 2 접점(b), 사용자의 조작에 따라 제 1 접점(a) 또는 제 2 접접(b)과 연결되는 제 1 스위치(SW1), 제 1 스위치(SW1)의 스위칭에 따라 입력단(VIN)으로 제 1 접점(a)을 통해 백업 배터리(BAT1)의 전압을 입력받거나 제 2 접점(b)을 통해 +5v 전압을 입력받고 이를 기준전압(VREF)과 비교하여 0g하이0h 또는 0g로우0h 신호를 출력하는 비교부(20), CPU(30)의 데이타를 각부와 접속시키기 위한 인터페이스부(40)의 출력신호와 비교부(20)의 출력신호를 오아(OR) 연산하는 오아 게이트(OR1), 오아 게이트(OR1)의 출력신호에 따라 턴온되는 제 2 트랜지스터(Q2), 제 2 트랜지스터(Q2)의 컬렉터와 병렬로 연결되고 +5V 동작전원을 각각 인가받는 부저(BUZ1) 및 발광 다이오드(LED1)를 구비하여 구성된다. 이때 비교부(20)의 기준전압(VREF)은 메모리 백업동작을 수행할 수 있는 최저전압이며, 기준전압(VREF)단에 연결된 분압용 저항(R1)(R2)에 의해 그 값이 결정된다. 그리고 비교부(20)는 도 3에 도시된 바와 같이, 입력단(VIN)이 저항(R7)을 통해 비반전단(+)과 연결되고 기준전압(VREF)단이 가변저항(VR1)을 통해 반전단(-)과 연결되며 입력단(VIN)과 기준전압단(VREF)의 가변저항(VR1)에 저항(R8)이 연결된 OP 앰프(A1), OP 앰프(A1)의 출력단에 저항(R9)을 통해 베이스가 연결되고 컬렉터를 통해 +5V 동작전원이 저항(R10)을 통해 컬렉터에 인가되며 저항(R10)과 컬렉터 사이에 출력단(VOUT)이 구성된 제 1 트랜지스터(Q1)로 구성된다. 이때 저항(R8) 및 가변저항(VR1)은 OP 앰프(A1)의 오프셋 전압을 보상하기 위해 구성된다.Memory back-up power supply circuit includes a memory 10 having the same connection configuration with the conventional technique, as shown in Figure 2 according to the present invention, the first and second diode (D 1) (D 2), a backup battery ( BAT 1 ), the first contact point (a) connected to the (+) pole of the backup battery BAT 1 , the second contact point (b) connected to the + 5v operating power through the resistor R 3 , and according to the user's operation. The first switch SW 1 connected to the first contact point a or the second contact point b is backed up through the first contact point a to the input terminal V IN according to the switching of the first switch SW 1 . Comparator 20 receiving a voltage of the battery BAT 1 or a + 5v voltage through the second contact b and comparing it with a reference voltage V REF to output a 0g high 0h or 0g low 0h signal Ora gate OR 1 and OR gate OR 1 for ORing an output signal of the interface unit 40 and an output signal of the comparison unit 20 for connecting the data of the CPU 30 to each unit. of Is turned on in accordance with an output signal the second transistor (Q 2), the second transistor buzzer (BUZ 1) and a light emitting diode connected to the collector in parallel with the (Q 2) being received is each of the + 5V operating power having a (LED 1) It is configured by. At this time, the reference voltage V REF of the comparator 20 is the lowest voltage capable of performing a memory backup operation, and its value is determined by the voltage divider resistor R 1 (R 2 ) connected to the reference voltage V REF terminal. This is determined. In addition, as shown in FIG. 3, the comparator 20 has an input terminal V IN connected to a non-inverting terminal (+) through a resistor R 7 and a reference voltage V REF terminal having a variable resistor VR 1 . OP amplifier (A 1 ) and OP amplifier (A 1 ) connected to inverting terminal (-) and resistor (R 8 ) connected to variable resistor (VR 1 ) of input terminal (V IN ) and reference voltage terminal (V REF ) ) the base is connected via a resistor (R 9) to the output of and through the collector + 5V operating power is applied to the collector via a resistor (R 10) consisting of the output (V OUT) between the resistor (R 10) and the collector It consists of the first transistor Q 1 . In this case, the resistor R 8 and the variable resistor VR 1 are configured to compensate for the offset voltage of the OP amplifier A 1 .
이와 같이 구성된 메모리 백업용 전원공급회로의 동작은 다음과 같다.The operation of the memory backup power supply circuit configured as described above is as follows.
먼저, 사용자가 백업 배터리(BAT1)의 상태를 점검하기 위하여 제 1 스위치(SW1)를 조작하여 제 2 접점(b)과 접속시키면 백업 배터리(BAT1)의 전압이 비교부(20)의 입력단(VIN)에 인가된다. 이어서 비교부(20)의 OP 앰프(A1)는 차동 증폭기로써 동작하여 입력된 백업 배터리(BAT1)의 전압이 기준전압(VREF)이하일 경우, 그 동작특성상 0g로우0h 신호를 출력하게 된다. 그리고 OP 앰프(A1)의 출력인 0g로우0h 신호는 제 1 트랜지스터(Q1)의 베이스에 인가된다. 따라서 제 1 트랜지스터(Q1)는 턴오프 되므로 비교부(20)의 출력단(VOUT)으로 0g하이0h 신호가 출력된다. 이어서 비교부(20)의 출력인 0g하이0h 신호는 오아 게이트(OR1)에 입력되고 오아 게이트(OR1)의 동작 특성상 인터페이스부(40)의 입력에 상관없이 0g하이0h 신호를 출력한다. 그리고 오아 게이트(OR1)의 출력인 0g하이0h 신호는 제 2 트랜지스터(Q2)에 인가되고 제 2 트랜지스터(Q2)는 턴온되어 부저(BUZ1) 및 발광 다이오드(LED1)를 구동한다. 따라서 부저(BUZ1) 및 발광 다이오드(LED1)는 각각 부저음 및 빛을 발생시켜 사용자에게 백업 배터리(BAT1)의 전압이 기준전압 이하임을 알려 배터리를 교체하는 등의 적절한 조치를 취하게 한다.First, the user of the first switch (SW 1) for operation with the second contact (b) when connected to the comparison unit 20, the voltage of the backup battery (BAT 1) to check the status of the back-up battery (BAT 1) It is applied to the input terminal V IN . Subsequently, the OP amplifier A 1 of the comparator 20 operates as a differential amplifier and outputs a 0g low 0h signal due to its operation characteristic when the input voltage of the backup battery BAT 1 is less than or equal to the reference voltage V REF . . The 0g low 0h signal, which is the output of the OP amplifier A 1 , is applied to the base of the first transistor Q 1 . Therefore, since the first transistor Q 1 is turned off, a 0g high 0h signal is output to the output terminal V OUT of the comparator 20. Then the comparison unit output 0g high 0h signals 20 outputs the 0g high 0h signal regardless of Iowa gate (OR 1) type and Iowa input of the gate (OR 1) operating characteristic interface section 40 of the. And Iowa gate (OR 1) output 0g high 0h signal drives the second transistor is applied to a (Q 2) the second transistor (Q 2) is turned on and a buzzer (BUZ 1) and the LED (LED 1) . Therefore, the buzzer BUZ 1 and the light emitting diode LED 1 generate buzzer sounds and light, respectively, to inform the user that the voltage of the backup battery BAT 1 is lower than the reference voltage, and take appropriate measures such as replacing the battery.
한편, 백업 배터리(BAT1)의 전압이 기준전압 보다 클 경우, 비교부(20)의 OP 앰프(A1)는 0g하이0h 신호를 출력하게 된다. 그리고 OP 앰프(A1)의 출력인 0g하이0h 신호는 제 1 트랜지스터(Q1)의 베이스에 인가된다. 따라서 제 1 트랜지스터(Q1)는 턴온되므로 비교부(20)의 출력단(VOUT)으로 0g로우0h 신호가 출력되어 오아 게이트(OR1)에 입력된다. 이때 CPU(30)는 제어동작을 수행하다가 이상이 발생하면 그에 상응하는 데이타를 데이타 버스를 통해 인터페이스부(40)에 입력한다. 이어서 인터페이스부(40)는 CPU(30)에서 입력된 데이타에 따라 시스템상에 이상이 없으면 출력 포트(Port1)를 통해 0g로우0h 신호를 출력한다. 따라서 오아 게이트(OR1)는 이 두 신호를 입력받고 오아 연산하여 0g로우0h 신호를 출력한다. 그리고 오아 게이트(OR1)의 출력인 0g로우0h 신호는 제 2 트랜지스터(Q2)에 인가되고 제 2 트랜지스터(Q2)는 턴오프된다. 따라서 부저(BUZ1) 및 발광 다이오드(LED1)는 동작하지 않으므로 사용자는 백업 배터리(BAT1)의 전압이 정상임을 인식한다.On the other hand, when the voltage of the backup battery BAT 1 is greater than the reference voltage, the OP amplifier A 1 of the comparator 20 outputs a 0g high 0h signal. The 0g high 0h signal, which is the output of the OP amplifier A 1 , is applied to the base of the first transistor Q 1 . Therefore, since the first transistor Q 1 is turned on, a 0g low 0h signal is output to the output terminal V OUT of the comparator 20 and input to the OR gate OR 1 . At this time, the CPU 30 performs a control operation, and when an error occurs, the CPU 30 inputs corresponding data to the interface unit 40 through the data bus. Subsequently, if there is no abnormality in the system according to the data input from the CPU 30, the interface unit 40 outputs a 0g low 0h signal through the output port Port1. Therefore, OR gate OR 1 receives these two signals and performs an OR operation to output 0g low 0h signal. And Iowa 0g gate output signal of the low 0h (OR 1) is applied to the second transistor (Q 2) the second transistor (Q 2) is turned off. Therefore, since the buzzer BUZ 1 and the light emitting diode LED 1 do not operate, the user recognizes that the voltage of the backup battery BAT 1 is normal.
반면에, CPU(30)가 시스템의 이상 등을 감지하고 그에 상응하는 데이타를 인터페이스부(40)에 출력하면 인터페이스부(40)는 0g하이0h 신호를 출력한다. 따라서 오아 게이트(OR1)는 비교부(20)의 출력신호에 상관없이 0g하이0h 신호를 출력하고 부저(BUZ1) 및 발광 다이오드(LED1)를 구동하여 회로의 이상을 사용자에게 알릴 수 있다.On the other hand, when the CPU 30 detects an abnormality of the system and outputs corresponding data to the interface unit 40, the interface unit 40 outputs a 0g high 0h signal. Therefore, the OR gate OR 1 outputs a 0g high 0h signal regardless of the output signal of the comparator 20 and drives the buzzer BUZ 1 and the light emitting diode LED 1 to inform the user of an abnormal circuit. .
본 고안에 따른 메모리 백업용 전원공급회로는 백업 배터리의 전압을 점검하고 이상시 사용자에게 알려 메모리의 손실을 방지하므로 이를 사용하는 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.The memory backup power supply circuit according to the present invention checks the voltage of the backup battery and informs the user in case of an error to prevent the loss of memory, thereby improving the reliability of the device using the same.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970005140U KR19980060968U (en) | 1997-03-19 | 1997-03-19 | Power Supply Circuit for Memory Back Up |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970005140U KR19980060968U (en) | 1997-03-19 | 1997-03-19 | Power Supply Circuit for Memory Back Up |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980060968U true KR19980060968U (en) | 1998-11-05 |
Family
ID=69673266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970005140U KR19980060968U (en) | 1997-03-19 | 1997-03-19 | Power Supply Circuit for Memory Back Up |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980060968U (en) |
-
1997
- 1997-03-19 KR KR2019970005140U patent/KR19980060968U/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6804096B2 (en) | Load driving circuit capable of raised accuracy detection of disconnection and short circuit of the load | |
US6472910B2 (en) | Electrical load driving device | |
US20020050853A1 (en) | Stabilized power circuit | |
EP0238803B1 (en) | Stabilized power-supply circuit | |
US20010015638A1 (en) | Current control circuit | |
KR19980060968U (en) | Power Supply Circuit for Memory Back Up | |
EP1100100B1 (en) | A circuit for detecting the state of electrical switches | |
JPH11160370A (en) | Abnormal voltage detection circuit | |
KR100207122B1 (en) | Data stabilizer in memory system of driving information in a car | |
JP2520112B2 (en) | Track abnormality monitoring device | |
CN219918421U (en) | Electronic equipment | |
US6459249B2 (en) | Reset circuit | |
JP2002185293A (en) | Input circuit of microcomputer | |
JP3203521B2 (en) | Load disconnection detection circuit | |
JPH11266542A (en) | Power source circuit | |
US6636082B1 (en) | System and method for detecting a negative supply fault | |
JP2657829B2 (en) | Backup battery voltage detection method | |
JP2000111589A (en) | Semiconductor integrated circuit | |
JPH0333566Y2 (en) | ||
JPS5938676B2 (en) | Memory battery backup circuit | |
CN117087568A (en) | Driving circuit for load, control method and device thereof and vehicle | |
JPH0537631Y2 (en) | ||
JPS60229129A (en) | Power failure compensating circuit | |
JPH0147091B2 (en) | ||
JPH0614587A (en) | Heavy load drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |